JPH10125677A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10125677A JPH10125677A JP27575296A JP27575296A JPH10125677A JP H10125677 A JPH10125677 A JP H10125677A JP 27575296 A JP27575296 A JP 27575296A JP 27575296 A JP27575296 A JP 27575296A JP H10125677 A JPH10125677 A JP H10125677A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- contact hole
- insulating film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
lに置換反応させる従来の技術に極めて簡単な改変を加
えることで、アスペクト比が大きいコンタクト・ホール
にAlからなるプラグを密実に埋め込んだり、或いは、
微細な溝にAlを埋め込んで微細なAl配線を形成でき
るようにする。 【解決手段】 シリコン半導体基板1上の絶縁膜6に電
極コンタクト・ホールを形成してからシリコンで埋め込
み、シリコン半導体基板1を含む全体を減圧中に於いて
加熱しつつAlを堆積させて該シリコンをAlに置換し
ながらAl膜を形成し、電極コンタクト・ホール内では
Alプラグ13を生成させ、絶縁膜6上のAl膜のみを
析出されたシリコンと共に除去する。
Description
きい例えばビア・ホール(via−hole)などのコ
ンタクト・ホールにAlからなるプラグを埋め込んだ配
線構造をもつ半導体装置を製造するのに好適な方法に関
する。
多層配線が多用化されつつあるが、その場合、下層と上
層とを接続する微細接続構造が問題であり、コンタクト
・ホールへのAlの埋め込みには、通常、スパッタリン
グ法が用いられているのであるが、その埋め込み形状は
良好とは言えない状態にあるので、この問題を解決する
必要があり、本発明は、その問題に対処する一手段を提
供することができる。
ホールへのAlからなるプラグの埋め込み形状が悪い場
合、接続がオープンになったり、或いは、抵抗の増大に
結び付くことになり、また、Alは、多結晶シリコンと
は異なり、微細加工が困難である。
amic random access memor
y)になると、径が0.2〔μm〕以下、深さが2〔μ
m〕、従って、アスペクト比が10以上にもなるコンタ
クト・ホールにAlプラグを埋め込むことが必要にな
る。
埋め込む技術として、多結晶シリコンとAlの置換反応
を利用することが提案されている(要すれば「特開平2
−199838号公報」を参照)。
m〕、深さ0.5〔μm〕、即ち、アスペクト比が2以
下であるコンタクト・ホールに多結晶シリコンを埋め込
み、その表面にAlを堆積し、温度450〔℃〕、時間
30〔分〕の熱処理を行なって、コンタクト・ホール中
の多結晶シリコンをAlに置換できたとしている。
ば、前記従来の技術に依っては、ギガ・スケールのDR
AMに於けるコンタクト・ホール、即ち、アスペクト比
が10以上にもなるコンタクト・ホールにAlプラグを
埋め込むことはできない。
応させる従来の技術に極めて簡単な改変を加えること
で、アスペクト比が大きいコンタクト・ホールにAlか
らなるプラグを密実に埋め込むことを可能にしようとす
る。
クト・ホール中に多結晶シリコンを埋め込んだウエハに
減圧中で加熱しつつAlの堆積を行なって、電極コンタ
クト・ホール中の多結晶シリコンをAlに置換すること
が基本になっている。
m〕、深さ1.8〔μm〕、従って、アスペクト比9の
電極コンタクト・ホールに密実に埋め込まれた多結晶シ
リコンを温度430〔℃〕、時間25分の熱処理に依っ
て、完全にAlに置換することができた。
0.3〔μm〕、深さが0.5〔μm〕、従って、アス
ペクト比2以下の電極コンタクト・ホールに埋め込まれ
た多結晶シリコンをAlに置換するのであれば、温度4
00〔℃〕、時間15〔分〕の低温且つ短時間の熱処理
で充分である。
い電極コンタクト・ホール中の多結晶シリコンを低温且
つ短時間でAlに置換できる理由が奈辺に在るのか、確
たるところは判明していない。
圧雰囲気中で加熱しつつAlを成長させるので、成長す
るAlのグレインが直ちに多結晶シリコンと置換反応さ
れることになり、このようにAlの成長中に置換が行な
われることに起因していると類推される。
装置の製造方法に於いては、 (1)半導体基板(例えばシリコン半導体基板1)上の
絶縁膜(例えば絶縁膜6)にコンタクト・ホール(例え
ば電極コンタクト・ホール6A)或いは溝を形成してか
らシリコン(例えば多結晶シリコン膜12)で埋め込む
工程と、次いで、半導体基板を含む全体を減圧中(例え
ば3×10-3〔Torr〕の真空中)に於いて加熱(例
えば温度450〔℃〕)しつつAlを堆積させ前記シリ
コンをAlに置換しながらAl膜(例えば電極コンタク
ト・ホール6A内ではAlプラグ13の生成)を形成す
る工程と、次いで、絶縁膜上のAl膜のみを析出された
シリコン(例えばシリコン12A)と共に除去する工程
とが含まれてなることを特徴とするか、又は、
・ホール或いは溝を形成してから多結晶シリコンで埋め
込む工程と、次いで、半導体基板を含む全体を減圧中に
於いて加熱しつつAlを堆積させ前記シリコンをAlに
置換しながらAl膜を形成する工程と、引き続いて、A
l膜上に遷移金属膜(例えばTiなどの遷移金属膜1
5)を形成して析出するシリコンと反応させて遷移金属
シリサイド(例えば遷移金属シリサイド15A)を生成
させる工程と、次いで、前記遷移金属シリサイドを含む
遷移金属膜を除去する工程とが含まれてなることを特徴
とするか、又は、
極コンタクト・ホール内にバリヤ膜(例えばTiNから
なるバリヤ膜11)を形成してからシリコンで埋め込む
工程が含まれてなることを特徴とする。
では実現することが不可能であった高アスペクト比のコ
ンタクト・ホール内にAlプラグを密実に埋め込むこと
が可能となり、しかも、Alプラグを生成する為のコン
タクト・ホール内のシリコンとAlとの置換は、低温且
つ短時間で完了させることができ、さきに作り込まれて
いる回路に与えるダメージを少なくすることが可能であ
る。また、溝内に埋め込んだシリコンをAlと置換して
配線にする場合、0.2〔μm〕を下回るような幅の微
細配線を容易に形成することが可能であり、この場合の
微細溝の形成、シリコンの埋め込みなどは、既存の装置
を用いて実現することができる。
施の形態1を解説する為の工程要所に於ける半導体装置
を表す要部切断側面図であり、以下、これ等の図を参照
しつつ説明すが、各図は、説明を判り易くするのに必要
な部分を紙面に表出させる為、平面で見て、例えば鍵状
に入り組んだ切断面を採用しているので、必ずしも直線
状になっていない。この点は、後に説明する図6以下で
も同様である。
部との要部が既に作り込まれている。
はSiO2 からなるフィールド絶縁膜、3は多結晶シリ
コンからなるワード線、4は多結晶シリコンからなるゲ
ート電極、5はSiO2 からなる絶縁膜、6は複数層で
構成された絶縁膜、7はAlからなるビット線、8は多
結晶シリコンからなるキャパシタ電極、9はSiO2 か
らなる誘電体膜、10は多結晶シリコンからなるキャパ
シタ共通電極(セル・プレート)をそれぞれ示してい
る。
簡明にする為、一層からなるように図示されているが、
実際には、少なくとも三層からなっている。
面を覆う絶縁膜や側面を覆うサイド・ウォールなどを形
成してから、例えばSiO2 からなる第一層目の絶縁膜
を形成し、次に、その上にビット線などを形成してか
ら、例えばSiO2 からなる第二層目の絶縁膜を形成
し、次に、高さ1.5〔μm〕の多結晶シリコンからな
るキャパシタ電極8、誘電体膜9、キャパシタ共通電極
10などを形成してから、厚さ2〔μm〕のBPSG
(borophosphosilicate glas
s)からなる第三層目の絶縁膜を形成し、そのBPSG
からなる絶縁膜をCMP(chemical mech
anical polishing)法を適用して平坦
化した状態が図示されている。
及び、エッチング・ガスをC4 F8 (BPSG用及びS
iO2 用)とする反応性イオン・エッチング(reac
tive ion etching:RIE)法を適用
することに依り、周辺回路部の表面からシリコン半導体
基板1の表面に達する電極コンタクト・ホール6Aを形
成する。
の径は例えば0.2〔μm〕、また、深さは例えば1.
8〔μm〕とした。
osition:CVD)法を適用することに依り、電
極コンタクト・ホール6A内も含めた全面に厚さが例え
ば20〔nm〕のTiNからなるバリヤ膜11を形成す
る。
ル6A内も含めた全面に厚さが例えば0.15〔μm〕
の多結晶シリコン膜12を形成する。
0.2〔μm〕以下であるから、厚さが0.15〔μ
m〕の多結晶シリコン膜12を形成すれば、電極コンタ
クト・ホール6A内を充分に埋めることができる。ま
た、多結晶シリコンは、他のシリコン、例えばアモルフ
ァス・シリコンなどに代替することができる。
リコン膜12及びTiNからなるバリヤ膜11を除去
し、電極コンタクト・ホール6A内にのみ多結晶シリコ
ン膜12及びTiNからなるバリヤ膜11を残す。
ば450〔℃〕として、スパッタリング法を適用するこ
とに依り、厚さが例えば1〔μm〕であるAl膜を50
〔nm/分〕の速度で形成する。
ト・ホール6A内の多結晶シリコン膜12はAlと置換
され、そして、ウエハの冷却過程でAl膜の表面にはシ
リコン12Aが析出する。
シリコン12Aと共に除去し、電極コンタクト・ホール
6A内にのみAl膜をAlプラグ13として残す。
9である電極コンタクト・ホール6A内を密実に埋めた
多結晶シリコンをAlに置換して、導電性が高いAlプ
ラグ13を容易に得ることができる。
2を解説する為の工程要所に於ける半導体装置を表す要
部切断側面図であり、以下、これ等の図を参照しつつ説
明する。
11と多結晶シリコン膜12を形成する工程、即ち、実
施の態様1に於いて、図3について説明した工程まで
は、全く同じであるから、ここでは、その次の段階から
説明する。
の温度を例えば450〔℃〕として、スパッタリング法
を適用することに依り、厚さが例えば1〔μm〕である
Alからなる配線膜14を50〔nm/分〕の速度で全
面に形成する。
に、電極コンタクト・ホール6A内の多結晶シリコン膜
12はAlと置換される。
ことに依り、厚さが例えば0.2〔μm〕のTiなどの
遷移金属膜15を形成する。
W,Mo,Co,Cu,Taなどから任意に選択するこ
とができる。
の表面にシリコンが析出するのであるが、このシリコン
は、遷移金属膜15と反応し、遷移金属シリサイドにな
ってしまう。図では、この遷移金属シリサイドを記号1
5Aで指示してある。
遷移金属シリサイド15Aを除去し、絶縁膜6上のAl
からなる配線膜14及び電極コンタクト・ホール6A内
のAlからなるプラグ16を残す。
9である電極コンタクト・ホール6A内を密実に埋めた
多結晶シリコンをAlに置換して、導電性が高いAlプ
ラグ16を容易に形成することができ、そして、そのA
lプラグ16には、絶縁膜6上に形成されたAlからな
る配線膜14が連なっている。
ンタクト・ホール内を導電性が高いAlプラグで埋め込
む構成について説明したが、本発明は、配線の形成にも
有効であり、その場合、絶縁膜に形成した溝に多結晶シ
リコンを埋め込み、その多結晶シリコンをAlに置換し
てAl配線とする。
溝を形成し、その微細溝を多結晶シリコンで埋め込むこ
とは、既存の装置を用いて充分に対応することができ、
従って、Al配線の微細化が可能である。
即ち、Al膜の形成、リソグラフィ技術に於けるレジス
ト・プロセス、Cl系ガスを用いたドライ・エッチング
法などを適用したのでは、0.2〔μm〕以下のAl配
線を形成することは困難である。
いては、半導体基板上の絶縁膜にコンタクト・ホール或
いは溝を形成してから多結晶シリコン或いはアモルファ
ス・シリコンなどのシリコンで埋め込み、半導体基板を
含む全体を減圧中に於いて加熱しつつAlを堆積させ前
記シリコンをAlに置換しながらAl膜を形成し、絶縁
膜上のAl膜のみを析出されたシリコンと共に除去する
か、或いは、Al膜を形成した後、Al膜上に遷移金属
膜を形成し、析出されたシリコンを遷移金属シリサイド
として遷移金属膜と共に除去するようにしている。
では実現することが不可能であった高アスペクト比のコ
ンタクト・ホール内にAlプラグを密実に埋め込むこと
が可能となり、しかも、Alプラグを生成する為のコン
タクト・ホール内のシリコンとAlとの置換は、低温且
つ短時間で完了させることができ、さきに作り込まれて
いる回路に与えるダメージを少なくすることが可能であ
る。また、溝内に埋め込んだシリコンをAlと置換して
配線にする場合、0.2〔μm〕を下回るような幅の微
細配線を容易に形成することが可能であり、この場合の
微細溝の形成、シリコンの埋め込みなどは、既存の装置
を用いて実現することができる。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
ル・プレート) 11 TiNからなるバリヤ膜 12 多結晶シリコン膜 12A シリコン 13 Alプラグ 14 Alからなる配線膜 15 Tiなどの遷移金属膜 15A 遷移金属シリサイド 16 Alからなるプラグ
Claims (3)
- 【請求項1】半導体基板上の絶縁膜にコンタクト・ホー
ル或いは溝を形成してからシリコンで埋め込む工程と、 次いで、半導体基板を含む全体を減圧中に於いて加熱し
つつAlを堆積させ前記シリコンをAlに置換しながら
Al膜を形成する工程と、 次いで、絶縁膜上のAl膜のみを析出されたシリコンと
共に除去する工程とが含まれてなることを特徴とする半
導体装置の製造方法。 - 【請求項2】半導体基板上の絶縁膜にコンタクト・ホー
ル或いは溝を形成してからシリコンで埋め込む工程と、 次いで、半導体基板を含む全体を減圧中に於いて加熱し
つつAlを堆積させ前記シリコンをAlに置換しながら
Al膜を形成する工程と、 引き続いて、Al膜上に遷移金属膜を形成して析出する
シリコンと反応させて遷移金属シリサイドを生成させる
工程と、 次いで、前記遷移金属シリサイドを含む遷移金属膜を除
去する工程とが含まれてなることを特徴とする半導体装
置の製造方法。 - 【請求項3】コンタクト・ホール或いは溝内にバリヤ膜
を形成してからシリコンで埋め込む工程が含まれてなる
ことを特徴とする請求項1又は2記載の半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27575296A JP3541336B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27575296A JP3541336B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10125677A true JPH10125677A (ja) | 1998-05-15 |
JP3541336B2 JP3541336B2 (ja) | 2004-07-07 |
Family
ID=17559905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27575296A Expired - Fee Related JP3541336B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3541336B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020082548A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US7064038B2 (en) | 2003-01-14 | 2006-06-20 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
WO2020100607A1 (ja) * | 2018-11-16 | 2020-05-22 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
-
1996
- 1996-10-18 JP JP27575296A patent/JP3541336B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020082548A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US7064038B2 (en) | 2003-01-14 | 2006-06-20 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
US7642577B2 (en) | 2003-01-14 | 2010-01-05 | Fujitsu Microelectronics Limited | Semiconductor device and method for fabricating the same |
US8067791B2 (en) | 2003-01-14 | 2011-11-29 | Fujitsu Semiconductor Limited | Semiconductor device and method for fabricating the same |
WO2020100607A1 (ja) * | 2018-11-16 | 2020-05-22 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3541336B2 (ja) | 2004-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7037836B2 (en) | Method of manufacturing a semiconductor device without oxidized copper layer | |
US5963827A (en) | Method for producing via contacts in a semiconductor device | |
JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
JP2002009149A (ja) | 半導体装置およびその製造方法 | |
CN101770977B (zh) | 半导体器件导线的绝缘方法 | |
US7148102B2 (en) | Methods of forming buried bit line DRAM circuitry | |
JP2000323479A (ja) | 半導体装置およびその製造方法 | |
US20020001931A1 (en) | Method for forming conductive contact of semiconductor device | |
KR20000053455A (ko) | 엠오엠 캐패시터를 제조하기 위한 방법 | |
JP2000332221A (ja) | 集積回路とその方法 | |
US6200849B1 (en) | Methods of fabricating conductive contacts for integrated circuit memory devices using first and second dielectric layers and first and second conductive layers | |
KR20000039986A (ko) | 디램 셀 커패시터 및 그의 제조방법 | |
JP3541336B2 (ja) | 半導体装置の製造方法 | |
JPH10335459A (ja) | 半導体装置およびその製造方法 | |
US6368959B1 (en) | Method of manufacturing semiconductor device | |
JP2702007B2 (ja) | 半導体装置の製造方法 | |
KR20060058583A (ko) | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
JPH07106277A (ja) | 半導体装置の製造方法 | |
US6559542B1 (en) | Semiconductor device and method of manufacturing the same | |
WO2023124497A1 (zh) | 一种sot-mram存储单元及其制备方法、sot-mram | |
KR100445063B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
KR20020034468A (ko) | 반도체 소자의 제조 방법 | |
TW410416B (en) | Method for forming fuse in DRAM | |
KR20080088909A (ko) | 반도체 소자의 비트라인 형성 방법 | |
JP3620520B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20031210 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
A521 | Written amendment |
Effective date: 20040213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040316 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040318 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090409 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090409 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100409 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110409 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120409 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |