KR100604668B1 - 콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법 - Google Patents

콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100604668B1
KR100604668B1 KR1020030098557A KR20030098557A KR100604668B1 KR 100604668 B1 KR100604668 B1 KR 100604668B1 KR 1020030098557 A KR1020030098557 A KR 1020030098557A KR 20030098557 A KR20030098557 A KR 20030098557A KR 100604668 B1 KR100604668 B1 KR 100604668B1
Authority
KR
South Korea
Prior art keywords
layer
adhesive layer
storage node
semiconductor device
node contact
Prior art date
Application number
KR1020030098557A
Other languages
English (en)
Other versions
KR20050067570A (ko
Inventor
권순용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098557A priority Critical patent/KR100604668B1/ko
Publication of KR20050067570A publication Critical patent/KR20050067570A/ko
Application granted granted Critical
Publication of KR100604668B1 publication Critical patent/KR100604668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지노드콘택플러그의 열안정성 저하를 방지하고, 하부전극과 접착층이 일부분에서만 접하는 것에 의해 발생하는 하부전극의 리프팅을 방지하며, 하부전극 표면의 오염물질이 발생하는 것을 방지하는데 적합한 반도체 소자 및 그 제조 방법을 제공하기 위한 것으로, 반도체 기판, 상기 반도체 기판 상부의 제1층간절연막과 식각스톱층의 적층막, 상기 적층막을 관통하여 상기 반도체 기판의 일부를 노출시킨 스토리지노드콘택홀, 상기 스토리지노드콘택홀의 내부에서 플러그, 제1접착층 및 산화방지막의 순서로 적층된 스토리지노드콘택플러그, 상기 스토리지노드콘택플러그 상부에서 상기 스토리지노드콘택플러그를 노출시킨 콘케이브를 갖고 형성된 제2층간절연막, 상기 콘케이브의 바닥 및 측벽에 접하는 제2접착층, 상기 제2접착층 상에 형성된 상기 콘케이브 내부의 금속하부전극, 상기 금속하부전극을 포함한 상기 제2층간절연막 상에 형성된 유전막, 및 상기 유전막 상의 금속상부전극을 포함한다.
콘케이브, 캐패시터, MIM, 산화방지막, 균열, Ir, RuTiN, 하드마스크

Description

콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조 방법{SEMICONDUCTOR DEVICE INCLUDING CONCAVE TYPE CAPACTITOR AND METHOD FOR MANUFACTURING THE SAME}
도 1a 내지 도 1d는 종래 기술에 따른 콘케이브형 MIM 캐패시터를 포함하는 반도체 소자의 제조 방법을 도시한 공정 단면도,
도 2는 본 발명의 제1실시예에 따른 콘케이브형 MIM 캐패시터를 포함하는 반도체 소자의 구조를 도시한 도면,
도 3a 내지 도 3j는 도 2에 도시된 반도체 소자의 제조 방법을 도시한 공정 단면도,
도 4는 본 발명의 제2실시예에 따른 콘케이브형 MIM 캐패시터를 포함하는 반도체 소자의 구조를 도시한 도면,
도 5a 내지 도 5i는 도 4에 도시된 반도체 소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 필드산화막
33 : 소스/드레인 34 : 제1층간절연막
35 : 식각스톱층 36 : 스토리지노드콘택홀
37 : 티타늄막 38 : 티타늄나이트라이드막
39 : 티타늄실리사이드 40 : 텅스텐플러그
41 : 제1접착층 42 : 산화방지막
43 : 확산방지막 44 : 제2층간절연막
45 : 콘케이브 46 : 제2접착층
47a : 하부전극 49 : 유전막
50 : 상부전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터를 포함하는 반도체소자 및 그 제조 방법에 관한 것이다.
반도체 소자의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 대략 25fF 이상의 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2 O3 또는 HfO2와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 스토리지노드를 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 스토리지노드표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 스토리지노드의 유효 표면적을 1.7∼2배 정도 증가시키는 방법, 하부전극과 상부전극을 금속막으로 형성하는 방법 (MIM 캐패시터)등이 제안되었다.
도 1a 내지 도 1d는 종래 기술에 따른 콘케이브형 MIM 캐패시터를 포함하는 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11)에 소자간 분리를 위한 필드산화막(12)을 형성한 후, 반도체 기판(11) 내에 트랜지스터의 소스/드레인(13)을 형성한다.
다음으로, 반도체 기판(11) 상부에 제1층간절연막(14)을 형성한 후, 제1층간절연막(14)을 식각하여 반도체 기판(11)의 소스/드레인(13) 표면을 노출시키는 스토리지노드콘택홀(15)을 형성한다.
다음으로, 스토리지노드콘택홀(15)을 포함한 전면에 티타늄막(Ti, 16), 티타늄나이트라이드막(TiN, 17) 및 텅스텐막을 순차적으로 증착한 후, 리세스 에치백(Recess etchback) 공정을 진행하여 스토리지노드콘택홀(15)에 일부 매립되는 형태를 갖는 텅스텐플러그(19)를 형성한다. 이때, 티타늄막과 티타늄나이트라이드막 증착후에 열처리를 진행하여 소스/드레인(13) 표면에 티타늄실리사이드(TiSi2, 18)를 형성한다. 여기서, 티타늄실리사이드(18)는 오믹콘택(ohmic contact)을 형성 해주기 위한 것이다.
다음으로, 텅스텐플러그(19) 상부에 배리어메탈(20)을 형성한다. 이때, 배리어메탈(20)은 TiN 또는 TiAlN을 증착한 후 에치백 또는 화학적기계적연마하여 형성한 것이며, 배리어메탈(20)은 후속 공정에서 텅스텐플러그(19)가 산화되는 것을 방지하기 위한 것이다.
결국, 스토리지노드콘택홀(15)에 매립되는 스토리지노드콘택플러그(Storage node contact plug; SNC)는 티타늄실리사이드(18), 티타늄막(16), 티타늄나이트라이드막(17), 텅스텐플러그(19) 및 배리어메탈(20)로 구성된다.
다음으로, 배리어메탈(20)을 포함한 제1층간절연막(14) 상에 제2층간절연막(22)을 형성한 후, 제2층간절연막(22)을 식각하여 배리어메탈(20)의 표면을 노출시키는 콘케이브(22)를 형성한다.
도 1b에 도시된 바와 같이, 콘케이브(22)의 측벽에 접착층(Glue lyaer, 23)을 형성한다. 이때, 접착층(23)은 콘케이브(22) 내부에 형성되는 하부전극이 후속 공정에서 리프팅(lifting)되는 것을 방지하기 위한 것이며, 배리어메탈(20) 상부에서는 하부전극과 스토리지노드콘택플러그간 전기적 연결을 위해 접착층(23)이 잔류하지 않는다.
도 1c에 도시된 바와 같이, 콘케이브(22) 내부에 금속하부전극(24)을 형성한다. 이때, 금속하부전극(24)은 콘케이브(22)를 포함한 제2층간절연막(21) 상에 Ru, Ir 또는 Pt 중에서 선택된 하부전극용 금속막을 증착한 후 에치백 또는 화학적기계적연마를 통해 제2층간절연막(21) 상부에 형성된 하부전극용 금속막을 제거하여 형 성한다.
도 1d에 도시된 바와 같이, 금속하부전극(24) 상에 유전막(25)과 금속상부전극(26)을 형성하여 MIM 캐패시터를 완성한다.
상술한 종래 기술은 FeRAM 또는 DRAM에서 적용가능한 콘케이브 구조를 갖는 MIM 캐패시터이다.
그러나, 종래기술은 다음과 같은 문제점을 갖고 있다.
첫째, 도 1a에 도시된 것처럼, 텅스텐플러그(19)의 산화를 방지하기 위해 도입된 TiN 또는 TiAlN의 배리어메탈(20)이 후속 고온 산화분위기의 열공정(500℃ 이상)에서 는 텅스텐플러그(19)의 산화를 충분히 방지하기 못하기 때문에 스토리지노드콘택플러그의 열안정성이 취약하다. 더욱이, 콘케이브(22)를 형성하기 위한 제2층간절연막(21)의 식각시에 과도식각타겟(Over etch target)에 의해 스토리지노드콘택플러그의 측면이 드러나는 문제가 있고, 이는 스토리지노드콘택플러그의 열안정성을 더욱 악화시킨다.
둘째, 접착층(23)을 형성할 때, 스토리지노드콘택플러그 상부의 접착층만 선택적으로 제거하는 것이 어려워 도 1b의 구조와 같이 에치백을 통해 접착층(23)을 형성할 수 밖에 없다. 그러나, 이와 같이 접착층(23)을 형성하면 하부전극(24)과 제1층간절연막(14) 사이에 접착층이 존재하지 않는 부분('y')이 발생하여 하부전극의 증착공정 및 후속 공정에서 리프팅이 발생되는 것을 피할 수 없다.
셋째, 하부전극(24)을 콘케이브(22) 내부에 형성하기 위해 에치백 또는 화학적기계적연마를 진행하는데, 이때 하부전극(24)의 내측 표면에서 감광막 또는 화학 적기계적연마시 사용된 슬러리(도 1c의 'z')에 의해 심하게 오염되는 문제가 있다. 이와 같이, 오염물질에 의해 하부전극(24)의 전기적 특성이 악화된다. 또한, 감광막을 이용한 에치백공정을 진행하는 경우에는 공정마진도 거의 없고, 또한 감광막에 의한 장비의 오염도 불가피하다.
넷째, 상부전극(26) 형성후에는 MIM 캐패시터의 전기적 특성을 확보하기 위해서 500℃ 이상의 고온 산화분위기의 열처리가 필수적인데, 이때, 위에서 열거한 도 1a의 'x' 및 도 1b의 'y'로 인해 스토리지노드콘택플러그의 산화를 억제할 수 없다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드콘택플러그의 열안정성 저하를 방지하는데 적합한 반도체소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 하부전극과 접착층이 일부분에서만 접하는 것에 의해 발생하는 하부전극의 리프팅을 방지할 수 있는 반도체소자 및 그 제조 방법을 제공하는데 다른 목적이 있다.
또한, 본 발명의 또다른 목적은 하부전극 표면의 오염물질이 발생하는 것을 방지하는데 적합한 반도체 소자 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자는 반도체 기판, 상기 반도체 기판 상부의 제1층간절연막과 식각스톱층의 적층막, 상기 적층막을 관통하여 상기 반도체 기판의 일부를 노출시킨 스토리지노드콘택홀, 상기 스토리지노드콘택홀의 내부에서 플러그, 제1접착층 및 산화방지막의 순서로 적층된 스토리지노드콘택플러그, 상기 스토리지노드콘택플러그 상부에서 상기 스토리지노드콘택플러그를 노출시킨 콘케이브를 갖고 형성된 제2층간절연막, 상기 콘케이브의 바닥 및 측벽에 접하는 제2접착층, 상기 제2접착층 상에 형성된 상기 콘케이브 내부의 금속하부전극, 상기 금속하부전극을 포함한 상기 제2층간절연막 상에 형성된 유전막, 및 상기 유전막 상의 금속상부전극을 포함하고, 상기 제1접착층과 상기 제2접착층은 내부에 상기 플러그와 상기 하부전극간 전기적 연결 통로를 위한 균열이 형성된 것을 특징으로 하며, 상기 제1접착층과 상기 제2접착층은 Al2O3, HfO2 또는 La2O3 중에서 선택된 5Å∼50Å 두께인 것을 특징으로 하며, 상기 산화방지막은 RuTiN 또는 Ir인 것을 특징으로 하고, 상기 산화방지막이 Ir인 경우, 상기 Ir 상에 형성된 IrO2으로 된 확산방지막을 더 포함하는 것을 특징으로 한다.
그리고, 본 발명의 반도체소자의 제조 방법은 반도체 기판 상부에 제1층간절연막과 식각스톱층을 차례로 형성하는 단계, 상기 식각스톱층과 상기 제1층간절연막을 순차적으로 식각하여 상기 반도체 기판의 일부를 노출시키는 스토리지노드콘택홀을 형성하는 단계, 상기 스토리지노드콘택홀의 내부에 플러그, 제1접착층, 산화방지막 및 확산방지막의 순서로 적층된 스토리지노드콘택을 매립시키는 단계, 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그를 노출시킨 콘케이브를 갖는 제2층간절연막을 형성하는 단계, 상기 콘케이브의 바닥 및 측벽에 접하는 제2접착층을 형성함과 동시에 상기 제2접착층 상에 금속하부전극을 형성하는 단계, 및 상기 금속하부전극을 포함한 상기 제2층간절연막 상에 유전막과 상부전극을 차례로 형성하는 단계를 포함하고, 상기 확산방지막 형성 및 유전막의 후속 열공정에 의해 상기 제1접착층과 상기 제2접착층 내부에 전기적 연결 통로를 위한 균열이 형성되는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 제조 방법은 반도체 기판 상부에 제1층간절연막과 식각스톱층을 차례로 형성하는 단계, 상기 식각스톱층과 상기 제1층간절연막을 순차적으로 식각하여 상기 반도체 기판의 일부를 노출시키는 스토리지노드콘택홀을 형성하는 단계, 상기 스토리지노드콘택홀의 내부에 플러그, 제1접착층 및 산화방지막의 순서로 적층된 스토리지노드콘택을 매립시키는 단계, 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그를 노출시킨 콘케이브를 갖는 제2층간절연막을 형성하는 단계, 상기 콘케이브의 바닥 및 측벽에 접하는 제2접착층을 형성함과 동시에 상기 제2접착층 상에 금속하부전극을 형성하는 단계, 및 상기 금속하부전극을 포함한 상기 제2층간절연막 상에 유전막과 금속상부전극을 차례로 형성하는 단계를 포함하고, 상기 확산방지막 형성 및 유전막의 후속 열공정에 의해 상기 제1접착층과 상기 제2접착층 내부에 전기적 연결 통로를 위한 균열이 형성되는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1실시예에 따른 콘케이브형 MIM 캐패시터를 포함하는 반 도체 소자의 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 소자간분리를 위한 필드산화막(32)이 형성된 반도체기판(31) 내에 소스/드레인(33)이 형성되고, 반도체 기판(31) 상부에 제1층간절연막(34)과 식각스톱층(35)의 적층막이 형성되며, 식각스톱층(35)과 제1층간절연막(34)을 관통하여 소스/드레인(33)에 이르는 깊이를 갖는 스토리지노드콘택홀(36)이 형성되고, 스토리지노드콘택홀(36)에 스토리지노드콘택플러그가 매립되어 있다. 상기한 스토리지노드콘택플러그는 리세스 구조로 스토리지노드콘택홀(36)에 매립된 티타늄막(37), 티타늄나이트라이드막(38) 및 텅스텐플러그(40), 티타늄막(37)과 소스/드레인(33) 사이에 형성된 티타늄실리사이드(39), 텅스텐플러그(40) 상부에서 적층된 제1접착층(41)과 산화방지막(42), 산화방지막(42) 표면의 확산방지막(43)을 포함한다. 여기서, 제1접착층(41)은 텅스텐플러그(40) 상부에서 스토리지노드콘택홀(36)의 측벽에 접하고, 산화방지막(42)과 확산방지막(43)은 제1접착층(41)에 둘러쌓이면서 스토리지노드콘택홀(36)에 매립된 형태를 갖는다.
그리고, 스토리지노드콘택플러그를 포함한 식각스톱층(35) 상에 스토리지노드콘택플러그를 오픈시키는 콘케이브(45)를 갖는 제2층간절연막(44)이 형성되고, 콘케이브(45) 내부에 제2접착층(46)이 형성되며, 제2접착층(46)에 둘러쌓이는 하부전극(47a)이 콘케이브(45) 내부에 형성된다.
그리고, 하부전극(47a)을 포함한 제2층간절연막(44) 상에 유전막(49)과 상부전극(50)이 형성된다.
도 2에서, 산화방지막(42)은 TiN에 비해 산소의 침투억제 특성이 좋은 Ir이고, 산화방지막(42) 상의 확산방지막(43)은 산화방지막(42) 표면을 산화시킨 IrO2이다. 그리고, 제1접착층(41)과 제2접착층(46)은 Al2O3, HfO2 또는 La 2O3 중에서 선택된 5Å∼50Å 정도의 얇은 두께이며, 여기서 제1접착층(41)과 제2접착층(46) 내부에는 각각 텅스텐플러그(40)와 하부전극(47a)간 전기적 연결 통로를 제공해주기 위해 균열(41a, 46a)이 형성되어 있다. 후술하겠지만, 균열(41a, 46a)은 후속 열공정시에 열팽창계수 차이에 의해 형성된다.
도 3a 내지 도 3j는 도 2에 도시된 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(31)에 소자간 분리를 위한 필드산화막(32)을 형성한 후, 필드산화막(32)이 형성된 반도체 기판(31)에 트랜지스터의 소스/드레인(33)을 형성한다.
그리고 나서, 반도체 기판(31) 상에 다층 구조의 제1층간절연막(34)을 형성한 후, 제1층간절연막(34) 상에 식각스톱층(35)을 증착한다.
상기한 제1층간절연막(34)이 다층 구조인 것은 스토리지노드콘택(SNC) 형성전에 이루어지는 워드라인, 랜딩플러그, 및 비트라인들의 절연을 위한 것이다. 바람직하게, 제1층간절연막(34)으로는 HDP(High Density Plasma oxide), BPSG(Boro Phopho Silicate Glass), PSG(Phospho Silicate Glass), MTO(Middle Temperature Oxide), HTO(High Temperature Oxide) 및 TEOS(Tetra Ethyl Ortho Silicate oxide) 로 이루어진 실리콘산화막 그룹중에서 선택되며, 증착후에 평탄화를 목적으로 화학적기계적연마(CMP)가 진행되거나 증착후에 평탄화 및 치밀화를 목적으로 열처리를 진행할 수 있다. 이때, 열처리는 400℃∼800℃의 온도와 N2, O2, Ar, He, Ne, Kr 또는 오존 분위기에서 1초∼2시간동안 진행한다.
그리고, 식각스톱층(35)은 후속 콘케이브 형성을 위한 식각공정시 과도식각타겟에 의해 스토리지노드콘택플러그 주변의 제1층간절연막(34)이 손상되는 것을 방지하기 위한 것으로, Si3N4, SiON, Al2O3 또는 TiO 2 중에서 선택되며, 물리기상증착법(PVD), 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 100Å∼1000Å 두께로 증착한다.
다음으로, 식각스톱층(35)과 제1층간절연막(34)을 순차적으로 식각하여 소스/드레인(33)의 일부를 노출시키는 스토리지노드콘택홀(36)을 형성한 후, 스토리지노드콘택홀(36)을 포함한 식각스톱층(35) 상에 티타늄막(Ti, 37)과 티타늄나이트라이드막(TiN, 38)을 차례로 증착한다. 이때, 티타늄막(37)은 10Å∼500Å 두께로 증착하고, 티타늄나이트라이드막(38)은 10Å∼500Å 두께로 증착하며, 티타늄막(37)과 티타늄나이트라이드막(38)은 물리기상증착법(Physical Vapor Deposition; PVD), 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 원자층증착법(Atomic Layer Deposition; ALD)을 이용하여 증착한다.
다음에, 급속열처리(Rapid Thermal Annealing) 공정을 실시하여 소스/드레인(33)과 티타늄막(37)의 계면에 티타늄실리사이드(TiSi2, 39)를 형성시킨 다. 이때, 티타늄실리사이드(39)는 텅스텐플러그와 소스/드레인(33)간 오믹콘택(ohmic contact)을 형성해주기 위한 것이다. 바람직하게, 티타늄실리사이드(39)를 형성하기 위한 급속열처리시, 600℃∼1000℃의 온도에서 N2, NH3, Ar, He, Ne 또는 Kr의 비활성 분위기로 1초∼10분동안 진행한다. 다른 방법으로 티타늄실리사이드(38)를 형성하기 위해 확산로(Diffusion furnace)를 이용하여 열처리할 수 있는데, 이때 열처리는 10분∼1시간동안 진행한다.
한편, 티타늄실리사이드(39)와 같은 오믹콘택을 형성해주기 위한 실리사이드를 형성하기 위해 티타늄나이트라이드막/티타늄막(38/37) 구조외에 TaN/Ta, TiAlN/Ti, TaSiN/Ta, TiSiN/Ti, TaAlN/Ta, RuTiN/Ti 또는 RuTaN/Ta의 적층 구조를 형성한 후 열처리한다.
다음에, 티타늄나이트라이드막(38) 상에 스토리지노드콘택홀(36)을 채울때까지 텅스텐막을 증착한 후, 텅스텐막의 리세스 에치백 공정을 진행하여 텅스텐플러그(40)를 형성한다. 이때, 텅스텐막은 스토리지노드콘택홀(36)의 직경에 따라 결정되는데, 0.25㎛인 경우 1500Å∼3000Å 두께가 바람직하고, 리세스 깊이는 후속 공정을 고려하여 1000Å∼5000Å이면 적당하다.
도 3b에 도시된 바와 같이, 리세스된 텅스텐플러그(40)를 포함한 식각스톱층(35) 상에 제1접착층(41)과 산화방지막(Oxidation barrier layer, 42)을 차례로 증착한다.
이때, 제1접착층(41)은 산화방지막(42)과 제1층간절연막(34) 및 식각스톱층(35)간 접착력을 좋게 하기 위한 것으로 Al2O3, HfO2 또는 La 2O3 중에서 선택되며, 5Å∼50Å 정도로 얇게 증착하여 후속 별도의 식각 공정없이 텅스텐플러그(40) 위에서의 전기적 연결 통로를 형성하도록 한다. 즉, 50Å보다 두껍게 제1접착층을 증착하면 텅스텐플러그(40) 위에서 전기적 연결 통로를 제공하기 위해 별도의 식각공정이 필요하지만, 50Å 이하의 두께로 제1접착층(41)을 증착하면 후속 공정에서 진행되는 열처리공정에 의해 텅스텐플러그(40)와 산화방지막(42) 사이에 존재하는 제1접착층(41)의 크랙(Crack)이 발생하여 텅스텐플러그(40) 위에서 전기적 통로를 제공할 수 있다.
그리고, 산화방지막(42)은 텅스텐플러그(40)가 후속 공정에서 산화되는 것을 방지하기 위해 도입된 것으로, 산화방지막(42)은 Ti, TiN보다 산소의 침투 억제 특성이 우수한 Ir으로 형성한다.
상기한 산화방지막(42)으로 사용되는 Ir은 물리기상증착법, 화학기상증착법 또는 원자층증착법으로 500Å∼3000Å 두께로 증착한다.
도 3c에 도시된 바와 같이, 산화방지막(42)의 화학적기계적연마 또는 에치백공정을 진행한다. 즉, 식각스톱층(35)의 표면이 드러날때까지, 즉 식각스톱층(35)을 연마정지층 또는 식각정지층으로 하여 산화방지막(42)을 화학적기계적연마 또는 에치백하여 텅스텐플러그(40) 상부에 매립시키고, 이때 산화방지막(42) 아래의 제1접착층(41)도 동시에 화학적기계적연마 또는 에치백되어 식각스톱층(35) 표면상에는 산화방지막(42)과 제1접착층(41)이 잔류하지 않는다.
결국, 스토리지노드콘택홀(36) 내부에는 티타늄막(37), 티타늄나이트라이드막(38), 텅스텐플러그(40), 제1접착층(41) 및 산화방지막(42)으로 구성된 스토리지노드콘택플러그가 매립되고, 스토리지노드콘택플러그와 소스/드레인(33) 사이에는 오믹콘택을 형성해주는 티타늄실리사이드(39)가 형성된다.
도 3d에 도시된 바와 같이, 산화방지막(42)의 표면을 열처리하여 확산방지막(43)을 형성한다. 이때, 확산방지막(43)은 산화방지막(42)과 후속 하부전극간 상호확산을 방지하기 위한 것으로, 산화방지막(42)이 Ir이므로 확산방지막(43)은 IrO2이다. 여기서, IrO2는 전도성 산화물로 알려져 있기 때문에 하부전극과의 전기적 연결에는 문제가 없고, 그 두께는 50Å∼500Å이다.
상기한 확산방지막(43)을 형성하기 위해 O2의 산화성분위기에서 400℃∼700℃로 열처리하거나, O2 플라즈마 또는 N2O 플라즈마의 플라즈마 분위기에서 400℃∼700℃로 열처리한다.
한편, 확산방지막(43)을 형성하기위한 열처리시에 제1접착층(41) 내부에는 균열(41a)이 발생하여 텅스텐플러그(40) 상부에 전기적 연결 통로를 제공해준다.
예컨대, 열처리 공정시에 텅스텐(W)이 제1층간절연막(34) 및 식각스톱층(35)보다 열팽창계수가 10배 정도 크기 때문에 텅스텐플러그(40) 상부에서만 균열(41a)이 발생한다. 즉, 텅스텐의 열팽창계수가 4×10-6K-1이고, 제1층간절연막(34)으로 사용된 산화막의 열팽창계수가 0.5×10-6K-1임을 감안하면, 텅스텐의 열팽창계수가 산 화막의 그것보다 약 10배 정도 큼을 알 수 있다. 따라서, 텅스텐플러그(40)가 열처리 공정시에 부피팽창을 일으켜 제1접착층(41)에 응력을 가하게 되고, 이러한 응력에 의해 제1접착층(41)의 일부, 즉 텅스텐플러그(40) 상부에 형성된 부분에 균열(41a)이 발생한다.
도 3e에 도시된 바와 같이, 확산방지막(43)을 포함한 식각스톱층(35) 상에 제2층간절연막(44)을 증착한다. 이때, 제2층간절연막(44)은 HDP(High Density Plasma oxide), BPSG(Boro Phopho Silicate Glass), PSG(Phospho Silicate Glass), MTO(Middle Temperature Oxide), HTO(High Temperature Oxide) 및 TEOS(Tetra Ethyl Ortho Silicate oxide)로 이루어진 실리콘산화막 그룹중에서 선택된다.
다음으로, 제2층간절연막(44)을 식각하여 콘케이브(45)를 형성한다. 이때, 콘케이브(45)를 형성하기 위한 식각공정은 식각스톱층(35)에서 정지하며, 과도식각이 수반되더라도 제2층간절연막(44)에 대해 높은 선택비를 갖는 식각스톱층(35)이 위치하므로 텅스텐플러그(40) 주변에서 제1층간절연막(34)의 식각손실이 발생하지 않는다.
한편, 콘케이브(45) 아래에 노출되는 확산방지막(43)은 산화방지막(42) 형성후에 형성했지만, 위와 같이 콘케이브(45) 형성후에 산화방지막(42) 표면을 산화시켜 형성할 수도 있다.
도 3f에 도시된 바와 같이, 콘케이브(45)를 포함한 제2층간절연막(44) 상에 제2접착층(46), 하부전극용 금속막(47) 및 하드마스크(48)를 순차적으로 형성한다.
이때, 제2접착층(46)은 하부전극용 금속막(47)과 제2층간절연막(44)간 접착 력을 개선시키기 위해 도입된 것으로, Al2O3, HfO2 또는 La2 O3 중에서 선택되며, 5Å∼50Å 정도로 얇게 증착하여 후속 별도의 식각 공정없이 하부전극 아래에서의 전기적 연결 통로를 형성하도록 한다. 즉, 50Å보다 두껍게 제2접착층(46)을 증착하면 하부전극 아래에서 전기적 통로를 제공하기 위해 별도의 식각공정이 필요하지만, 50Å 이하의 두께로 제2접착층(46)을 증착하면 후속 공정에서 진행되는 열처리공정에 의해 제2접착층(46)의 크랙(Crack)이 발생하여 하부전극 아래에서 전기적 연결 통로를 제공할 수 있다.
그리고, 하부전극용 금속막(47)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 증착한 Ir, Pt 또는 Ru 중에서 선택되고, 그 두께는 50Å∼1000Å이다.
그리고, 하드마스크(48)는 하부전극용 금속막(47)을 용이하게 진행하기 위해 도입된 것으로, TiN 또는 TaN을 이용하고, 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 50Å∼1000Å 두께로 증착한다.
도 3g에 도시된 바와 같이, 하드마스크(48)를 화학적기계적연마를 통해 선택적으로 제거한다. 이때, 화학적기계적연마후에 하드마스크(48)는 콘케이브(44) 내부에서 하부전극용 금속막(47) 표면을 덮는 형태로 잔류한다.
도 3h에 도시된 바와 같이, 잔류하는 하드마스크(48)를 식각마스크로 하부전극용 금속막(47)을 식각하여 콘케이브(44) 내부에 하부전극(47a)을 형성한다.
이때, 하부전극(47a)은 건식식각(dry etch), 습식식각(wet etch) 또는 화학 적기계적연마(CMP)를 통해 하부전극용 금속막(47)이 콘케이브(45) 내부에만 잔류하도록 하여 형성한다.
위와 같은 하부전극(47a) 형성시에 콘케이브를 제외한 부분에 형성된 제2접착층(46)도 동시에 제거되어 콘케이브 내부에만 제2접착층(46)이 잔류하며, 하드마스크(48)도 일부가 소모된다.
도 3i에 도시된 바와 같이, 하부전극(47a) 형성후에 잔류하고 있는 하드마스크(48)를 제거한다. 이때, 하드마스크(48)는 습식식각을 통해 제거하며, 습식식각시에는 SC-1 용액(NH4OH:H2O2:H2O=1;4:20)을 이용하므로써 하드마스크(48)로 사용된 TiN 또는 TaN을 쉽게 제거할 수 있다.
도 3j에 도시된 바와 같이, 하부전극(47a)을 포함한 제2층간절연막(44) 상에 증착 및 패터닝을 통해 유전막(49)과 상부전극(50)을 형성하여 MIM 캐패시터를 완성한다. 이때, 유전막(49)은 DRAM인 경우에는 BST, Ta2O5, Al2O3 또는 HfO2 중에서 고유전체를 적용하고, FeRAM인 경우에는 BLT, SBT, SBTN 또는 PZT 중에서 선택된 강유전체를 적용한다. 그리고, 유전막(49)의 두께는 콘케이브(45)의 직경, 하부전극(47a) 및 상부전극(50)의 두께에 의해 결정되는데, 50Å∼1000Å이 적당하다.
그리고, 상부전극(50)은 Pt, Ir 또는 Ru 중에서 선택되며, 그 두께는 50Å∼1000Å이 적당하고, 증착방법은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용한다.
한편, 유전막(59)의 전기적 특성을 확보하기 위해 500℃∼800℃의 고온에서 열처리를 진행한 후 패터닝을 진행하는데, 이러한 열처리시에 하부전극(47a) 아래에 존재하는 제2접착층(46)에 균열(46a)을 발생시켜 하부전극(47a)과 확산방지막(43)간 에, 결국에는 하부전극(47a)과 텅스텐플러그(40)간에 전기적 연결 통로를 제공한다.
도 4는 본 발명의 제2실시예에 따른 콘케이브형 MIM 캐패시터를 포함하는 반도체 소자의 구조를 도시한 도면이다.
도 4에 도시된 바와 같이, 소자간분리를 위한 필드산화막(52)이 형성된 반도체기판(51) 내에 소스/드레인(53)이 형성되고, 반도체 기판(51) 상부에 제1층간절연막(54)과 식각스톱층(55)의 적층막이 형성되며, 식각스톱층(55)과 제1층간절연막(54)을 관통하여 소스/드레인(53)에 이르는 깊이를 갖는 스토리지노드콘택홀(56)이 형성되고, 스토리지노드콘택홀(56)에 스토리지노드콘택플러그가 매립되어 있다. 스토리지노드콘택플러그는 리세스 구조로 스토리지노드콘택홀(56)에 매립된 티타늄막(57), 티타늄나이트라이드막(58) 및 텅스텐플러그(60), 티타늄막(57)과 소스/드레인(53) 사이에 형성된 티타늄실리사이드(59), 텅스텐플러그(60) 상부에서 적층된 제1접착층(61)과 산화방지막(62)을 포함한다. 여기서, 제1접착층(61)은 텅스텐플러그(60) 상부에서 스토리지노드콘택홀(56)의 측벽에 접하고, 산화방지막(62)은 제1접착층(61)에 둘러쌓이면서 스토리지노드콘택홀(56)에 매립된 형태를 갖는다.
그리고, 스토리지노드콘택플러그를 포함한 식각스톱층(55) 상에 스토리지노 드콘택플러그를 오픈시키는 콘케이브(64)를 갖는 제2층간절연막(63)이 형성되고, 콘케이브(64) 내부에 제2접착층(65)이 형성되며, 제2접착층(65)에 둘러쌓이는 하부전극(66a)이 콘케이브(64) 내부에 형성된다.
그리고, 하부전극(66a)을 포함한 제2층간절연막(63) 상에 유전막(68)과 상부전극(69)이 형성된다.
도 4에서, 산화방지막(62)은 TiN에 비해 산소의 침투억제 특성이 좋은 RuTiN이고, 제1접착층(61)과 제2접착층(65)은 Al2O3, HfO2 또는 La2 O3 중에서 선택된 5Å∼50Å 정도의 얇은 두께이며, 여기서 제1접착층(61)과 제2접착층(65) 내부에는 각각 텅스텐플러그(60)와 하부전극(66a)간 전기적 연결 통로를 제공해주기 위해 균열(61a, 65a)이 형성되어 있다. 후술하겠지만, 균열(61a, 65a)은 후속 열공정시에 열팽창계수 차이에 의해 형성된다.
도 5a 내지 도 5i는 도 4에 도시된 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 반도체 기판(51)에 소자간 분리를 위한 필드산화막(52)을 형성한 후, 필드산화막(52)이 형성된 반도체 기판(51)에 트랜지스터의 소스/드레인(53)을 형성한다.
그리고 나서, 반도체 기판(51) 상에 다층 구조의 제1층간절연막(54)을 형성한 후, 제1층간절연막(54) 상에 식각스톱층(55)을 증착한다.
상기한 제1층간절연막(54)이 다층 구조인 것은 스토리지노드콘택(SNC) 형성 전에 이루어지는 워드라인, 랜딩플러그, 및 비트라인들의 절연을 위한 것이다. 바람직하게, 제1층간절연막(54)으로는 HDP(High Density Plasma oxide), BPSG(Boro Phopho Silicate Glass), PSG(Phospho Silicate Glass), MTO(Middle Temperature Oxide), HTO(High Temperature Oxide) 및 TEOS(Tetra Ethyl Ortho Silicate oxide)로 이루어진 실리콘산화막 그룹중에서 선택되며, 증착후에 평탄화를 목적으로 화학적기계적연마(CMP)가 진행되거나 증착후에 평탄화 및 치밀화를 목적으로 열처리를 진행할 수 있다. 이때, 열처리는 600℃∼800℃의 온도와 N2, O2, Ar, He, Ne, Kr 또는 오존 분위기에서 1초∼2시간동안 진행한다.
그리고, 식각스톱층(55)은 후속 콘케이브 형성을 위한 식각공정시 과도식각타겟에 의해 스토리지노드콘택플러그 주변의 제1층간절연막(54)이 손상되는 것을 방지하기 위한 것으로, Si3N4, SiON, Al2O3 또는 TiO 2 중에서 선택되며, 물리기상증착법(PVD), 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 100Å∼1000Å 두께로 증착한다.
다음으로, 식각스톱층(55)과 제1층간절연막(54)을 순차적으로 식각하여 소스/드레인(53)의 일부를 노출시키는 스토리지노드콘택홀(56)을 형성한 후, 스토리지노드콘택홀(56)을 포함한 식각스톱층(55) 상에 티타늄막(Ti, 57)과 티타늄나이트라이드막(TiN, 58)을 차례로 증착한다. 이때, 티타늄막(57)은 10Å∼690Å 두께로 증착하고, 티타늄나이트라이드막(58)은 10Å∼690Å 두께로 증착하며, 티타늄막(57)과 티타늄나이트라이드막(58)은 물리기상증착법(Physical Vapor Deposition; PVD), 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 원자층증착법(Atomic Layer Deposition; ALD)을 이용하여 증착한다.
다음에, 급속열처리(Rapid Thermal Annealing) 공정을 실시하여 소스/드레인(53)과 티타늄막(57)의 계면에 티타늄실리사이드(TiSi2, 59)를 형성시킨다. 이때, 티타늄실리사이드(59)는 텅스텐플러그와 소스/드레인(53)간 오믹콘택(ohmic contact)을 형성해주기 위한 것이다. 바람직하게, 티타늄실리사이드(59)를 형성하기 위한 급속열처리시, 600℃∼1000℃의 온도에서 N2, NH3, Ar, He, Ne 또는 Kr의 비활성 분위기로 1초∼10분동안 진행한다. 다른 방법으로 티타늄실리사이드(58)를 형성하기 위해 확산로(Diffusion furnace)를 이용하여 열처리할 수 있는데, 이때 열처리는 10분∼1시간동안 진행한다.
한편, 티타늄실리사이드(59)와 같은 오믹콘택을 형성해주기 위한 실리사이드를 형성하기 위해 티타늄나이트라이드막/티타늄막(58/57) 구조외에 TaN/Ta, TiAlN/Ti, TaSiN/Ta, TiSiN/Ti, TaAlN/Ta, RuTiN/Ti 또는 RuTaN/Ta의 적층 구조를 형성한 후 열처리한다.
다음에, 티타늄나이트라이드막(58) 상에 스토리지노드콘택홀(56)을 채울때까지 텅스텐막을 증착한 후, 텅스텐막의 리세스 에치백 공정을 진행하여 텅스텐플러그(60)를 형성한다. 이때, 텅스텐막은 스토리지노드콘택홀(56)의 직경에 따라 결정되는데, 0.25㎛인 경우 1690Å∼3000Å 두께가 바람직하고, 리세스 깊이는 후속 공정을 고려하여 1000Å∼6900Å이면 적당하다.
도 5b에 도시된 바와 같이, 리세스된 텅스텐플러그(60)를 포함한 식각스톱층(55) 상에 제1접착층(61)과 산화방지막(Oxidation barrier layer, 62)을 차례로 증착한다.
이때, 제1접착층(61)은 산화방지막(62)과 제1층간절연막(54) 및 식각스톱층(55)간 접착력을 좋게 하기 위한 것으로 Al2O3, HfO2 또는 La 2O3 중에서 선택되며, 5Å∼69Å 정도로 얇게 증착하여 후속 별도의 식각 공정없이 텅스텐플러그(60) 위에서의 전기적 연결 통로를 형성하도록 한다. 즉, 69Å보다 두껍게 제1접착층을 증착하면 텅스텐플러그(60) 위에서 전기적 통로를 제공하기 위해 별도의 식각공정이 필요하지만, 69Å 이하의 두께로 제1접착층(61)을 증착하면 후속 공정에서 진행되는 열처리공정에 의해 텅스텐플러그(60)와 산화방지막(62) 사이에 존재하는 제1접착층(61)의 크랙(Crack)이 발생하여 텅스텐플러그(60) 위에서 전기적 연결 통로를 제공할 수 있다.
그리고, 산화방지막(62)은 텅스텐플러그(60)가 후속 공정에서 산화되는 것을 방지하기 위해 도입된 것으로, 산화방지막(62)은 Ti, TiN보다 산소의 침투 억제 특성이 우수한 RuTiN으로 형성한다.
상기한 산화방지막(62)으로 사용되는 RuTiN은 물리기상증착법, 화학기상증착법 또는 원자층증착법으로 690Å∼3000Å 두께로 증착한다.
도 5c에 도시된 바와 같이, 산화방지막(62)의 화학적기계적연마 또는 에치백공정을 진행한다. 즉, 식각스톱층(55)의 표면이 드러날때까지 산화방지막(62)을 화 학적기계적연마 또는 에치백하여 텅스텐플러그(60) 상부에 매립시키고, 이때 산화방지막(62) 아래의 제1접착층(61)도 동시에 화학적기계적연마 또는 에치백되어 식각스톱층(55) 표면상에는 산화방지막(62)과 제1접착층(61)이 잔류하지 않는다.
결국, 스토리지노드콘택홀(56) 내부에는 티타늄막(57), 티타늄나이트라이드막(58), 텅스텐플러그(60), 제1접착층(61) 및 산화방지막(62)으로 구성된 스토리지노드콘택플러그가 매립되고, 스토리지노드콘택플러그와 소스/드레인(53) 사이에는 오믹콘택을 형성해주는 티타늄실리사이드(59)가 형성된다.
도 5d에 도시된 바와 같이, 산화방지막(62)을 포함한 식각스톱층(55) 상에 제2층간절연막(63)을 증착한다. 이때, 제2층간절연막(63)은 HDP(High Density Plasma oxide), BPSG(Boro Phopho Silicate Glass), PSG(Phospho Silicate Glass), MTO(Middle Temperature Oxide), HTO(High Temperature Oxide) 및 TEOS(Tetra Ethyl Ortho Silicate oxide)로 이루어진 실리콘산화막 그룹중에서 선택된다.
다음으로, 제2층간절연막(63)을 식각하여 콘케이브(64)를 형성한다. 이때, 콘케이브(64)를 형성하기 위한 식각공정은 식각스톱층(55)에서 정지하며, 과도식각이 수반되더라도 제2층간절연막(63)에 대해 높은 선택비를 갖는 식각스톱층(55)이 위치하므로 텅스텐플러그(60) 주변에서 제1층간절연막(54)의 식각손실이 발생하지 않는다.
도 5e에 도시된 바와 같이, 콘케이브(64)를 포함한 제2층간절연막(63) 상에 제2접착층(65), 하부전극용 금속막(66) 및 하드마스크(67)를 순차적으로 형성한다.
이때, 제2접착층(65)은 하부전극용 금속막(66)과 제2층간절연막(63)간 접착 력을 개선시키기 위해 도입된 것으로, Al2O3, HfO2 또는 La2 O3 중에서 선택되며, 5Å∼69Å 정도로 얇게 증착하여 후속 별도의 식각 공정없이 하부전극 아래에서의 전기적 연결 통로를 형성하도록 한다. 즉, 69Å보다 두껍게 제2접착층(65)을 증착하면 하부전극 아래에서 전기적 통로를 제공하기 위해 별도의 식각공정이 필요하지만, 69Å 이하의 두께로 제2접착층(65)을 증착하면 후속 공정에서 진행되는 열처리공정에 의해 제2접착층(65)의 크랙(Crack)이 발생하여 하부전극 아래에서 전기적 연결 통로를 제공할 수 있다.
그리고, 하부전극용 금속막(66)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 증착한 Ir, Pt 또는 Ru 중에서 선택되고, 그 두께는 69Å∼1000Å이다.
그리고, 하드마스크(67)는 하부전극용 금속막(66)을 용이하게 진행하기 위해 도입된 것으로, TiN 또는 TaN을 이용하고, 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 69Å∼1000Å 두께로 증착한다.
도 5f에 도시된 바와 같이, 하드마스크(67)를 화학적기계적연마를 통해 선택적으로 제거한다. 이때, 화학적기계적연마후에 하드마스크(67)는 콘케이브(63) 내부에서 하부전극용 금속막(66) 표면을 덮는 형태로 잔류한다.
도 5g에 도시된 바와 같이, 잔류하는 하드마스크(67)를 식각마스크로 하부전극용 금속막(66)을 식각하여 콘케이브(63) 내부에 하부전극(66a)을 형성한다.
이때, 하부전극(66a)은 건식식각(dry etch), 습식식각(wet etch) 또는 화학 적기계적연마(CMP)를 통해 하부전극용 금속막(66)이 콘케이브(64) 내부에만 잔류하도록 하여 형성한다.
위와 같은 하부전극(66a) 형성시에 콘케이브(64)를 제외한 부분에 형성된 제2접착층(65)도 동시에 제거되어 콘케이브(64) 내부에만 제2접착층(65)이 잔류하며, 하드마스크(67)도 일부가 소모된다.
도 5h에 도시된 바와 같이, 하부전극(66a) 형성후에 잔류하고 있는 하드마스크(67)를 제거한다. 이때, 하드마스크(67)는 습식식각을 통해 제거하며, 습식식각시에는 SC-1 용액(NH4OH:H2O2:H2O=1;4:20)을 이용하므로써 하드마스크(67)로 사용된 TiN 또는 TaN을 쉽게 제거할 수 있다.
도 5i에 도시된 바와 같이, 하부전극(66a)을 포함한 제2층간절연막(63) 상에 증착 및 패터닝을 통해 유전막(68)과 상부전극(69)을 형성하여 MIM 캐패시터를 완성한다. 이때, 유전막(68)은 DRAM인 경우에는 BST, Ta2O5, Al2O3 또는 HfO2 중에서 고유전체를 적용하고, FeRAM인 경우에는 BLT, SBT, SBTN 또는 PZT 중에서 선택된 강유전체를 적용한다. 그리고, 유전막(68)의 두께는 콘케이브(64)의 직경, 하부전극(66a) 및 상부전극(69)의 두께에 의해 결정되는데, 69Å∼1000Å이 적당하다.
그리고, 상부전극(69)은 Pt, Ir 또는 Ru 중에서 선택되며, 그 두께는 69Å∼1000Å이 적당하고, 증착방법은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용한다.
한편, 유전막(68)의 전기적 특성을 확보하기 위해 500℃∼800℃의 고온에서 열처리를 진행한 후 패터닝을 진행하는데, 이러한 열처리시에 하부전극(66a) 아래에 존재하는 제2접착층(65)과 텅스텐플러그(60) 상부에 존재하는 제1접착층(61)에 균열(65a, 61a)을 발생시켜 하부전극(66a)과 텅스텐플러그(60)간 전기적 연결 통로를 제공한다.
상술한 제1,2실시예에서는 텅스텐플러그를 포함하는 경우에 대해서 설명하였으나, 스토리지노드콘택플러그가 폴리실리콘플러그를 포함하는 경우에도 적용 가능하다.
제1,2실시예에 따르면, 본 발명은 식각스톱층(35, 55)을 도입하므로써 콘케이브(45, 64) 형성을 위한 과도식각시에 텅스텐플러그(40, 60)의 측면에 노출되는 것을 방지하고, 별도의 식각공정없이 균열(41a, 61a, 46a, 65a)을 통해 하부전극(47a, 66a)과 텅스텐플러그(40, 60)간 전기적 연결 통로를 제공함과 동시에 하부전극(47a, 66a)에 접촉하지 않는 부분 없이 제1접착층(41, 61)과 제2접착층(46, 65)을 형성할 수 있다.
또한, 본 발명은 하드마스크(48, 67)를 이용하여 하부전극(47a, 66a)을 형성하므로 하부전극(47a, 66a)의 내측 표면에 오염물질이 잔류하는 것을 방지한다.
또한, 본 발명은 TiN보다 우수한 Ir, RuTiN을 산화방지막(42, 62)으로 이용하므로 스토리지노드콘택플러그의 열안정성을 향상시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 본 발명은 식각스톱층을 도입하므로써 콘케이브 형성을 위한 과도식각시에 텅스텐플러그의 측면이 노출되는 것을 방지하고, TiN보다 우수한 Ir, RuTiN을 산화방지막으로 이용하므로 스토리지노드콘택플러그의 열안정성을 향상시킬 수 있는 효과가 있다.
또한, 별도의 식각공정없이 후속 열공정에 따른 균열을 통해 하부전극과 텅스텐플러그간 전기적 통로를 제공하는 접착층을 형성하므로써 공정을 단순화시킬 수 있고, 이와 동시에 하부전극에 접촉하지 않는 부분 없이 접착층을 형성할 수 있으므로 하부전극의 리프팅을 효과적을 억제할 수 있는 효과가 있다.
또한, 본 발명은 하드마스크를 이용하여 하부전극을 식각하므로 하부전극의 내측 표면에 오염물질이 잔류하는 것을 방지하여 캐패시터의 전기적 특성을 향상시킬 수 있는 효과가 있다.

Claims (30)

  1. 삭제
  2. 반도체 기판;
    상기 반도체 기판 상부의 제1층간절연막과 식각스톱층의 적층막;
    상기 적층막을 관통하여 상기 반도체 기판의 일부를 노출시킨 스토리지노드콘택홀;
    상기 스토리지노드콘택홀의 내부에서 플러그, 제1접착층 및 산화방지막의 순서로 적층된 스토리지노드콘택플러그;
    상기 스토리지노드콘택플러그 상부에서 상기 스토리지노드콘택플러그를 노출시킨 콘케이브를 갖고 형성된 제2층간절연막;
    상기 콘케이브의 바닥 및 측벽에 접하는 제2접착층;
    상기 제2접착층 상에 형성된 상기 콘케이브 내부의 금속하부전극;
    상기 금속하부전극을 포함한 상기 제2층간절연막 상에 형성된 유전막; 및
    상기 유전막 상의 금속상부전극을 포함하며,
    상기 제1접착층과 상기 제2접착층은 내부에 상기 플러그와 상기 하부전극간 전기적 연결 통로를 위한 균열이 형성된 것을 특징으로 하는 반도체 소자.
  3. 제2항에 있어서,
    상기 제1접착층은,
    상기 플러그 표면에 접하면서 상기 스토리지노드콘택홀의 측벽에 접하여 상기 산화방지막을 둘러싸는 것을 특징으로 하는 반도체 소자.
  4. 제2항에 있어서,
    상기 제1접착층과 상기 제2접착층은,
    Al2O3, HfO2 또는 La2O3 중에서 선택된 것을 특징으로 하는 반도체 소자.
  5. 제4항에 있어서,
    상기 제1접착층과 상기 제2접착층은,
    5Å∼50Å 두께인 것을 특징으로 하는 반도체 소자.
  6. 제2항에 있어서,
    상기 식각스톱층은,
    Si3N4, SiON, Al2O3 또는 TiO2 중에서 선택되는 것을 특징으로 하는 반도체 소자.
  7. 제2항에 있어서,
    상기 플러그는 텅스텐플러그 또는 폴리실리콘플러그인 것을 특징으로 하는 반도체 소자.
  8. 제2항에 있어서,
    상기 산화방지막은, RuTiN인 것을 특징으로 하는 반도체 소자.
  9. 제2항에 있어서,
    상기 산화방지막은 Ir이고, 상기 Ir 상에 형성된 IrO2으로 된 확산방지막을 더 포함하는 것을 특징으로 하는 반도체 소자.
  10. 반도체 기판 상부에 제1층간절연막과 식각스톱층을 차례로 형성하는 단계;
    상기 식각스톱층과 상기 제1층간절연막을 순차적으로 식각하여 상기 반도체 기판의 일부를 노출시키는 스토리지노드콘택홀을 형성하는 단계;
    상기 스토리지노드콘택홀의 내부에 플러그, 제1접착층, 산화방지막 및 확산방지막의 순서로 적층된 스토리지노드콘택을 매립시키는 단계;
    상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그를 노출시킨 콘케이브를 갖는 제2층간절연막을 형성하는 단계;
    상기 콘케이브의 바닥 및 측벽에 접하는 제2접착층을 형성함과 동시에 상기 제2접착층 상에 금속하부전극을 형성하는 단계; 및
    상기 금속하부전극을 포함한 상기 제2층간절연막 상에 유전막과 상부전극을 차례로 형성하는 단계를 포함하고,
    상기 확산방지막 형성 및 유전막의 후속 열공정에 의해 상기 제1접착층과 상기 제2접착층 내부에 전기적 연결 통로를 위한 균열이 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 스토리지노드콘택을 매립시키는 단계는,
    상기 스토리지노드콘택홀 내부에 리세스구조로 상기 플러그를 형성하는 단계;
    상기 플러그 상부에 상기 제1접착층과 산화방지막을 차례로 증착하는 단계;
    상기 제1층간절연막의 표면이 드러날때까지 상기 산화방지막과 상기 제1접착층을 제거하는 단계; 및
    상기 산화방지막 표면을 산화분위기에서 열처리하여 상기 확산방지막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체소자의 제조 방법.
  12. 제11항에 있어서,
    상기 제1접착층은,
    Al2O3, HfO2 또는 La2O3 중에서 선택되며, 열공정에 의해 균열이 발생되도록 5Å∼50Å 두께로 형성하는 특징으로 하는 반도체 소자의 제조 방법.
  13. 제11항에 있어서,
    상기 산화방지막은 Ir으로 형성하고, 상기 확산방지막은 상기 Ir을 산화시킨 IrO2으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 IrO2는, O2 분위기에서 400℃∼700℃로 열처리하거나, O2 플라즈마 또는 N2O 플라즈마의 플라즈마 분위기에서 400℃∼700℃로 열처리하여 형성하는 것을 특 징으로 하는 반도체 소자의 제조 방법.
  15. 제10항에 있어서,
    상기 제2접착층과 금속하부전극을 형성하는 단계는,
    상기 콘케이브를 포함한 상기 제2층간절연막 상에 제2접착층과 하부전극용 금속막을 차례로 형성하는 단계;
    상기 하부전극용 금속막 상에 하드마스크를 형성하는 단계;
    상기 하드마스크를 선택적으로 제거하여 상기 콘케이브 내부에만 잔류시키는 단계;
    상기 잔류하는 하드마스크를 식각마스크로 상기 제2층간절연막 상부의 하부전극용 금속막과 상기 제2접착층을 제거하는 단계; 및
    상기 하드마스크를 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 제15항에 있어서,
    상기 하드마스크는, 화학적기계적연마를 통해 상기 콘케이브 내부에만 잔류시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  17. 제15항에 있어서,
    상기 하드마스크는, TiN 또는 TaN으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  18. 제15항에 있어서,
    상기 하드마스크를 제거하는 단계는,
    SC-1 용액(NH4OH:H2O2:H2O=1;4:20)을 이용하는 것을 특징으로 하는 반도체소자의 제조 방법.
  19. 제15항에 있어서,
    상기 제2접착층은,
    Al2O3, HfO2 또는 La2O3 중에서 선택되며, 열공정에 의해 균열이 발생되도록 5Å∼50Å 두께로 형성하는 특징으로 하는 반도체 소자의 제조 방법.
  20. 제10항에 있어서,
    상기 상부전극을 형성하는 단계는,
    산화분위기의 열처리를 더 포함하여, 상기 제2접착층 내부에 균열을 발생시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  21. 반도체 기판 상부에 제1층간절연막과 식각스톱층을 차례로 형성하는 단계;
    상기 식각스톱층과 상기 제1층간절연막을 순차적으로 식각하여 상기 반도체 기판의 일부를 노출시키는 스토리지노드콘택홀을 형성하는 단계;
    상기 스토리지노드콘택홀의 내부에 플러그, 제1접착층 및 산화방지막의 순서로 적층된 스토리지노드콘택을 매립시키는 단계;
    상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그를 노출시킨 콘케이브를 갖는 제2층간절연막을 형성하는 단계;
    상기 콘케이브의 바닥 및 측벽에 접하는 제2접착층을 형성함과 동시에 상기 제2접착층 상에 금속하부전극을 형성하는 단계; 및
    상기 금속하부전극을 포함한 상기 제2층간절연막 상에 유전막과 금속상부전극을 차례로 형성하는 단계를 포함하고,
    상기 확산방지막 형성 및 유전막의 후속 열공정에 의해 상기 제1접착층과 상기 제2접착층 내부에 전기적 연결 통로를 위한 균열이 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  22. 제21항에 있어서,
    상기 스토리지노드콘택을 매립시키는 단계는,
    상기 스토리지노드콘택홀 내부에 리세스구조로 상기 플러그를 형성하는 단계;
    상기 플러그 상부에 상기 제1접착층과 산화방지막을 차례로 증착하는 단계; 및
    상기 제1층간절연막의 표면이 드러날때까지 상기 산화방지막과 상기 제1접착층을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  23. 제22항에 있어서,
    상기 제1접착층은,
    Al2O3, HfO2 또는 La2O3 중에서 선택되며, 열공정에 의해 균열이 발생되도록 5Å∼50Å 두께로 형성하는 특징으로 하는 반도체 소자의 제조 방법.
  24. 제22항에 있어서,
    상기 산화방지막은 RuTiN으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  25. 제21항에 있어서,
    상기 제2접착층과 금속하부전극을 형성하는 단계는,
    상기 콘케이브를 포함한 상기 제2층간절연막 상에 제2접착층과 하부전극용 금속막을 차례로 형성하는 단계;
    상기 하부전극용 금속막 상에 하드마스크를 형성하는 단계;
    상기 하드마스크를 선택적으로 제거하여 상기 콘케이브 내부에만 잔류시키는 단계;
    상기 잔류하는 하드마스크를 식각마스크로 상기 제2층간절연막 상부의 하부전극용 금속막과 상기 제2접착층을 제거하는 단계; 및
    상기 하드마스크를 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  26. 제25항에 있어서,
    상기 하드마스크는, 화학적기계적연마를 통해 상기 콘케이브 내부에만 잔류시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  27. 제25항에 있어서,
    상기 하드마스크는,
    TiN 또는 TaN으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  28. 제25항에 있어서,
    상기 하드마스크를 제거하는 단계는,
    SC-1 용액(NH4OH:H2O2:H2O=1;4:20)을 이용하는 것을 특징으로 하는 반도체소자의 제조 방법.
  29. 제25항에 있어서,
    상기 제2접착층은,
    Al2O3, HfO2 또는 La2O3 중에서 선택되며, 열공정에 의해 균열이 발생되도록 5Å∼50Å 두께로 형성하는 특징으로 하는 반도체 소자의 제조 방법.
  30. 제21항에 있어서,
    상기 금속상부전극을 형성하는 단계는,
    산화분위기의 열처리를 더 포함하여, 상기 제2접착층 내부에 균열을 발생시 키는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020030098557A 2003-12-29 2003-12-29 콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법 KR100604668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098557A KR100604668B1 (ko) 2003-12-29 2003-12-29 콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098557A KR100604668B1 (ko) 2003-12-29 2003-12-29 콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050067570A KR20050067570A (ko) 2005-07-05
KR100604668B1 true KR100604668B1 (ko) 2006-07-26

Family

ID=37258209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098557A KR100604668B1 (ko) 2003-12-29 2003-12-29 콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100604668B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036126A (ja) * 2005-07-29 2007-02-08 Fujitsu Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
KR20050067570A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100449949B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR100578212B1 (ko) 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
JP4785030B2 (ja) 半導体装置とその製造方法
JP4467229B2 (ja) 半導体素子の製造方法
JP2003347517A (ja) 半導体装置及びその製造方法
US7190015B2 (en) Semiconductor device and method of manufacturing the same
KR100413606B1 (ko) 캐패시터의 제조 방법
KR19990005449A (ko) 반도체 메모리 장치 및 그 제조 방법
JP2004087807A (ja) 半導体装置及びその製造方法
JP2006352016A (ja) 強誘電体素子の製造方法
KR100604668B1 (ko) 콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법
KR100463240B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100827521B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100470167B1 (ko) 강유전체 메모리 소자 및 그 제조방법
KR100418589B1 (ko) 강유전체 메모리 소자의 콘캐이브형 캐패시터 형성방법
KR100883136B1 (ko) 오픈형 확산배리어막 구조를 갖는 강유전체 메모리 소자및 그 제조 방법
KR20070000776A (ko) 반도체 소자의 캐패시터 형성방법
KR100846384B1 (ko) 반도체 장치의 제조방법
KR100529392B1 (ko) 강유전체 메모리 소자의 제조방법
KR100629692B1 (ko) 강유전체 메모리 장치의 제조 방법
KR100685631B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20030024301A (ko) 반도체 소자 및 그 제조 방법
KR20040001878A (ko) 강유전체 메모리 소자 및 그 제조 방법
JP2010153897A (ja) 半導体装置の製造方法
KR20020050415A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee