JP3263429B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3263429B2 JP3263429B2 JP11622192A JP11622192A JP3263429B2 JP 3263429 B2 JP3263429 B2 JP 3263429B2 JP 11622192 A JP11622192 A JP 11622192A JP 11622192 A JP11622192 A JP 11622192A JP 3263429 B2 JP3263429 B2 JP 3263429B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- hydrogen
- ferroelectric
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims description 141
- 239000001257 hydrogen Substances 0.000 claims description 95
- 229910052739 hydrogen Inorganic materials 0.000 claims description 93
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 87
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 57
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 33
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 31
- 239000011247 coating layer Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910052763 palladium Inorganic materials 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 150000002431 hydrogen Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910001080 W alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 208000012886 Vertigo Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910019606 La0.5Sr0.5CoO3 Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- AZJLMWQBMKNUKB-UHFFFAOYSA-N [Zr].[La] Chemical compound [Zr].[La] AZJLMWQBMKNUKB-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 150000002940 palladium Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229960005235 piperonyl butoxide Drugs 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、下側電極と、酸化物強
誘電体と、上側電極とを、上側電極が強誘導体の縁部を
被覆しないように順次に設け、その後金属導体細条が重
畳されている絶縁層を設けることにより、半導体素子を
有する半導体本体の表面上にコンデンサを設ける半導体
装置の製造方法に関するものである。本発明は、強誘電
体を有するコンデンサを具える半導体装置にも関するも
のである。
誘電体と、上側電極とを、上側電極が強誘導体の縁部を
被覆しないように順次に設け、その後金属導体細条が重
畳されている絶縁層を設けることにより、半導体素子を
有する半導体本体の表面上にコンデンサを設ける半導体
装置の製造方法に関するものである。本発明は、強誘電
体を有するコンデンサを具える半導体装置にも関するも
のである。
【０００２】このような方法は、例えばコンピュータに
おける電子メモリとして動作しうる半導体装置を製造す
るのに適している。この場合半導体本体は極めて多くの
半導体素子とコンデンサを有する。誘電体として強誘電
体材料を有するコンデンサは不揮発性メモリ素子を構成
する。強誘電体材料の両端間に電界を加え、この電界を
除去すると、この材料の永久分極が電界の方向に応じて
残る、すなわち強誘電体材料が電界の方向を記憶してい
る。チタン酸鉛、チタン酸鉛ランタン、チタン酸ジルコ
ニウム鉛ランタンのような酸化物材料が特に強誘電特性
を呈する。
おける電子メモリとして動作しうる半導体装置を製造す
るのに適している。この場合半導体本体は極めて多くの
半導体素子とコンデンサを有する。誘電体として強誘電
体材料を有するコンデンサは不揮発性メモリ素子を構成
する。強誘電体材料の両端間に電界を加え、この電界を
除去すると、この材料の永久分極が電界の方向に応じて
残る、すなわち強誘電体材料が電界の方向を記憶してい
る。チタン酸鉛、チタン酸鉛ランタン、チタン酸ジルコ
ニウム鉛ランタンのような酸化物材料が特に強誘電特性
を呈する。
【０００３】
【従来の技術】欧州特許出願第９１２００５２５．３号
（特願平３−７４３６８号）明細書には、プラチナを有
する下側電極と、強誘電体と、プラチナを有する上側電
極とを具えるコンデンサを半導体本体上に設ける、前述
した種類の方法が開示されている。この場合、強誘電体
としてチタン酸ジルコニウム鉛が用いられている。この
半導体本体は、酸化珪素の絶縁層上に設けられたTiW 及
びAlの金属導体細条によりコンデンサに接続されたスイ
ッチングトランジスタをも有している。上述した既知の
方法により製造された装置ではその動作が比較的遅く、
例えばそのアクセス時間は100 ナノ秒よりも長いという
ことを実際に確かめた。
（特願平３−７４３６８号）明細書には、プラチナを有
する下側電極と、強誘電体と、プラチナを有する上側電
極とを具えるコンデンサを半導体本体上に設ける、前述
した種類の方法が開示されている。この場合、強誘電体
としてチタン酸ジルコニウム鉛が用いられている。この
半導体本体は、酸化珪素の絶縁層上に設けられたTiW 及
びAlの金属導体細条によりコンデンサに接続されたスイ
ッチングトランジスタをも有している。上述した既知の
方法により製造された装置ではその動作が比較的遅く、
例えばそのアクセス時間は100 ナノ秒よりも長いという
ことを実際に確かめた。
【０００４】
【発明が解決しようとする課題】本発明の目的は特に、
アクセス時間の短かい装置を製造する方法を提供せんと
するにある。
アクセス時間の短かい装置を製造する方法を提供せんと
するにある。
【０００５】
【課題を解決するための手段】本発明は、下側電極と、
酸化物の強誘電体と、上側電極とを、上側電極が強誘導
体の縁部を被覆しないように順次に設け、その後金属導
体細条が重畳されている絶縁層を設けることにより、半
導体素子を有する半導体本体の表面上にコンデンサを設
ける半導体装置の製造方法において、上側電極により被
覆されていない強誘電体の縁部を、水素が強誘電体に到
達するのを阻止する被覆層で被覆し、この被覆層は前記
絶縁層とこれに重畳された金属導体細条との間の界面下
に位置させ、次に半導体装置を水素含有雰囲気中で加熱
することを特徴とする。既知の方法により装置を製造す
る場合に、金属導体細条を絶縁層上に形成すると、フリ
ーすなわち“ダングリング”ボンドが絶縁層の表面内に
形成されるということを確かめた。既知の方法では、こ
れらのダングリングボンドを水素と結合させ、従ってダ
ングリングボンドを中和させるために装置を通常のよう
に水素含有雰囲気中で加熱することができない。実際、
酸化物強誘電体も水素含有雰囲気中で加熱されると、還
元されて導電材料を形成してしまう。上側電極により被
覆されていない強誘電体の縁部を、水素含有雰囲気中で
加熱する前に水素を実際に通さない被覆層で被覆して水
素含有雰囲気中で加熱を行なうと、ダングリングボンド
が中和される。被覆層として例えば窒化珪素又はシリコ
ンオキシニトリド層を設ける。この場合約100 ナノ秒の
アクセス時間が25ナノ秒よりも短かくなる。
酸化物の強誘電体と、上側電極とを、上側電極が強誘導
体の縁部を被覆しないように順次に設け、その後金属導
体細条が重畳されている絶縁層を設けることにより、半
導体素子を有する半導体本体の表面上にコンデンサを設
ける半導体装置の製造方法において、上側電極により被
覆されていない強誘電体の縁部を、水素が強誘電体に到
達するのを阻止する被覆層で被覆し、この被覆層は前記
絶縁層とこれに重畳された金属導体細条との間の界面下
に位置させ、次に半導体装置を水素含有雰囲気中で加熱
することを特徴とする。既知の方法により装置を製造す
る場合に、金属導体細条を絶縁層上に形成すると、フリ
ーすなわち“ダングリング”ボンドが絶縁層の表面内に
形成されるということを確かめた。既知の方法では、こ
れらのダングリングボンドを水素と結合させ、従ってダ
ングリングボンドを中和させるために装置を通常のよう
に水素含有雰囲気中で加熱することができない。実際、
酸化物強誘電体も水素含有雰囲気中で加熱されると、還
元されて導電材料を形成してしまう。上側電極により被
覆されていない強誘電体の縁部を、水素含有雰囲気中で
加熱する前に水素を実際に通さない被覆層で被覆して水
素含有雰囲気中で加熱を行なうと、ダングリングボンド
が中和される。被覆層として例えば窒化珪素又はシリコ
ンオキシニトリド層を設ける。この場合約100 ナノ秒の
アクセス時間が25ナノ秒よりも短かくなる。
【０００６】少量の水素が上側電極を経て拡散されこの
上側電極の下側に位置する強誘電体を還元するおそれが
ある。La0.5 Sr0.5 CoＯ3 のような酸化物導体より成る
上側電極を用いることもできる。このような上側電極は
水素によっておかされるおそれもある。従って、上側電
極のほぼ全体上に被覆層を設けるのが好ましい。
上側電極の下側に位置する強誘電体を還元するおそれが
ある。La0.5 Sr0.5 CoＯ3 のような酸化物導体より成る
上側電極を用いることもできる。このような上側電極は
水素によっておかされるおそれもある。従って、上側電
極のほぼ全体上に被覆層を設けるのが好ましい。
【０００７】本発明による方法では被覆層として窒化珪
素層を設けるのが好ましい。窒化珪素は水素に対する極
めて良好な障壁を構成するものであり、窒化珪素は半導
体装置上の表面安定化層として実際上しばしば用いられ
ており、この処理を行なう装置は市販されている。更
に、窒化珪素は酸化珪素に対して極めて良好に選択腐食
できる為、窒化珪素を容易にパターン化でき、これによ
り窒化珪素をコンデンサの領域にのみ設けることができ
る。窒化珪素を設けるのは例えば気相からの堆積（ＣＶ
Ｄ）のような既知の技術により行なうことができる。特
に、約800 ℃の温度で設けた窒化珪素が水素に対する極
めて良好な障壁を構成する。
素層を設けるのが好ましい。窒化珪素は水素に対する極
めて良好な障壁を構成するものであり、窒化珪素は半導
体装置上の表面安定化層として実際上しばしば用いられ
ており、この処理を行なう装置は市販されている。更
に、窒化珪素は酸化珪素に対して極めて良好に選択腐食
できる為、窒化珪素を容易にパターン化でき、これによ
り窒化珪素をコンデンサの領域にのみ設けることができ
る。窒化珪素を設けるのは例えば気相からの堆積（ＣＶ
Ｄ）のような既知の技術により行なうことができる。特
に、約800 ℃の温度で設けた窒化珪素が水素に対する極
めて良好な障壁を構成する。
【０００８】窒化珪素層と半導体本体の表面との間に酸
化珪素層を設けると、追加の利点が得られる。導体細条
又はコンデンサの電極にひび割れ又はずれを生ぜしめる
機械的なひずみが窒化珪素に生じるおそれがある。酸化
珪素層はこれらのひずみを吸収しうる為、導体細条及び
電極が損なわれることがない。酸化珪素層は既知のよう
にして（例えば１atm.ＳＩＬＯＸ処理で）、可能ならプ
ラズマを用いた気相堆積（ＰＥＣＶＤ）により設けるこ
とができる。
化珪素層を設けると、追加の利点が得られる。導体細条
又はコンデンサの電極にひび割れ又はずれを生ぜしめる
機械的なひずみが窒化珪素に生じるおそれがある。酸化
珪素層はこれらのひずみを吸収しうる為、導体細条及び
電極が損なわれることがない。酸化珪素層は既知のよう
にして（例えば１atm.ＳＩＬＯＸ処理で）、可能ならプ
ラズマを用いた気相堆積（ＰＥＣＶＤ）により設けるこ
とができる。
【０００９】本発明の他の例では、被覆層として水素吸
収層を設ける。水素吸収層としては例えばニッケル又は
パラジウムの層を設けることができる。この層は導体細
条としても作用しうる。水素吸収層は、水素雰囲気中で
の加熱中に極めてわずかな量の水素しか強誘電体に侵入
しえないような厚さを有する必要がある。水素吸収層と
してはパラジウムを設けるのが好ましい。パラジウムは
水素を良好に吸収し、しかもパラジウムは例えばスパッ
タリング処理により容易に設けられる。
収層を設ける。水素吸収層としては例えばニッケル又は
パラジウムの層を設けることができる。この層は導体細
条としても作用しうる。水素吸収層は、水素雰囲気中で
の加熱中に極めてわずかな量の水素しか強誘電体に侵入
しえないような厚さを有する必要がある。水素吸収層と
してはパラジウムを設けるのが好ましい。パラジウムは
水素を良好に吸収し、しかもパラジウムは例えばスパッ
タリング処理により容易に設けられる。
【００１０】導電性の水素吸収層を用いる場合に、コン
デンサが短絡されるおそれがある。従って、水素吸収層
と半導体本体の表面との間に絶縁補助層を設けるのが好
ましい。絶縁補助層を設けるということは、導電性の水
素吸収層を必ずしも除去する必要はなく追加の導体細条
としても用いることができるということを意味する。絶
縁補助層として窒化珪素層を気相からのプラズマエンハ
ンスド堆積処理（ＰＥＣＶＤ）により設けるのが好まし
い。ＰＥＣＶＤ窒化珪素は約200 〜350 ℃の比較的低い
温度で設ける為、温度が半導体装置に及ぼす影響がわず
かとなる。しかし、ＰＥＣＶＤにより設けた窒化珪素は
ある量の水素を含有している。半導体装置の加熱中この
水素は強誘電体中に拡散してこの強誘電体を劣化させる
おそれがある。水素吸収層は窒化珪素層から水素を吸収
し、従って窒化珪素中の水素圧を低くする為、水素は窒
化珪素層から強誘電体中に拡散しない。更に、水素に対
する窒化珪素層の透過度はわずかである。
デンサが短絡されるおそれがある。従って、水素吸収層
と半導体本体の表面との間に絶縁補助層を設けるのが好
ましい。絶縁補助層を設けるということは、導電性の水
素吸収層を必ずしも除去する必要はなく追加の導体細条
としても用いることができるということを意味する。絶
縁補助層として窒化珪素層を気相からのプラズマエンハ
ンスド堆積処理（ＰＥＣＶＤ）により設けるのが好まし
い。ＰＥＣＶＤ窒化珪素は約200 〜350 ℃の比較的低い
温度で設ける為、温度が半導体装置に及ぼす影響がわず
かとなる。しかし、ＰＥＣＶＤにより設けた窒化珪素は
ある量の水素を含有している。半導体装置の加熱中この
水素は強誘電体中に拡散してこの強誘電体を劣化させる
おそれがある。水素吸収層は窒化珪素層から水素を吸収
し、従って窒化珪素中の水素圧を低くする為、水素は窒
化珪素層から強誘電体中に拡散しない。更に、水素に対
する窒化珪素層の透過度はわずかである。
【００１１】本発明は、半導体素子を有する半導体本体
を具え、その表面上に下側電極と、酸化物強誘電体と、
この強誘電体の縁部を被覆しない上側電極とを有するコ
ンデンサが設けられ、半導体本体上に、金属導体細条が
重畳されている絶縁層が設けられている半導体装置にも
関するものである。本発明によれば、この半導体装置
は、水素が強誘電体に到達するのを阻止する被覆層が、
上側電極により被覆されていないこの強誘電体の縁部に
設けられ、この被覆層は前記絶縁層とこれに重畳された
金属導体細条との間の界面下に位置しており、半導体装
置は水素含有雰囲気中で加熱されていることを特徴とす
る。このような半導体装置は、酸化物強誘電体がおかさ
れることなく、そのアクセス時間を減少させる為に水素
含有雰囲気中で加熱することができる。水素含有雰囲気
中での加熱中、少量の水素が上側電極を経て拡散し、上
側電極の下側に位置する強誘電を還元するおそれがあ
る。従って、被覆層を上側電極のほぼ全体上に設けるの
が好ましい。
を具え、その表面上に下側電極と、酸化物強誘電体と、
この強誘電体の縁部を被覆しない上側電極とを有するコ
ンデンサが設けられ、半導体本体上に、金属導体細条が
重畳されている絶縁層が設けられている半導体装置にも
関するものである。本発明によれば、この半導体装置
は、水素が強誘電体に到達するのを阻止する被覆層が、
上側電極により被覆されていないこの強誘電体の縁部に
設けられ、この被覆層は前記絶縁層とこれに重畳された
金属導体細条との間の界面下に位置しており、半導体装
置は水素含有雰囲気中で加熱されていることを特徴とす
る。このような半導体装置は、酸化物強誘電体がおかさ
れることなく、そのアクセス時間を減少させる為に水素
含有雰囲気中で加熱することができる。水素含有雰囲気
中での加熱中、少量の水素が上側電極を経て拡散し、上
側電極の下側に位置する強誘電を還元するおそれがあ
る。従って、被覆層を上側電極のほぼ全体上に設けるの
が好ましい。
【００１２】本発明による装置では、被覆層として窒化
珪素層を設けるのが好ましい。窒化珪素は水素に対する
極めて良好な障壁を構成し、しかも窒化珪素はしばしば
半導体装置全体上の表面安定化層として実際にしばしば
用いられており，この窒化珪素形成処理に必要な装置は
市販されている。更に、窒化珪素は酸化珪素に対して極
めて良好に選択腐食を行なうことができる。窒化珪素を
設けるのは、例えば気相からの堆積（ＣＶＤ）のような
既知の技術により行なうことができる。特に約800 ℃の
温度で設けた窒化珪素は水素に対する極めて良好な障壁
を構成する為、半導体装置を水素含有雰囲気中で加熱す
ることができる。窒化珪素層と半導体本体の表面との間
に酸化珪素層を設けると、追加の利点が得られる。導体
細条又はコンデンサの電極にひび割れ又はずれを生ぜし
める機械的なひずみが窒化珪素に生じるおそれがある。
酸化珪素層はこれらのひずみを吸収しうる為、導体細条
及び電極が損なわれることがない。
珪素層を設けるのが好ましい。窒化珪素は水素に対する
極めて良好な障壁を構成し、しかも窒化珪素はしばしば
半導体装置全体上の表面安定化層として実際にしばしば
用いられており，この窒化珪素形成処理に必要な装置は
市販されている。更に、窒化珪素は酸化珪素に対して極
めて良好に選択腐食を行なうことができる。窒化珪素を
設けるのは、例えば気相からの堆積（ＣＶＤ）のような
既知の技術により行なうことができる。特に約800 ℃の
温度で設けた窒化珪素は水素に対する極めて良好な障壁
を構成する為、半導体装置を水素含有雰囲気中で加熱す
ることができる。窒化珪素層と半導体本体の表面との間
に酸化珪素層を設けると、追加の利点が得られる。導体
細条又はコンデンサの電極にひび割れ又はずれを生ぜし
める機械的なひずみが窒化珪素に生じるおそれがある。
酸化珪素層はこれらのひずみを吸収しうる為、導体細条
及び電極が損なわれることがない。
【００１３】本発明の他の例では、被覆層として水素吸
収層を設ける。この水素吸収層としては、例えばニッケ
ル又はパラジウムの層を設けることができる。この場
合、酸化物強誘電体がおかされることなく半導体装置を
水素含有雰囲気中で加熱することができる。この層は導
体細条としても作用しうる。水素含有量は、水素含有雰
囲気中での加熱中極めて少量の水素しか侵入しえないよ
うな厚さを有する必要がある。水素吸収層としてはパラ
ジウムを設けるのが好ましい。パラジウムは水素を良好
に吸収し、しかもパラジウムは例えばスパッタリング処
理により容易に設けられる。導電性の水素吸収層を用い
る場合は、コンデンサが短絡されるおそれがある。従っ
て、水素吸収層と半導体本体の表面との間に絶縁補助層
を設けるのが好ましい。この絶縁補助層の為に、水素吸
収層を追加の導体細条として用いることができる。絶縁
補助層として窒化珪素層を気相からのプラズマエンハン
スド堆積処理（ＰＥＣＶＤ）により設けるのが好まし
い。ＰＥＣＶＤ窒化珪素は約200 〜350 ℃の比較的低い
温度で設ける為、温度が半導体装置に及ぼす影響がわず
かとなる。しかし、ＰＥＣＶＤにより設けた窒化珪素は
ある量の水素を含有している。半導体装置の加熱中この
水素は強誘電体中に拡散してこの強誘電体を劣化させる
おそれがある。水素吸収層は窒化珪素層から水素を吸収
し、従って窒化珪素中の水素圧を低くする為、水素は窒
化珪素層から強誘電体中に拡散しない。更に、水素に対
する窒化珪素層の透過度はわずかである。
収層を設ける。この水素吸収層としては、例えばニッケ
ル又はパラジウムの層を設けることができる。この場
合、酸化物強誘電体がおかされることなく半導体装置を
水素含有雰囲気中で加熱することができる。この層は導
体細条としても作用しうる。水素含有量は、水素含有雰
囲気中での加熱中極めて少量の水素しか侵入しえないよ
うな厚さを有する必要がある。水素吸収層としてはパラ
ジウムを設けるのが好ましい。パラジウムは水素を良好
に吸収し、しかもパラジウムは例えばスパッタリング処
理により容易に設けられる。導電性の水素吸収層を用い
る場合は、コンデンサが短絡されるおそれがある。従っ
て、水素吸収層と半導体本体の表面との間に絶縁補助層
を設けるのが好ましい。この絶縁補助層の為に、水素吸
収層を追加の導体細条として用いることができる。絶縁
補助層として窒化珪素層を気相からのプラズマエンハン
スド堆積処理（ＰＥＣＶＤ）により設けるのが好まし
い。ＰＥＣＶＤ窒化珪素は約200 〜350 ℃の比較的低い
温度で設ける為、温度が半導体装置に及ぼす影響がわず
かとなる。しかし、ＰＥＣＶＤにより設けた窒化珪素は
ある量の水素を含有している。半導体装置の加熱中この
水素は強誘電体中に拡散してこの強誘電体を劣化させる
おそれがある。水素吸収層は窒化珪素層から水素を吸収
し、従って窒化珪素中の水素圧を低くする為、水素は窒
化珪素層から強誘電体中に拡散しない。更に、水素に対
する窒化珪素層の透過度はわずかである。
【００１４】
【実施例】図面は、線図的なもので、実際のものに正比
例して描いていない。各図間で対応する素子には一般に
同じ符号を付してある。図１は本発明により形成した半
導体装置の断面図を示す。本発明による方法では、半導
体素子１を有する半導体本体３の表面10上に、下側電極
11と、酸化物強誘電体12と、この強誘電体の縁部を被覆
しない上側電極13とをこの順序で設けることにより、コ
ンデンサ２を設け、その後重畳された金属導体細条17及
び18を有する絶縁層14を設けることにより半導体装置を
製造する。このような半導体装置はスイッチング電子素
子を有するメモリ素子を構成する。この目的の為に、ス
イッチングトランジスタとして作用する半導体素子１を
コンデンサ２に接続する。簡単の為に、１個のトランジ
スタ１及び１個のコンデンサのみを図示したが、実際に
は半導体本体３はこのようなトランジスタ及びコンデン
サを極めて多数個有しているものである。多結晶珪素の
ゲート電極４を約30nmの厚さの酸化珪素層５により珪素
の半導体本体３から絶縁することにより、この半導体本
体内に通常のようにしてＭＯＳトランジスタを設ける。
ゲート電極４は更に酸化珪素層６により絶縁する。種々
のトランジスタはフィールド酸化物領域７により互いに
分離させる。トランジスタのソース領域８及びドレイン
領域９は拡散によりフィールド酸化物領域７とゲート電
極４との間に形成する。半導体は更に、プラチナを有す
る下側電極11と、強誘電体12と、プラチナを有する上側
電極13とを以って、メモリ素子を構成するコンデンサ２
が既知のようにして設けられている表面10を有してい
る。下側電極11は例えば、約600nm の厚さのSiＯ2 層が
設けられているSiの＜１００＞片３上にスパッタリング
処理により20nmの厚さのチタン層を堆積し、39nmの厚さ
のプラチナ層を堆積し、次に５nmのチタンを再び堆積す
ることにより設けるも、この際下側電極をＮ2 ：Ｏ2 を
４：１にした雰囲気中で750 ℃で１時間加熱する。この
場合、プラチナを有する約75nmの厚さの下側電極が半導
体表面上に良好に接着されて存在する。その抵抗値は約
４Ω／□である。又、下側電極の粗さは約0.01μm であ
る。
例して描いていない。各図間で対応する素子には一般に
同じ符号を付してある。図１は本発明により形成した半
導体装置の断面図を示す。本発明による方法では、半導
体素子１を有する半導体本体３の表面10上に、下側電極
11と、酸化物強誘電体12と、この強誘電体の縁部を被覆
しない上側電極13とをこの順序で設けることにより、コ
ンデンサ２を設け、その後重畳された金属導体細条17及
び18を有する絶縁層14を設けることにより半導体装置を
製造する。このような半導体装置はスイッチング電子素
子を有するメモリ素子を構成する。この目的の為に、ス
イッチングトランジスタとして作用する半導体素子１を
コンデンサ２に接続する。簡単の為に、１個のトランジ
スタ１及び１個のコンデンサのみを図示したが、実際に
は半導体本体３はこのようなトランジスタ及びコンデン
サを極めて多数個有しているものである。多結晶珪素の
ゲート電極４を約30nmの厚さの酸化珪素層５により珪素
の半導体本体３から絶縁することにより、この半導体本
体内に通常のようにしてＭＯＳトランジスタを設ける。
ゲート電極４は更に酸化珪素層６により絶縁する。種々
のトランジスタはフィールド酸化物領域７により互いに
分離させる。トランジスタのソース領域８及びドレイン
領域９は拡散によりフィールド酸化物領域７とゲート電
極４との間に形成する。半導体は更に、プラチナを有す
る下側電極11と、強誘電体12と、プラチナを有する上側
電極13とを以って、メモリ素子を構成するコンデンサ２
が既知のようにして設けられている表面10を有してい
る。下側電極11は例えば、約600nm の厚さのSiＯ2 層が
設けられているSiの＜１００＞片３上にスパッタリング
処理により20nmの厚さのチタン層を堆積し、39nmの厚さ
のプラチナ層を堆積し、次に５nmのチタンを再び堆積す
ることにより設けるも、この際下側電極をＮ2 ：Ｏ2 を
４：１にした雰囲気中で750 ℃で１時間加熱する。この
場合、プラチナを有する約75nmの厚さの下側電極が半導
体表面上に良好に接着されて存在する。その抵抗値は約
４Ω／□である。又、下側電極の粗さは約0.01μm であ
る。
【００１５】下側電極を設けた後、その電極材料11上に
強誘電体12、例えばチタン酸ジルコニウム鉛を設ける。
この場合の出発材料はn-ブタノール中のエチルヘキサエ
ート鉛と、アセチルアセトナトジルコニウムと、チタン
-n- ブトキシドとの溶液（モル濃度は約0.2 〜0.5 であ
る）とする。この溶液は、遠心分離機におけるスピニン
グ処理（約500 〜1500rpm の回転速度) により下側電極
上に設ける。次にＮ2：Ｏ2 を４：１とした雰囲気を有
する炉内で約700 ℃で６時間ベーキングを行なう。１回
のスピニング処理及び１回のベーキングのサイクルによ
り得た強誘電体材料の層厚は約0.1 μm である。約0.5
μm の所望の層厚を得る為にこの処理を５回行なう。上
述した処理により得たチタン酸ジルコニウム鉛の代表的
な組成はPbZr0.47Ti0.53Ｏ3 である。次に、下側電極11
と強誘電体12がパターンにエッチングされる。次に、加
熱工程を除いて下側電極11と同様にして強誘電体12上に
上側電極13を設ける。この場合の加熱工程は強誘電体の
ベーキング温度、従って約700℃で行なう。
強誘電体12、例えばチタン酸ジルコニウム鉛を設ける。
この場合の出発材料はn-ブタノール中のエチルヘキサエ
ート鉛と、アセチルアセトナトジルコニウムと、チタン
-n- ブトキシドとの溶液（モル濃度は約0.2 〜0.5 であ
る）とする。この溶液は、遠心分離機におけるスピニン
グ処理（約500 〜1500rpm の回転速度) により下側電極
上に設ける。次にＮ2：Ｏ2 を４：１とした雰囲気を有
する炉内で約700 ℃で６時間ベーキングを行なう。１回
のスピニング処理及び１回のベーキングのサイクルによ
り得た強誘電体材料の層厚は約0.1 μm である。約0.5
μm の所望の層厚を得る為にこの処理を５回行なう。上
述した処理により得たチタン酸ジルコニウム鉛の代表的
な組成はPbZr0.47Ti0.53Ｏ3 である。次に、下側電極11
と強誘電体12がパターンにエッチングされる。次に、加
熱工程を除いて下側電極11と同様にして強誘電体12上に
上側電極13を設ける。この場合の加熱工程は強誘電体の
ベーキング温度、従って約700℃で行なう。
【００１６】次に、コンデンサ２の表面に絶縁層14を被
覆する。この絶縁層14には接点孔15及び16を腐食形成す
る。これらの接点孔を経て金属導体細条17及び18により
上側電極13をトランジスタ１のソース領域８に接続す
る。例えば、細条17としてチタンとタングステンとの通
常の合金を設け、細条18としてアルミニウム合金を設け
る。
覆する。この絶縁層14には接点孔15及び16を腐食形成す
る。これらの接点孔を経て金属導体細条17及び18により
上側電極13をトランジスタ１のソース領域８に接続す
る。例えば、細条17としてチタンとタングステンとの通
常の合金を設け、細条18としてアルミニウム合金を設け
る。
【００１７】トランジスタ１及びコンデンサ２は半導体
本体中のスイッチング電子素子に接続する。下側電極11
は駆動ラインに接続し、ゲート電極４はワードラインに
接続し、ドレイン領域９は金属導体細条17及び18を経て
いわゆるビットラインに接続する。メモリ素子は種々の
ラインにおける電圧パルスにより駆動でき、強誘電体12
は２つの安定な分極状態間で切換えることができる。上
述した既知の方法によって造った装置は比較的動作が遅
く、例えば100 ナノ秒よりも長いアクセス時間を有す
る。
本体中のスイッチング電子素子に接続する。下側電極11
は駆動ラインに接続し、ゲート電極４はワードラインに
接続し、ドレイン領域９は金属導体細条17及び18を経て
いわゆるビットラインに接続する。メモリ素子は種々の
ラインにおける電圧パルスにより駆動でき、強誘電体12
は２つの安定な分極状態間で切換えることができる。上
述した既知の方法によって造った装置は比較的動作が遅
く、例えば100 ナノ秒よりも長いアクセス時間を有す
る。
【００１８】本発明により高速装置を製造するには、下
側電極と、酸化物の強誘電体と、上側電極とを、上側電
極が強誘導体の縁部を被覆しないように順次に設け、そ
の後金属導体細条が重畳されている絶縁層を設けること
により、半導体素子を有する半導体本体の表面上にコン
デンサを設ける半導体装置の製造方法において、上側電
極により被覆されていない強誘電体の縁部を、水素が強
誘電体に到達するのを阻止する被覆層で被覆し、この被
覆層は前記絶縁層とこれに重畳された金属導体細条との
間の界面下に位置させ、次に半導体装置を水素含有雰囲
気中で加熱することを特徴とする。
側電極と、酸化物の強誘電体と、上側電極とを、上側電
極が強誘導体の縁部を被覆しないように順次に設け、そ
の後金属導体細条が重畳されている絶縁層を設けること
により、半導体素子を有する半導体本体の表面上にコン
デンサを設ける半導体装置の製造方法において、上側電
極により被覆されていない強誘電体の縁部を、水素が強
誘電体に到達するのを阻止する被覆層で被覆し、この被
覆層は前記絶縁層とこれに重畳された金属導体細条との
間の界面下に位置させ、次に半導体装置を水素含有雰囲
気中で加熱することを特徴とする。
【００１９】既知の方法により形成した装置の動作は比
較的遅い。その理由は、ダングリングボンドが導体細条
の下側に存在する為である。これらのボンドは電子を容
易に釈放するおそれがある為、導体細条を通る電荷転送
に悪影響を及ぼし、これにより装置の動作を遅くする。
ダングリングボンドは、絶縁材料の領域上に導体細条の
金属を堆積する際に生じる。接着を良好にするために
は、絶縁材料を還元する金属、例えば、チタン又はアル
ミニウムを用い、これによりダングリングボンドを形成
する。これらのボンドは水素含有雰囲気中で約30分間約
450 ℃で熱処理することにより中和される。この熱処理
中、水素が絶縁層又は導体細条を経て拡散し、それ自体
がダングリングボンドに化学的に結合し、従ってダング
リングボンドが中和される。それ故導体細条を通る電荷
転送がもはや妨害を受けず、従って装置が高速化され
る。水素含有雰囲気中での熱処理の欠点は、酸化物強誘
電体も水素により還元され、その強誘電体特性が失なわ
れるということである。特に、水素は上側電極により被
覆されていない縁部を経て強誘電体に拡散する。強誘電
体中への水素の侵入を阻止するために、水素を実際上通
さない被覆層を縁部の領域に設ける。例えば図１におけ
る絶縁層14をこのような被覆層を形成するように設ける
ことができる。或いは、コンデンサの非被覆縁部上に別
の被覆層を設けることもできる。被覆層は例えば気相か
らの通常の堆積処理（ＣＶＤ）により設けた窒化珪素又
はシリコンオキシニトリド層とすることができる。
較的遅い。その理由は、ダングリングボンドが導体細条
の下側に存在する為である。これらのボンドは電子を容
易に釈放するおそれがある為、導体細条を通る電荷転送
に悪影響を及ぼし、これにより装置の動作を遅くする。
ダングリングボンドは、絶縁材料の領域上に導体細条の
金属を堆積する際に生じる。接着を良好にするために
は、絶縁材料を還元する金属、例えば、チタン又はアル
ミニウムを用い、これによりダングリングボンドを形成
する。これらのボンドは水素含有雰囲気中で約30分間約
450 ℃で熱処理することにより中和される。この熱処理
中、水素が絶縁層又は導体細条を経て拡散し、それ自体
がダングリングボンドに化学的に結合し、従ってダング
リングボンドが中和される。それ故導体細条を通る電荷
転送がもはや妨害を受けず、従って装置が高速化され
る。水素含有雰囲気中での熱処理の欠点は、酸化物強誘
電体も水素により還元され、その強誘電体特性が失なわ
れるということである。特に、水素は上側電極により被
覆されていない縁部を経て強誘電体に拡散する。強誘電
体中への水素の侵入を阻止するために、水素を実際上通
さない被覆層を縁部の領域に設ける。例えば図１におけ
る絶縁層14をこのような被覆層を形成するように設ける
ことができる。或いは、コンデンサの非被覆縁部上に別
の被覆層を設けることもできる。被覆層は例えば気相か
らの通常の堆積処理（ＣＶＤ）により設けた窒化珪素又
はシリコンオキシニトリド層とすることができる。
【００２０】例えば、シランとアンモニアとを通常のよ
うに堆積反応器内で約700 ℃で反応させることにより、
プラチナを有するコンデンサ２の上側電極13上に窒化珪
素層を設ける。次に、例えば、窒化珪素より成る約0.1
μm の厚さの絶縁層14を設ける。このような窒化珪素層
は約８原子％まで水素を含有する。しかし、この量は強
誘電体を損傷させるほど多くはない。この窒化珪素層に
接点孔15及び16を腐食形成し、スパッタリングにより厚
さが100nm のチタン- タングステン合金（例えば、Ti20
Ｗ80）より成る層17を設け、これに続いて500nm の厚さ
のアルミニウム層18を設ける。窒化珪素層14とチタン-
タングステン合金層17との間の界面にはダングリングボ
ンドが存在するも、このボンドは、（例えばＮ2 ：Ｈ2
を４：１とした）水素含有雰囲気中で450 ℃で約30分間
熱処理を行なうことにより中和される。この場合、窒化
珪素層14は水素に対する有効な障壁を構成し、強誘電体
はダングリングボンドの中和処理中還元されない。
うに堆積反応器内で約700 ℃で反応させることにより、
プラチナを有するコンデンサ２の上側電極13上に窒化珪
素層を設ける。次に、例えば、窒化珪素より成る約0.1
μm の厚さの絶縁層14を設ける。このような窒化珪素層
は約８原子％まで水素を含有する。しかし、この量は強
誘電体を損傷させるほど多くはない。この窒化珪素層に
接点孔15及び16を腐食形成し、スパッタリングにより厚
さが100nm のチタン- タングステン合金（例えば、Ti20
Ｗ80）より成る層17を設け、これに続いて500nm の厚さ
のアルミニウム層18を設ける。窒化珪素層14とチタン-
タングステン合金層17との間の界面にはダングリングボ
ンドが存在するも、このボンドは、（例えばＮ2 ：Ｈ2
を４：１とした）水素含有雰囲気中で450 ℃で約30分間
熱処理を行なうことにより中和される。この場合、窒化
珪素層14は水素に対する有効な障壁を構成し、強誘電体
はダングリングボンドの中和処理中還元されない。
【００２１】既知の装置の上側電極はプラチナより成っ
ており、可能ならばこれにチタン接着層が設けられてい
る。例えば、接点孔15の位置でこの上側電極13を通して
少量の水素が拡散し、上側電極13の下側に位置する強誘
電体12を還元するおそれがある。これによりコンデンサ
のキャパシタンス値を変えてしまうおそれがある。その
理由は、水素による強誘電体の還元が導電層を生ぜし
め、これにより強誘電体の厚さを減少せしめたり或いは
コンデンサを完全に短絡せしめたりもしてしまう為であ
る。水素によっておかされる酸化物導体、例えばLa0 。 5
Sr0 。 5 CoＯ3 より成る上側電極を用いることもできる。
従って、上側電極のほぼ全体の上に被覆層を設けるのが
好ましい。図２は、下側電極11と、この下側電極11を完
全に被覆する強誘電体12と、チタンの導体細条17及びア
ルミニウムの導体細条18への接続部を構成する上側電極
13とを以ってコンデンサ２が形成されている半導体装置
を示す。上側電極13は、水素を実質的に通さない被覆層
20により完全に被覆されている為、水素含有雰囲気中で
の半導体装置の熱処理中水素は殆ど強誘電体に侵入しえ
ない。水素を実質上侵入させない被覆層14又は20として
は、約300nm の厚さの窒化珪素層を設けるのが好まし
い。窒化珪素は、その密度が高い故に水素に対する極め
て良好な障壁を構成する。実際には、窒化珪素は半導体
装置全体上の表面安定化層としてしばしば用いられてい
る為、必要とする堆積装置は市販されている。更に、窒
化珪素は、140 ℃の燐酸を用いた湿式エッチング工程に
より酸化珪素に対し選択的に極めて良好に腐食しうる。
窒化珪素は例えば気相からの堆積（ＣＶＤ）のような既
知の技術により設けることができる。
ており、可能ならばこれにチタン接着層が設けられてい
る。例えば、接点孔15の位置でこの上側電極13を通して
少量の水素が拡散し、上側電極13の下側に位置する強誘
電体12を還元するおそれがある。これによりコンデンサ
のキャパシタンス値を変えてしまうおそれがある。その
理由は、水素による強誘電体の還元が導電層を生ぜし
め、これにより強誘電体の厚さを減少せしめたり或いは
コンデンサを完全に短絡せしめたりもしてしまう為であ
る。水素によっておかされる酸化物導体、例えばLa0 。 5
Sr0 。 5 CoＯ3 より成る上側電極を用いることもできる。
従って、上側電極のほぼ全体の上に被覆層を設けるのが
好ましい。図２は、下側電極11と、この下側電極11を完
全に被覆する強誘電体12と、チタンの導体細条17及びア
ルミニウムの導体細条18への接続部を構成する上側電極
13とを以ってコンデンサ２が形成されている半導体装置
を示す。上側電極13は、水素を実質的に通さない被覆層
20により完全に被覆されている為、水素含有雰囲気中で
の半導体装置の熱処理中水素は殆ど強誘電体に侵入しえ
ない。水素を実質上侵入させない被覆層14又は20として
は、約300nm の厚さの窒化珪素層を設けるのが好まし
い。窒化珪素は、その密度が高い故に水素に対する極め
て良好な障壁を構成する。実際には、窒化珪素は半導体
装置全体上の表面安定化層としてしばしば用いられてい
る為、必要とする堆積装置は市販されている。更に、窒
化珪素は、140 ℃の燐酸を用いた湿式エッチング工程に
より酸化珪素に対し選択的に極めて良好に腐食しうる。
窒化珪素は例えば気相からの堆積（ＣＶＤ）のような既
知の技術により設けることができる。
【００２２】図３では、厚さが50nmの酸化珪素層25が上
側電極13上に設けられ、この酸化珪素層上に厚さが300n
m の窒化珪素層20が設けられている。この場合、追加の
利点が得られる。その理由は、窒化珪素に生じるおそれ
があり、導体細条又はコンデンサの電極にひびわれを生
ぜしめるか又はこれらを偏移せしめる機械的なひずみが
減少する為である。
側電極13上に設けられ、この酸化珪素層上に厚さが300n
m の窒化珪素層20が設けられている。この場合、追加の
利点が得られる。その理由は、窒化珪素に生じるおそれ
があり、導体細条又はコンデンサの電極にひびわれを生
ぜしめるか又はこれらを偏移せしめる機械的なひずみが
減少する為である。
【００２３】他の実施例では、被覆層として水素吸収層
30（図４参照）を設ける。水素吸収層としては例えばニ
ッケル又はパラジウムの層を用いることができる。これ
らの層はＣＶＤ又はスパッタリングのような通常の技術
により設けることもできる。図４では、水素吸収層30と
してコンデンサの上側電極13上にパラジウム層を設けて
ある。この層は図４に示すように追加の導体細条として
用いることもできる。このパラジウム層を例えば酸化珪
素層40により通常のようにして被覆することができる。
パラジウムは水素を良好に吸収し、しかも例えばスパッ
タリング処理により設けるのも容易である。水素吸収層
は水素雰囲気中での加熱中に極めてわずかの量の水素の
みが強誘電体に侵入するような厚さを有するように、例
えば450℃での30分間の加熱処理に対しパラジウムが0.2
μm の厚さを有するようにする必要がある。パラジウ
ム層はコンデンサを短絡するおそれがあり、これが、水
素吸収層30を設ける前に最初に酸化珪素又は窒化珪素の
絶縁補助層50を設ける理由である（図５参照）。この層
50に対しては、気相からのプラズマエンハンスド堆積
（ＰＥＣＶＤ）により設けた窒化珪素層を用いるのが好
ましい。このような層は200 〜350 ℃の比較的低い温度
で設けることができる為、半導体装置に対する温度負荷
がわずかとなる。この場合も、パラジウム層30に例えば
ＰＥＣＶＤ酸化物層のような酸化珪素層40を設けて仕上
げることができる。
30（図４参照）を設ける。水素吸収層としては例えばニ
ッケル又はパラジウムの層を用いることができる。これ
らの層はＣＶＤ又はスパッタリングのような通常の技術
により設けることもできる。図４では、水素吸収層30と
してコンデンサの上側電極13上にパラジウム層を設けて
ある。この層は図４に示すように追加の導体細条として
用いることもできる。このパラジウム層を例えば酸化珪
素層40により通常のようにして被覆することができる。
パラジウムは水素を良好に吸収し、しかも例えばスパッ
タリング処理により設けるのも容易である。水素吸収層
は水素雰囲気中での加熱中に極めてわずかの量の水素の
みが強誘電体に侵入するような厚さを有するように、例
えば450℃での30分間の加熱処理に対しパラジウムが0.2
μm の厚さを有するようにする必要がある。パラジウ
ム層はコンデンサを短絡するおそれがあり、これが、水
素吸収層30を設ける前に最初に酸化珪素又は窒化珪素の
絶縁補助層50を設ける理由である（図５参照）。この層
50に対しては、気相からのプラズマエンハンスド堆積
（ＰＥＣＶＤ）により設けた窒化珪素層を用いるのが好
ましい。このような層は200 〜350 ℃の比較的低い温度
で設けることができる為、半導体装置に対する温度負荷
がわずかとなる。この場合も、パラジウム層30に例えば
ＰＥＣＶＤ酸化物層のような酸化珪素層40を設けて仕上
げることができる。
【図１】 本発明により被覆層を設けた強誘電体を有す
るコンデンサを表面に具える半導体装置を示す断面図で
ある。
るコンデンサを表面に具える半導体装置を示す断面図で
ある。
【図２】 同じくその他の例を示す断面図である。
【図３】 同じくその更に他の例を示す断面図である。
【図４】 同じくその更に他の例を示す断面図である。
【図５】 同じくその更に他の例を示す断面図である。
【符号の説明】 １ 半導体素子（トランジスタ） ２ コンデンサ ３ 半導体本体 ４ ゲート電極 ５、６ 酸化珪素層 ７ フィールド酸化物領域 11 下側電極 12 強誘電体 13 上側電極 14 絶縁層（被覆層） 15、16 接点孔 17、18 金属導体細条 20 被覆層（窒化珪素層） 25 酸化珪素層 30 水素吸収層 40 酸化珪素層 50 絶縁補助層
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ポール キャービ ラーセン オランダ国 5621 ベーアー アインド ーフェンフルーネバウツウェッハ １ (72)発明者 マシーウ ヨセフ エマニュエル ウレ ナース オランダ国 5621 ベーアー アインド ーフェンフルーネバウツウェッハ １ (56)参考文献 特開 平２−232961（ＪＰ，Ａ) 特開 平２−184079（ＪＰ，Ａ) 特開 平１−265524（ＪＰ，Ａ) 特開 平４−102367（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01G 7/06 H01L 21/318 H01L 27/04
Claims (16)
- 【請求項１】 下側電極と、酸化物の強誘電体と、上側
電極とを、上側電極が強誘導体の縁部を被覆しないよう
に順次に設け、その後金属導体細条が重畳されている絶
縁層を設けることにより、半導体素子を有する半導体本
体の表面上にコンデンサを設ける半導体装置の製造方法
において、 上側電極により被覆されていない強誘電体の縁部を、水
素が強誘電体に到達するのを阻止する被覆層で被覆し、
この被覆層は前記絶縁層とこれに重畳された金属導体細
条との間の界面下に位置させ、次に半導体装置を水素含
有雰囲気中で加熱することを特徴とする半導体装置の製
造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、前記被覆層を上側電極のほぼ全体の上に設け
ることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１又は２に記載の半導体装置の製
造方法において、前記被覆層として窒化珪素層を高温度
ＣＶＤ（化学蒸着）により設けることを特徴とする半導
体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、前記窒化珪素層と半導体本体の表面との間に
酸化珪素層を設けることを特徴とする半導体装置の製造
方法。 - 【請求項５】 請求項１又は２に記載の半導体装置の製
造方法において、前記被覆層として水素吸収層を設ける
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５に記載の半導体装置の製造方法
において、前記水素吸収層としてパラジウムを設けるこ
とを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項５又は６に記載の半導体装置の製
造方法において、前記水素吸収層と半導体本体の表面と
の間に絶縁補助層を設けることを特徴とする半導体装置
の製造方法。 - 【請求項８】 請求項７に記載の半導体装置の製造方法
において、気相からのプラズマエンハンスド堆積処理
（ＰＥＣＶＤ）により前記絶縁補助層として窒化珪素層
を設けることを特徴とする半導体装置の製造方法。 - 【請求項９】 半導体素子を有する半導体本体を具え、
その表面上に、下側電極と、酸化物の強誘電体と、この
強誘電体の縁部を被覆しない上側電極とを有するコンデ
ンサが設けられ、半導体本体上に、金属導体細条が重畳
されている絶縁層が設けられている半導体装置おいて、 水素が強誘電体に到達するのを阻止する被覆層が、上側
電極により被覆されていないこの強誘電体の縁部に設け
られ、この被覆層は前記絶縁層とこれに重畳された金属
導体細条との間の界面下に位置しており、半導体装置は
水素含有雰囲気中で加熱されていることを特徴とする半
導体装置。 - 【請求項１０】 請求項９に記載の半導体装置におい
て、前記被覆層が上側電極のほぼ全体上に設けられてい
ることを特徴とする半導体装置。 - 【請求項１１】 請求項９又は１０に記載の半導体装置
において、前記被覆層は高温度ＣＶＤ（化学蒸着）の窒
化珪素層を有していることを特徴とする半導体装置。 - 【請求項１２】 請求項１１に記載の半導体装置におい
て、前記窒化珪素層と前記半導体本体の表面との間に酸
化珪素層が設けられていることを特徴とする半導体装
置。 - 【請求項１３】 請求項９又は１０に記載の半導体装置
において、前記被覆層として水素吸収層が設けられてい
ることを特徴とする半導体装置。 - 【請求項１４】 請求項１３に記載の半導体装置におい
て、前記水素吸収層としてパラジウムが設けられている
ことを特徴とする半導体装置。 - 【請求項１５】 請求項１３又は１４に記載の半導体装
置において、前記水素吸収層と前記半導体本体の表面と
の間に絶縁補助層が設けられていることを特徴とする半
導体装置。 - 【請求項１６】 請求項１５に記載の半導体装置におい
て、前記絶縁補助層として気相からのプラズマエンハン
スド堆積処理（ＰＥＣＶＤ）により窒化珪素層が設けら
れていることを特徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL91201104:6 | 1991-05-08 | ||
| EP91201104 | 1991-05-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183106A JPH05183106A (ja) | 1993-07-23 |
| JP3263429B2 true JP3263429B2 (ja) | 2002-03-04 |
Family
ID=8207644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11622192A Expired - Fee Related JP3263429B2 (ja) | 1991-05-08 | 1992-05-08 | 半導体装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5396095A (ja) |
| EP (1) | EP0513894B1 (ja) |
| JP (1) | JP3263429B2 (ja) |
| KR (1) | KR100285871B1 (ja) |
| CA (1) | CA2068020A1 (ja) |
| DE (1) | DE69213094T2 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0738013B1 (en) * | 1993-08-05 | 2003-10-15 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of semiconductor device having a high dielectric constant capacitor |
| JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JP3119997B2 (ja) * | 1994-06-21 | 2000-12-25 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JPH098244A (ja) * | 1995-06-20 | 1997-01-10 | Yamaha Corp | 半導体装置とその製造方法 |
| US5849631A (en) * | 1995-07-17 | 1998-12-15 | Sony Corporation | Method of manufacturing semiconductor device |
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| KR100200704B1 (ko) * | 1996-06-07 | 1999-06-15 | 윤종용 | 강유전체 메모리 장치 및 그 제조 방법 |
| US5864932A (en) * | 1996-08-20 | 1999-02-02 | Ramtron International Corporation | Partially or completely encapsulated top electrode of a ferroelectric capacitor |
| US6027947A (en) * | 1996-08-20 | 2000-02-22 | Ramtron International Corporation | Partially or completely encapsulated top electrode of a ferroelectric capacitor |
| EP0837504A3 (en) | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Partially or completely encapsulated ferroelectric device |
| US5920453A (en) * | 1996-08-20 | 1999-07-06 | Ramtron International Corporation | Completely encapsulated top electrode of a ferroelectric capacitor |
| JP4500248B2 (ja) * | 1997-01-13 | 2010-07-14 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| TW468253B (en) | 1997-01-13 | 2001-12-11 | Hitachi Ltd | Semiconductor memory device |
| JP3215345B2 (ja) * | 1997-03-19 | 2001-10-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3257587B2 (ja) | 1997-05-23 | 2002-02-18 | 日本電気株式会社 | 誘電体膜を用いた半導体装置の製造方法 |
| JP3149817B2 (ja) * | 1997-05-30 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| EP0893832A3 (en) | 1997-07-24 | 1999-11-03 | Matsushita Electronics Corporation | Semiconductor device including a capacitor device and method for fabricating the same |
| KR100269309B1 (ko) | 1997-09-29 | 2000-10-16 | 윤종용 | 고집적강유전체메모리장치및그제조방법 |
| JP3445925B2 (ja) | 1997-10-07 | 2003-09-16 | シャープ株式会社 | 半導体記憶素子の製造方法 |
| JPH11145410A (ja) * | 1997-11-13 | 1999-05-28 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100291181B1 (ko) * | 1997-12-27 | 2001-07-12 | 박종섭 | 강유전체메모리소자제조방법 |
| KR100436058B1 (ko) * | 1997-12-27 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 캐패시터 형성 방법 |
| US6130103A (en) * | 1998-04-17 | 2000-10-10 | Symetrix Corporation | Method for fabricating ferroelectric integrated circuits |
| US6207465B1 (en) * | 1998-04-17 | 2001-03-27 | Symetrix Corporation | Method of fabricating ferroelectric integrated circuit using dry and wet etching |
| JP2000021892A (ja) * | 1998-06-26 | 2000-01-21 | Nec Corp | 半導体装置の製造方法 |
| US6586790B2 (en) * | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6249014B1 (en) * | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
| EP0993047A1 (fr) | 1998-10-06 | 2000-04-12 | Koninklijke Philips Electronics N.V. | Dispositif semi-conducteur avec des éléments de circuits intégrés du groupe III-V ayant des moyens pour prévenir la pollution par l'hydrogène |
| US6174735B1 (en) | 1998-10-23 | 2001-01-16 | Ramtron International Corporation | Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation |
| US6225656B1 (en) * | 1998-12-01 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same |
| DE19904379A1 (de) * | 1999-02-03 | 2000-08-17 | Siemens Ag | Mikroelektronische Struktur |
| US6242299B1 (en) | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
| KR100329781B1 (ko) | 1999-06-28 | 2002-03-25 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
| KR100349642B1 (ko) * | 1999-06-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
| KR20010016930A (ko) * | 1999-08-05 | 2001-03-05 | 김지영 | 복합 상부전극 구조를 갖는 강유전체 캐패시터 및 그의 제조방법 |
| KR100308131B1 (ko) * | 1999-10-01 | 2001-11-02 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
| DE10027914B4 (de) * | 2000-05-31 | 2007-03-08 | Infineon Technologies Ag | Bauelement mit einem Transistor |
| DE10121657B4 (de) | 2001-05-03 | 2010-02-11 | Qimonda Ag | Mikroelektronische Struktur mit Wasserstoffbarrierenschicht |
| US6858890B2 (en) * | 2002-06-04 | 2005-02-22 | Infineon Technologies Aktiengesellschaft | Ferroelectric memory integrated circuit with improved reliability |
| US6977402B2 (en) * | 2003-03-25 | 2005-12-20 | Sanyo Electric Co., Ltd. | Memory device having storage part and thin-film part |
| WO2006099538A2 (en) * | 2005-03-15 | 2006-09-21 | Nanodynamics, Inc. | Devices with ultrathin structures and method of making same |
| US8361811B2 (en) * | 2006-06-28 | 2013-01-29 | Research In Motion Rf, Inc. | Electronic component with reactive barrier and hermetic passivation layer |
| EP1873814A2 (en) * | 2006-06-28 | 2008-01-02 | Gennum Corporation | Hermetic passivation layer structure for capacitors with perovskite or pyrochlore phase dielectrics |
| US20080170352A1 (en) | 2007-01-15 | 2008-07-17 | Seiko Epson Corporation | Capacitor and its manufacturing method |
| JP4492819B2 (ja) * | 2007-01-15 | 2010-06-30 | セイコーエプソン株式会社 | キャパシタの製造方法 |
| KR20090080751A (ko) * | 2008-01-22 | 2009-07-27 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조방법 |
| EP2139054A3 (en) * | 2008-06-25 | 2011-08-31 | Samsung Electronics Co., Ltd. | Memory device and method of manufacturing the same |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| CN109216360B (zh) | 2017-07-07 | 2021-01-12 | 联华电子股份有限公司 | 半导体存储装置 |
| KR102423680B1 (ko) | 2017-09-08 | 2022-07-21 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214300A (en) * | 1970-09-28 | 1993-05-25 | Ramtron Corporation | Monolithic semiconductor integrated circuit ferroelectric memory device |
| JPH02184079A (ja) * | 1989-01-11 | 1990-07-18 | Seiko Epson Corp | 強誘電体記憶装置の形成法 |
| US4870539A (en) * | 1989-01-17 | 1989-09-26 | International Business Machines Corporation | Doped titanate glass-ceramic for grain boundary barrier layer capacitors |
| JPH02254748A (ja) * | 1989-03-28 | 1990-10-15 | Seiko Epson Corp | 半導体装置 |
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| EP0503078B1 (en) * | 1990-09-28 | 2001-06-06 | Ramtron International Corporation | Semiconductor device |
-
1992
- 1992-05-04 DE DE69213094T patent/DE69213094T2/de not_active Expired - Fee Related
- 1992-05-04 EP EP92201215A patent/EP0513894B1/en not_active Expired - Lifetime
- 1992-05-05 CA CA002068020A patent/CA2068020A1/en not_active Abandoned
- 1992-05-07 KR KR1019920007692A patent/KR100285871B1/ko not_active IP Right Cessation
- 1992-05-08 JP JP11622192A patent/JP3263429B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-04 US US08/206,916 patent/US5396095A/en not_active Expired - Lifetime
- 1994-11-29 US US08/346,975 patent/US5554559A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100285871B1 (ko) | 2001-04-16 |
| EP0513894B1 (en) | 1996-08-28 |
| DE69213094D1 (de) | 1996-10-02 |
| EP0513894A3 (en) | 1993-05-26 |
| EP0513894A2 (en) | 1992-11-19 |
| CA2068020A1 (en) | 1992-11-09 |
| US5554559A (en) | 1996-09-10 |
| JPH05183106A (ja) | 1993-07-23 |
| DE69213094T2 (de) | 1997-03-06 |
| US5396095A (en) | 1995-03-07 |
| KR920022499A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3263429B2 (ja) | 半導体装置及びその製造方法 | |
| JP3098474B2 (ja) | 半導体装置の製造方法 | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| JP3063606B2 (ja) | 半導体装置の製造方法 | |
| JPH04102367A (ja) | 半導体装置、半導体メモリ及び半導体装置の製造方法 | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| JPH11307734A (ja) | 強誘電体集積回路とその製造方法 | |
| US5396094A (en) | Semiconductor memory device with a capacitor having a protection layer | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2000164815A (ja) | 集積回路及びその製造方法 | |
| JPH11297942A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| JP3055494B2 (ja) | 強誘電体メモリ及びその製造方法 | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6146963A (en) | Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current | |
| JP3157734B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| JPH07169854A (ja) | 半導体デバイスおよびその製造方法 | |
| JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| KR100224656B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| JPH06232344A (ja) | 半導体装置のキャパシタ | |
| JPH1140761A (ja) | 半導体装置及びその製造方法 | |
| JPH0563157A (ja) | 半導体装置 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JPH10173139A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |