JPH1140761A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1140761A JPH1140761A JP9197026A JP19702697A JPH1140761A JP H1140761 A JPH1140761 A JP H1140761A JP 9197026 A JP9197026 A JP 9197026A JP 19702697 A JP19702697 A JP 19702697A JP H1140761 A JPH1140761 A JP H1140761A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tantalum
- electrode
- ferroelectric
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 シリコン酸化膜中の水素や，ウェーハプロセ
ス中における水素雰囲気中の熱処理に起因するメモリ装
置の電気的特性の劣化を低減する。 【解決手段】 １）絶縁層と，該絶縁層内に，下から順
に第１のタンタル層，下部電極，強誘電体層，上部電
極，開口を有する第２のタンタル層が形成された積層構
造と，該開口を通して該上部電極に直接に接続され上側
に引き出された上部配線と，該下部電極に直接に接続さ
れ上側に引き出された下部配線とを有する， ２）絶縁層と，該絶縁層内に，下から順に第１の開口を
有する第１のタンタル層，下部電極，強誘電体層，上部
電極，第２の開口を有する第２のタンタル層が形成され
た積層構造と，該第２の開口を通して該上部電極に直接
に接続され上側に引き出された上部配線と，該第１の開
口を通して該下部電極に直接に接続され下側に引き出さ
れた導電体からなるプラグとを有する。
ス中における水素雰囲気中の熱処理に起因するメモリ装
置の電気的特性の劣化を低減する。 【解決手段】 １）絶縁層と，該絶縁層内に，下から順
に第１のタンタル層，下部電極，強誘電体層，上部電
極，開口を有する第２のタンタル層が形成された積層構
造と，該開口を通して該上部電極に直接に接続され上側
に引き出された上部配線と，該下部電極に直接に接続さ
れ上側に引き出された下部配線とを有する， ２）絶縁層と，該絶縁層内に，下から順に第１の開口を
有する第１のタンタル層，下部電極，強誘電体層，上部
電極，第２の開口を有する第２のタンタル層が形成され
た積層構造と，該第２の開口を通して該上部電極に直接
に接続され上側に引き出された上部配線と，該第１の開
口を通して該下部電極に直接に接続され下側に引き出さ
れた導電体からなるプラグとを有する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り，特に, 強誘電体材料を用いた半導体メ
モリ装置及びその製造方法に関する。
製造方法に係り，特に, 強誘電体材料を用いた半導体メ
モリ装置及びその製造方法に関する。
【０００２】近年, 高速で高集積の不揮発性メモリの需
要が増えている。強誘電体材料を用いた半導体メモリは
この要求に応えられるものであり，多くの研究, 開発が
なされている。
要が増えている。強誘電体材料を用いた半導体メモリは
この要求に応えられるものであり，多くの研究, 開発が
なされている。
【０００３】
【従来の技術】半導体メモリで用いられる強誘電体材料
はSrBi2Ta2O3 (SBT と略記する),(Zr0.4Ti0.6)O3等のよ
うに酸素を多く含んでいる。一方, 半導体装置一般に用
いられている絶縁膜は，気相成長(CVD) で形成されたシ
リコン酸化膜であり，この膜中には水素が多く含まれて
いる。
はSrBi2Ta2O3 (SBT と略記する),(Zr0.4Ti0.6)O3等のよ
うに酸素を多く含んでいる。一方, 半導体装置一般に用
いられている絶縁膜は，気相成長(CVD) で形成されたシ
リコン酸化膜であり，この膜中には水素が多く含まれて
いる。
【０００４】従って, この水素と強誘電体材料に含まれ
る酸素とが反応することにより, 強誘電体材料の電気的
特性が劣化し，記憶保持力の低下や，書き換え回数の低
下を招いていた。
る酸素とが反応することにより, 強誘電体材料の電気的
特性が劣化し，記憶保持力の低下や，書き換え回数の低
下を招いていた。
【０００５】この劣化を低減するために，強誘電体材料
に接触させて, または電極材料の一部として, 水素を吸
蔵する材料が用いられ, 強誘電体材料中への水素の浸入
を妨げる構造が, 例えば, 特開平07-111318,特開平07-2
73297 等に提案されている。
に接触させて, または電極材料の一部として, 水素を吸
蔵する材料が用いられ, 強誘電体材料中への水素の浸入
を妨げる構造が, 例えば, 特開平07-111318,特開平07-2
73297 等に提案されている。
【０００６】図５は強誘電体材料中への水素の浸入を防
止する構造の従来例の説明図である。図において， 1は
絶縁体層, 2はチタン(Ti)またはタンタル(Ta)層, 3は
下部電極, 4は強誘電体層, 5は上部電極, 6は水素吸
蔵材料でパラジウムまたはタンタル層, 7は上部電極に
接続する配線, 8は下部電極に接続する配線である。
止する構造の従来例の説明図である。図において， 1は
絶縁体層, 2はチタン(Ti)またはタンタル(Ta)層, 3は
下部電極, 4は強誘電体層, 5は上部電極, 6は水素吸
蔵材料でパラジウムまたはタンタル層, 7は上部電極に
接続する配線, 8は下部電極に接続する配線である。
【０００７】
【発明が解決しようとする課題】従来例の構造において
は，水素を吸蔵した材料は一般に白濁して脆くなる。こ
のため，誘電体材料の電気特性が保持されても, 電極材
料, 及び強誘電体と電極間の界面の電気特性が劣化し，
更に最悪の場合は強誘電体と電極間の剥離が起きてい
た。
は，水素を吸蔵した材料は一般に白濁して脆くなる。こ
のため，誘電体材料の電気特性が保持されても, 電極材
料, 及び強誘電体と電極間の界面の電気特性が劣化し，
更に最悪の場合は強誘電体と電極間の剥離が起きてい
た。
【０００８】本発明はシリコン酸化膜中の水素や，ウェ
ーハプロセス中における水素雰囲気中の熱処理に起因す
るメモリ装置の電気的特性の劣化を低減することを目的
とする。
ーハプロセス中における水素雰囲気中の熱処理に起因す
るメモリ装置の電気的特性の劣化を低減することを目的
とする。
【０００９】
【課題を解決するための手段】上記課題の解決は， １）絶縁層と，該絶縁層内に，下から順に第１のタンタ
ル層，下部電極，強誘電体層，上部電極，開口を有する
第２のタンタル層が形成された積層構造と，該開口を通
して該上部電極に直接に接続され上側に引き出された上
部配線と，該下部電極に直接に接続され上側に引き出さ
れた下部配線とを有する半導体装置，あるいは ２）絶縁層と，該絶縁層内に，下から順に第１の開口を
有する第１のタンタル層，下部電極，強誘電体層，上部
電極，第２の開口を有する第２のタンタル層が形成され
た積層構造と，該第２の開口を通して該上部電極に直接
に接続され上側に引き出された上部配線と，該第１の開
口を通して該下部電極に直接に接続され下側に引き出さ
れた導電体からなるプラグとを有する半導体装置，ある
いは ３）前記プラグの側面にタンタル，またはタンタルを主
成分とする金属からなる側壁を有する前記２記載の半導
体装置，あるいは ４）前記タンタル層の代わりに，ニオブ層，バナジウム
層，あるいはタンタル，ニオブ，またはバナジウムを主
に含む材料層を用いてなる前記１，２，または３記載の
半導体装置，あるいは ５）第１のシリコン酸化膜層上に，下から順に第１のタ
ンタル層，下部電極，強誘電体層，上部電極，第２のタ
ンタル層からなる積層構造を形成する工程と，該積層構
造を覆って該第１のシリコン酸化膜層上に第２のシリコ
ン酸化膜層を形成する工程と，次いで, 前記工程で形成
されたものを 650℃を越える温度で熱処理する工程とを
含む半導体装置の製造方法，あるいは ６）前記第１または第２のタンタル層の代わりに，ニオ
ブ層，バナジウム層，あるいはタンタル，ニオブ，また
はバナジウムを主に含む材料層を用いる前記５記載の半
導体装置の製造方法により達成される。
ル層，下部電極，強誘電体層，上部電極，開口を有する
第２のタンタル層が形成された積層構造と，該開口を通
して該上部電極に直接に接続され上側に引き出された上
部配線と，該下部電極に直接に接続され上側に引き出さ
れた下部配線とを有する半導体装置，あるいは ２）絶縁層と，該絶縁層内に，下から順に第１の開口を
有する第１のタンタル層，下部電極，強誘電体層，上部
電極，第２の開口を有する第２のタンタル層が形成され
た積層構造と，該第２の開口を通して該上部電極に直接
に接続され上側に引き出された上部配線と，該第１の開
口を通して該下部電極に直接に接続され下側に引き出さ
れた導電体からなるプラグとを有する半導体装置，ある
いは ３）前記プラグの側面にタンタル，またはタンタルを主
成分とする金属からなる側壁を有する前記２記載の半導
体装置，あるいは ４）前記タンタル層の代わりに，ニオブ層，バナジウム
層，あるいはタンタル，ニオブ，またはバナジウムを主
に含む材料層を用いてなる前記１，２，または３記載の
半導体装置，あるいは ５）第１のシリコン酸化膜層上に，下から順に第１のタ
ンタル層，下部電極，強誘電体層，上部電極，第２のタ
ンタル層からなる積層構造を形成する工程と，該積層構
造を覆って該第１のシリコン酸化膜層上に第２のシリコ
ン酸化膜層を形成する工程と，次いで, 前記工程で形成
されたものを 650℃を越える温度で熱処理する工程とを
含む半導体装置の製造方法，あるいは ６）前記第１または第２のタンタル層の代わりに，ニオ
ブ層，バナジウム層，あるいはタンタル，ニオブ，また
はバナジウムを主に含む材料層を用いる前記５記載の半
導体装置の製造方法により達成される。
【００１０】図１は本発明の原理説明図である。図にお
いて， 1は絶縁体層, 2は接着層でタンタル層, 3は下
部電極, 4は強誘電体層, 5は上部電極, 6は水素吸蔵
層でタンタル層, 7は上部電極に接続する配線, 8は下
部電極に接続する配線である。
いて， 1は絶縁体層, 2は接着層でタンタル層, 3は下
部電極, 4は強誘電体層, 5は上部電極, 6は水素吸蔵
層でタンタル層, 7は上部電極に接続する配線, 8は下
部電極に接続する配線である。
【００１１】強誘電体材料を用いて形成されたキャパシ
タの上部電極 5の上に, 水素吸蔵層としてタンタル層 6
が形成されている。キャパシタへの配線 7は，タンタル
層 6に開けられた孔を通して直接上部電極 5と接続され
る。
タの上部電極 5の上に, 水素吸蔵層としてタンタル層 6
が形成されている。キャパシタへの配線 7は，タンタル
層 6に開けられた孔を通して直接上部電極 5と接続され
る。
【００１２】このようにすることにより，タンタル層 6
が水素を吸蔵して脆くなっても, キャパシタの電気特性
を劣化させることはなく，また，タンタル層は高温にも
耐え得るため，剥離することはない。
が水素を吸蔵して脆くなっても, キャパシタの電気特性
を劣化させることはなく，また，タンタル層は高温にも
耐え得るため，剥離することはない。
【００１３】水素を吸蔵するためのタンタル層を, 強誘
電体材料と接して形成することにより, タンタル層が不
要な水素を吸蔵する。また，タンタル層が水素を吸蔵し
て脆くなっても, 配線 7はタンタル層 6に開けられた孔
を通して直接上部電極 5と接続されているため，半導体
装置メモリ装置本体の電気的特性を劣化させることはな
い。
電体材料と接して形成することにより, タンタル層が不
要な水素を吸蔵する。また，タンタル層が水素を吸蔵し
て脆くなっても, 配線 7はタンタル層 6に開けられた孔
を通して直接上部電極 5と接続されているため，半導体
装置メモリ装置本体の電気的特性を劣化させることはな
い。
【００１４】
【発明の実施の形態】図２は本発明の実施の形態１の説
明図である。図において， 1は絶縁体層でシリコン酸化
膜, 2は接着層で厚さ 0.1μｍのタンタル層, 3は下部
電極で厚さ 0.2μｍの白金電極, 4は強誘電体層で厚さ
0.2μｍのSBT 層, 5は上部電極で厚さ 0.2μｍの白金
電極, 6は水素吸蔵層で厚さ0.2μｍのタンタル層, 7
は上部電極に接続する配線でアルミニウム(Al)配線,8は
下部電極に接続する配線でアルミニウム配線である。
明図である。図において， 1は絶縁体層でシリコン酸化
膜, 2は接着層で厚さ 0.1μｍのタンタル層, 3は下部
電極で厚さ 0.2μｍの白金電極, 4は強誘電体層で厚さ
0.2μｍのSBT 層, 5は上部電極で厚さ 0.2μｍの白金
電極, 6は水素吸蔵層で厚さ0.2μｍのタンタル層, 7
は上部電極に接続する配線でアルミニウム(Al)配線,8は
下部電極に接続する配線でアルミニウム配線である。
【００１５】下部電極 3の接着層 2としてタンタルを用
いている。これにより，強誘電体層4の結晶化に際して
高温を加えることができる。さらに，タンタルは電極内
に拡散しないためリーク電流を抑えることができる。
いている。これにより，強誘電体層4の結晶化に際して
高温を加えることができる。さらに，タンタルは電極内
に拡散しないためリーク電流を抑えることができる。
【００１６】例えば，下部電極 3の接着層 2としてチタ
ンを用いた場合は，チタンは下部電極 3を通って上方向
に拡散し，絶縁体層 1であるシリコン酸化膜 (SiO2膜)
と反応して, チタンシリサイドを形成し，上部電極 5と
短絡してしまう。
ンを用いた場合は，チタンは下部電極 3を通って上方向
に拡散し，絶縁体層 1であるシリコン酸化膜 (SiO2膜)
と反応して, チタンシリサイドを形成し，上部電極 5と
短絡してしまう。
【００１７】図３は本発明の実施の形態２の説明図であ
る。ここで，各層の厚さは実施の形態１と同じである。
この構造は，下部電極の下側から接触をとって配線する
構造である。下部電極3も，上部電極と同様にタンタル
層 2に開けられた孔を通してポリシリコンまたはタング
ステンからなるプラグ 9が形成されているため，タンタ
ルが脆くなっても電気的特性が劣化することはない。
る。ここで，各層の厚さは実施の形態１と同じである。
この構造は，下部電極の下側から接触をとって配線する
構造である。下部電極3も，上部電極と同様にタンタル
層 2に開けられた孔を通してポリシリコンまたはタング
ステンからなるプラグ 9が形成されているため，タンタ
ルが脆くなっても電気的特性が劣化することはない。
【００１８】図４は本発明の実施の形態３の説明図であ
る。ここで，各層の厚さは実施の形態１と同じである。
この構造は，図３のように下部電極からの引き出しをポ
リシリコンまたはタングステンからなるプラグ 9で行
い，且つプラグ 9の側面に厚さ0.03μｍのタンタルから
なる側壁10をタンタル層 2に接続して形成している。こ
の構造により高温に耐えることができる。
る。ここで，各層の厚さは実施の形態１と同じである。
この構造は，図３のように下部電極からの引き出しをポ
リシリコンまたはタングステンからなるプラグ 9で行
い，且つプラグ 9の側面に厚さ0.03μｍのタンタルから
なる側壁10をタンタル層 2に接続して形成している。こ
の構造により高温に耐えることができる。
【００１９】次に，製法の実施の形態について説明す
る。第１のシリコン酸化膜層上に，下から順に第１のタ
ンタル層，下部電極，強誘電体層，上部電極，第２のタ
ンタル層からなる積層構造を形成し，該積層構造を覆っ
て該第１のシリコン酸化膜層上に第２のシリコン酸化膜
層を形成してキャパシタを完成する。
る。第１のシリコン酸化膜層上に，下から順に第１のタ
ンタル層，下部電極，強誘電体層，上部電極，第２のタ
ンタル層からなる積層構造を形成し，該積層構造を覆っ
て該第１のシリコン酸化膜層上に第２のシリコン酸化膜
層を形成してキャパシタを完成する。
【００２０】次いで, 650℃を越える温度で前記工程で
形成されたものを熱処理する。この高温熱処理により，
強誘電体の結晶化が進み，各々のタンタル膜層とシリコ
ン酸化膜層との界面の反応が行われ，結果として，キャ
パシタの層構造は下からシリコン酸化膜層，タンタルシ
リサイドと酸化タンタルの混合層，タンタル層，電極
層，強誘電体層，電極層，タンタル層，タンタルシリサ
イドと酸化タンタルの混合層，シリコン酸化膜層とな
る。
形成されたものを熱処理する。この高温熱処理により，
強誘電体の結晶化が進み，各々のタンタル膜層とシリコ
ン酸化膜層との界面の反応が行われ，結果として，キャ
パシタの層構造は下からシリコン酸化膜層，タンタルシ
リサイドと酸化タンタルの混合層，タンタル層，電極
層，強誘電体層，電極層，タンタル層，タンタルシリサ
イドと酸化タンタルの混合層，シリコン酸化膜層とな
る。
【００２１】強誘電体層の結晶化が進むと，残留分極が
大きくなり，メモリ装置の記憶保持力が増す。また，タ
ンタル膜層とシリコン酸化膜層とはタンタル界面だけで
反応し，チタンのように内部まで反応が進んで前記のよ
うにリークないしは短絡を起こすことはない。
大きくなり，メモリ装置の記憶保持力が増す。また，タ
ンタル膜層とシリコン酸化膜層とはタンタル界面だけで
反応し，チタンのように内部まで反応が進んで前記のよ
うにリークないしは短絡を起こすことはない。
【００２２】さらに，タンタル膜層とシリコン酸化膜層
との界面に生じたタンタルシリサイドと酸化タンタルの
混合層は密着性を向上する。実施の形態で用いたタンタ
ルの代わりに，ニオブ，バナジウム，あるいはタンタ
ル，ニオブ，バナジウムを主に含む材料を用いても同様
の効果が得られる。
との界面に生じたタンタルシリサイドと酸化タンタルの
混合層は密着性を向上する。実施の形態で用いたタンタ
ルの代わりに，ニオブ，バナジウム，あるいはタンタ
ル，ニオブ，バナジウムを主に含む材料を用いても同様
の効果が得られる。
【００２３】
【発明の効果】本発明によれば，水素を吸蔵するための
タンタル層を電極に接して形成することにより，タンタ
ル層が不要な水素を吸蔵するため，酸化膜中の水素と酸
素が反応して強誘電体メモリの電気的特性を劣化させる
ことはない。
タンタル層を電極に接して形成することにより，タンタ
ル層が不要な水素を吸蔵するため，酸化膜中の水素と酸
素が反応して強誘電体メモリの電気的特性を劣化させる
ことはない。
【００２４】さらに, タンタル層には電流が流れない構
造であるため，タンタル層に水素を吸蔵して脆くなって
も, 半導体メモリ装置本体の電気特性を劣化させること
はない。
造であるため，タンタル層に水素を吸蔵して脆くなって
も, 半導体メモリ装置本体の電気特性を劣化させること
はない。
【００２５】さらに，タンタル材料が高温に耐え得るた
め，強誘電体層の結晶化化に高温を加えることができて
メモリ装置の記憶保持力を高くし，また，タンタルが電
極内に拡散しないため，リーク電流を抑えることができ
る。また，タンタルがシリコン酸化膜とは界面のみで反
応するため, チタンのように内部まで反応が進んでシリ
サイドによる電極間の短絡を生じることはない。
め，強誘電体層の結晶化化に高温を加えることができて
メモリ装置の記憶保持力を高くし，また，タンタルが電
極内に拡散しないため，リーク電流を抑えることができ
る。また，タンタルがシリコン酸化膜とは界面のみで反
応するため, チタンのように内部まで反応が進んでシリ
サイドによる電極間の短絡を生じることはない。
【図１】本発明の原理説明図
【図２】本発明の実施の形態１の説明図
【図３】本発明の実施の形態２の説明図
【図４】本発明の実施の形態３の説明図
【図５】従来例の説明図
1 絶縁体層 2 接着層 3 下部電極 4 強誘電体層 5 上部電極 6 水素吸蔵層 7, 8 配線 9 下部電極と接続するプラグ 10 タンタルからなる側壁
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (6)
- 【請求項１】 絶縁層と，該絶縁層内に，下から順に第
１のタンタル層，下部電極，強誘電体層，上部電極，開
口を有する第２のタンタル層が形成された積層構造と，
該開口を通して該上部電極に直接に接続され上側に引き
出された上部配線と，該下部電極に直接に接続され上側
に引き出された下部配線とを有することを特徴とする半
導体装置。 - 【請求項２】 絶縁層と，該絶縁層内に，下から順に第
１の開口を有する第１のタンタル層，下部電極，強誘電
体層，上部電極，第２の開口を有する第２のタンタル層
が形成された積層構造と，該第２の開口を通して該上部
電極に直接に接続され上側に引き出された上部配線と，
該第１の開口を通して該下部電極に直接に接続され下側
に引き出された導電体からなるプラグとを有することを
特徴とする半導体装置。 - 【請求項３】 前記プラグの側面にタンタル，またはタ
ンタルを主成分とする金属からなる側壁を有することを
特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記タンタル層の代わりに，ニオブ層，
バナジウム層，あるいはタンタル，ニオブ，またはバナ
ジウムを主に含む材料層を用いてなることを特徴とする
請求項１，２，または３記載の半導体装置。 - 【請求項５】 第１のシリコン酸化膜層上に，下から順
に第１のタンタル層，下部電極，強誘電体層，上部電
極，第２のタンタル層からなる積層構造を形成する工程
と，該積層構造を覆って該第１のシリコン酸化膜層上に
第２のシリコン酸化膜層を形成する工程と，次いで, 前
記工程で形成されたものを 650℃を越える温度で熱処理
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項６】 前記第１または第２のタンタル層の代わ
りに，ニオブ層，バナジウム層，あるいはタンタル，ニ
オブ，またはバナジウムを主に含む材料層を用いること
を特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9197026A JPH1140761A (ja) | 1997-07-23 | 1997-07-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9197026A JPH1140761A (ja) | 1997-07-23 | 1997-07-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140761A true JPH1140761A (ja) | 1999-02-12 |
Family
ID=16367525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9197026A Withdrawn JPH1140761A (ja) | 1997-07-23 | 1997-07-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140761A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762446B2 (en) | 2000-07-28 | 2004-07-13 | Saes Getters S.P.A. | Integrated capacitive device with hydrogen degradable dielectric layer protected by getter layer |
| KR100533971B1 (ko) * | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| WO2007116443A1 (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| JP2010025936A (ja) * | 2008-07-17 | 2010-02-04 | Global Nuclear Fuel Americas Llc | 燃料棒で使用されるジルコニウム合金の腐食を低減する物質層を含む原子炉コンポーネンツ |
| USRE44255E1 (en) | 2001-07-20 | 2013-06-04 | Saes Getter S.P.A. | Support for microelectronic, microoptoelectronic or micromechanical devices |
-
1997
- 1997-07-23 JP JP9197026A patent/JPH1140761A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762446B2 (en) | 2000-07-28 | 2004-07-13 | Saes Getters S.P.A. | Integrated capacitive device with hydrogen degradable dielectric layer protected by getter layer |
| USRE44255E1 (en) | 2001-07-20 | 2013-06-04 | Saes Getter S.P.A. | Support for microelectronic, microoptoelectronic or micromechanical devices |
| KR100533971B1 (ko) * | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| WO2007116443A1 (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| JPWO2007116443A1 (ja) * | 2006-03-30 | 2009-08-20 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2010025936A (ja) * | 2008-07-17 | 2010-02-04 | Global Nuclear Fuel Americas Llc | 燃料棒で使用されるジルコニウム合金の腐食を低減する物質層を含む原子炉コンポーネンツ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740531B2 (en) | Method of fabricating integrated circuit devices having dielectric regions protected with multi-layer insulation structures | |
| US5554559A (en) | Method of manufacturing a semiconductor device having a capacitor with a ferroelectric, dielectric | |
| KR100395468B1 (ko) | 수소 배리어 층을 갖는 반도체 장치 | |
| JP3970477B2 (ja) | 強誘電体集積回路及びその製造方法 | |
| KR100648500B1 (ko) | 반도체기억장치 | |
| JP4160638B2 (ja) | 半導体装置 | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| JPH11307734A (ja) | 強誘電体集積回路とその製造方法 | |
| JP2001015698A (ja) | 半導体装置およびその製造方法 | |
| JPH09102591A (ja) | 半導体装置及びその製造方法 | |
| JPH09266289A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2000164815A (ja) | 集積回路及びその製造方法 | |
| TW508756B (en) | Method to produce a micro-electronic element and micro-electronic element | |
| JPH1140761A (ja) | 半導体装置及びその製造方法 | |
| JP2886524B2 (ja) | 半導体素子のコンデンサの製造方法 | |
| JP4109304B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002026295A (ja) | 高誘電体キャパシタ及びその製造方法 | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| CN100433296C (zh) | 半导体集成器件的接触装置 | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| KR19990018070A (ko) | 반도체 메모리장치의 캐패시터 및 그 제조방법 | |
| KR0180786B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100586540B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JPH09232536A (ja) | 半導体記憶装置の製造方法 | |
| KR20000026968A (ko) | 반도체 장치의 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |