JP3970477B2 - 強誘電体集積回路及びその製造方法 - Google Patents

強誘電体集積回路及びその製造方法 Download PDF

Info

Publication number
JP3970477B2
JP3970477B2 JP18882699A JP18882699A JP3970477B2 JP 3970477 B2 JP3970477 B2 JP 3970477B2 JP 18882699 A JP18882699 A JP 18882699A JP 18882699 A JP18882699 A JP 18882699A JP 3970477 B2 JP3970477 B2 JP 3970477B2
Authority
JP
Japan
Prior art keywords
ferroelectric
integrated circuit
region
protective layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18882699A
Other languages
English (en)
Other versions
JP2000174215A (ja
Inventor
洋一 宮坂
晃 古谷
クチアロ ジョセフ
アロージョ カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JP2000174215A publication Critical patent/JP2000174215A/ja
Application granted granted Critical
Publication of JP3970477B2 publication Critical patent/JP3970477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、水素の露呈に対して低い感度を有する強誘電体集積回路及びそのような回路の製造方法に関する。
【0002】
【従来の技術】
強誘電体化合物は、アメリカ特許番号.5,046,043号(ミラー)に記載されているように、不揮発性の集積回路メモリの使用に当たって、好ましい特性を有する。コンデンサーのような強誘電体デバイスは、高残留分極、適度な抗電界、高疲労耐性、それに低漏洩電流のような所望の電気的特性を有するとき、不揮発性メモリとして有用である。
【0003】
PZT(ジルコン酸チタン酸鉛)、PLZT(ランタン添加ジルコン酸チタン酸鉛)のような鉛含有ABO型強誘電体酸化物が、集積回路における実用化のために研究されている。
【0004】
一方、層状超格子酸化物材料についても、アメリカ特許番号5,434,102号(ミラー)に記載されているように、集積回路における実用化のために研究が行われている。層状超格子材料化合物は、PZTやPLZT化合物の特性よりも優れた強誘電性メモリー特性を示している。
【0005】
現在、強誘電体素子を有する集積回路デバイスが、製造されている。それにもかかわらず、製造過程の間に生じる水素劣化に関する永続的な問題が、所望の電子特性を有する層状超格子材料化合物を使用する強誘電体メモリー及び他のICの経済的生産を商業的数量の点で妨げている。
【0006】
【発明が解決しようとする課題】
集積回路における典型的な強誘電体メモリーデバイスは、半導体基板と金属酸化物電界効果トランジスター(MOSFET)を含んでいる。このトランジスターは、通常は、強誘電体コンデンサーのような強誘電体デバイスと電気的に接続されている。
【0007】
この強誘電体コンデンサーは、典型的には、第1の下部電極と第2の上部電極との間に位置する強誘電体薄膜を含み、これらの電極は、典型的には、プラチナを含んでいる。
【0008】
回路の製造中には、MOSFETは、シリコン基板中に欠陥を生じさせるような条件下に置かれている。例えば、CMOS/MOSFETの製造プロセスは、普通は、イオンミリング・エッチングやプラズマ・エッチングのような高エネルギー工程を含んでいる。このような欠陥は、比較的高い温度(多くは、500℃−900℃の範囲内)で強誘電体薄膜を結晶化する熱処理の間にも生じる。
【0009】
この結果、多くの欠陥が、半導体シリコン基板の単結晶構造中に発生する。これは、MOSFETの電子特性の悪化につながる。MOSFET/CMOSのシリコン特性を回復するために、通常は、製造工程中に水素アニール工程が実施される。このアニール工程において、ダングリングボンドのような欠陥は、水素の還元特性を利用することにより消失する。
【0010】
ここで、フォーミングガス・アニール(FGA)のような水素アニールを実現するために、種々の技術が開発されている。
【0011】
一般的に、従来から、FGA処理は、H−Nガス混合体の雰囲気条件の下、350℃から550℃の間、典型的には、450℃近辺で、約30分間行われている。さらに、集積回路製造プロセスは、他の製造工程、つまり、集積回路をしばしば高温で水素に曝す工程を必要とする。この工程は、金属や誘電体を堆積するための豊富な水素を有するCVDプロセスや、シランあるいはTEOS源からの酸化シリコンの成長や、水素や水素プラズマを使用したエッチング処理などである。
【0012】
水素を含むプロセスの間、水素は、主に、上部電極を通って強誘電体薄膜まで拡散するが、コンデンサーの側端からも拡散し、強誘電体材料に含まれている酸化物を還元する。また、この吸収された水素は、金属酸化物と還元することによって、強誘電体薄膜の表面を金属化する。これらの効果の結果として、コンデンサーの電子特性は劣化する。
【0013】
フォーミングガス・アニール(FGA)後の強誘電体特性の残留磁化は大変低く、もはや情報を記憶するのに適さない。また、漏れ電流の増加も生じさせる。
【0014】
また、上部電極への強誘電体薄膜の付着力は、界面で生じる化学変化によって弱められる。あるいは、上部電極は、酸素ガス、水、酸化還元反応による他の生成物によって、押し上げられる。このようにして、上部電極と強誘電性薄膜との間の界面で、「剥がれ」が生じ易くなる。さらに、水素は下部電極にも達し、容量を基板から剥がすような内部応力をも生じさせる。
【0015】
これらの問題は、層状超格子材料化合物を含む強誘電体メモリーにおいて深刻である。なぜなら、こられの酸化化合物は、特に複雑であり、かつ、水素還元による性能低下を生じやすいからである。
【0016】
強誘電体デバイスにおいて遭遇する関連した問題は、製造プロセスの結果として異なった回路層中及び回路層間に生じる応力である。強誘電体化合物は、金属酸化物を含む。還元反応の生産物は、強誘電体素子の全体的な堆積の増加を起こさせる。この結果として、強誘電体薄膜は、その上層に上方への圧力を及ぼす。
【0017】
強誘電体酸化物材料における所望の電子特性の水素劣化を防止しあるいは修復させるために、従来技術において、様々な方法が報告されている。
【0018】
高温(800℃)で約一時間の酸素回復アニールは、事実上、水素処理により劣化した強誘電体特性を完全に回復させる。しかし、高温酸素アニール自体は、シリコン結晶構造において、欠陥を発生させる可能性がある。これにより、以前に実施されたCMOS特性上のフォーミングガス・アニールの積極的な効果が幾分相殺される。また、高温酸素アニールは、アルミニウムの金属化に先行してのみ実施されるかもしれない。
【0019】
さらに、水素ダメージが、「剥がれ」のような強誘電体デバイスへの構造上のダメージ既に生じさせているのならば、回復アニールによって、そのダメージを効果的に修復させることはできない。
【0020】
水素熱処理の有害な効果を減少させて強誘電体金属酸化物要素を保護するために、従来技術では、強誘電体あるいは誘電体材料への水素の拡散を防止するために、水素バリア層を付着あるいは接着することをが提案されている。この水素バリア層は、典型的には、強誘電体素子の上側に付着されるが、その素子の下側または側面に付着されることもある。典型的には、水素バリア層は、水素拡散を防止するのに、完全に効果的ではない。このように、水素拡散バリアが使用されたとしても、通常、構造上のダメージが強誘電体素子中に生じ、水素が強誘電体層中に達し、強誘電体材料の強誘電体特性を劣化させる。
【0021】
そこで、本発明は、上記従来技術の問題点を解決するためになされたものであり、その目的とするところは、強誘電体酸化物材料、特に、強誘電体層状超格子材料を水素劣化から保護するために使用される種々の対策の利点を強化した強誘電体メモリーデバイスを有する集積回路及びそのような集積回路の製造方法を提供することにある。さらに、集積回路及びその製造方法の複雑化を最小限にすることをも目的とする。
【0022】
【課題を解決するための手段】
上記目的を達成するために、本発明の一実施形態によれば、強誘電体集積回路において、強誘電体酸化物材料の薄膜を含む集積回路部分と、保護層とを有し、この保護層は、少量の酸素を含有する。
【0023】
ここで、前記保護層は、下部領域、中央領域及び上部領域とを有し、前記酸素は、前記保護層中で酸素濃度勾配を形成し、これにより、前記中央領域の酸素濃度はゼロであり、前記下部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあり、前記上部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にある。
【0024】
また、前記下部及び上部領域の酸素濃度は、約2ウェイト・パーセントであるのが好ましい。
【0025】
また、前記保護層は、水素バリア層であることが望ましい。
【0026】
前記水素バリア層は、前記強誘電体酸化物材料の薄膜の直接上に設けられている。
【0027】
ここで、前記水素バリア層は、電気的に導電性を有する。
【0028】
また、前記強誘電体酸化物材料の薄膜と水素バリア層とは、自己整合的である。
【0029】
前記水素バリア層は、窒化チタンを含有するのが好ましい。
【0030】
また、前記水素バリア層は、窒化シリコンを含有しても良い。
【0031】
さらに、前記強誘電体酸化物材料は、強誘電体層状超格子材料を有することが好ましい。
【0032】
前記強誘電体層状超格子材料は、ストロンチウム・ビスマス・タンタル・ニオブ酸塩を有する。
【0033】
また、前記強誘電体層状超格子材料は、ストロンチウム・ビスマス・タンタル酸塩を有しても良い。
【0034】
また、前記保護層は、金属化配線層を有する。
【0035】
前記金属化配線層は、アルミニウムを含有するのが好ましい。
【0036】
前記強誘電体酸化物材料の薄膜は横側面を有し、前記保護層は前記横側面を覆う。
【0037】
ここで、前記保護層は、下部領域、中央領域及び上部領域とを有し、前記酸素は、前記保護層中で酸素濃度勾配を形成し、これにより、前記中央領域の酸素濃度はゼロであり、前記下部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあり、前記上部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にある。
【0038】
前記下部及び上部領域の酸素濃度は、約2ウェイト・パーセントであるのが望ましい。
【0039】
また、前記保護層は、水素バリア層を有することが好ましい。
【0040】
前記強誘電体酸化物材料は、強誘電体層状超格子材料を有することが望ましい。
【0041】
【発明の実施の形態】
本発明は、強誘電体集積回路の少なくとも一つの保護層が少量の酸素を含有する集積回路を提供することによって、上記問題点を解決する。
【0042】
この保護層は、水素バリア層、金属化配線層または、他の層あるいは強誘電体集積回路の構成要素であっても良い。本発明の強誘電体集積回路は、通常は、少量の過剰酸素を含有する水素バリア層、あるいは少量の過剰酸素を含有する金属化配線層、あるいはその両者を有する。本発明は、少量の酸素を含有する水素バリア層と金属化配線層を形成するための方法をも提供する。
【0043】
本発明によれば、保護層中の少量の酸素は、水素劣化から強誘電体酸化物材料を保護するために酸化物を形成する。保護層中に存在する酸化物は、水素が強誘電体材料中に拡散しないように、水素と反応することによって強誘電体酸化物を保護する。さらに、強誘電体回路素子の直接上に設けられた水素バリア層中の酸化物の形成は、下方へ圧縮応力を働かせる。強誘電体材料中の水素による酸化物の還元及び強誘電体素子中の他の水素反応は、上方向に圧力を生じさせ、これが薄膜が基板から剥がれる原因となる。
【0044】
酸化物形成の結果として下方に水素バリア層によって及ばされる圧縮応力は、下層の強誘電体薄膜により及ぼされる上方の応力と釣り合う。これにより、水素バリア中の酸化物は、コンデンサーの積層を失敗させずに、応力平衡状態に置く。
【0045】
本発明の一つの特徴は、保護層の表面近くの少量の酸化物の存在である。この酸化物は、水素の“ゲッター”として作用する。その表面近くの保護層の領域中の少量の酸化物は、層の電気的導電性を大きく減少させることはない。
【0046】
好ましくは、保護層は、強誘電体素子の直接上に設けられた水素バリア層を有する。水素バリア層は、水素バリア層が電気的に導電性を有するならば、チタンあるいはシリコンの窒化物を有するのが望ましい。
【0047】
本発明のもう一つの特徴は、強誘電体素子の直接上に設けられた金属化配線層中の少量の酸素の存在である。この酸化物は、金属化配線層の表面近くの領域中に設けられている。金属化配線層は、アルミニウムを含有する。
【0048】
本発明の他の特徴は、強誘電体素子の横側面を覆う少量の酸素を含有する保護層である。
【0049】
本発明のさらに他の特徴は、層中に酸素勾配が存在し、かつ層の内部には酸素が存在しないように保護層を形成することにある。酸素濃度は、保護層の表面近くで、約2ウェイト・パーセントであるのが好ましい。通常は、保護層は、水素バリア層あるいは金属化配線層を有する。保護層が、金属やセラミック材料のような多くの結晶粒子(クリスタル・グレイン)を含むポリシリコン材料を有するならば、少量の酸素は粒子境界(グレイン・バンダリィ)を装飾(デコレイト)するのに丁度充分である。
【0050】
本発明のさらなる特徴は、その中に形成される酸化物によって生じる、少量の酸化物を含有する水素バリア層による下方への圧力の作用である。下方への圧力は、水素反応の結果として強誘電体中の層によって及ばされる上方への圧力と均衡する。
【0051】
本発明のさらなる特徴は、保護層のスパッター堆積中に、少量の可変量の酸素がスパッタリング・ガス雰囲気に添加され、この結果、酸素が層の表面近くの領域には含まれるが、層の中央領域には含まれないような製造方法にある。
【0052】
本発明の多くの他の特徴、目的及び利点は、添付図面を参照することにより、以下の記載から明らかになるであろう。
【0053】
【実施例】
まず、最初に、理解すべきことは,集積回路デバイスの製造工程を示す図1−3は、実際の集積回路デバイスの平面あるいは断面には必ずしも対応していないことである。つまり、実際のデバイスでは、層は規則的ではないだろうし、その厚さも、異なる比率を有するかもしれない。実際のデバイスにおいては、種々の層は、多くの場合曲がっていたり、オーバーラップする端部を有する。
【0054】
代わりに、図面は、本発明の構造と方法がより明瞭にかつ十分に記載された理想的な代表例を示している。また、図面は、本発明の方法を使用して製造され得る強誘電体デバイスの多数のバリエーションの中の一つを示しているに過ぎないことにも注意すべきである。
【0055】
図1−3は、強誘電体コンデンサーと電気的に接続される電界効果トランジスター型のスイッチを含む強誘電体メモリーを示している。
【0056】
しかし、強誘電体素子がスイッチ素子に取り込まれた強誘電体FETメモリーにも、本発明の方法を使用可能である。このような強誘電体FETは、アメリカ特許番号5,523,964号(McMillan)に開示されている。同様に、本発明の方法を使用して製造された他の集積回路は、他の構成素子および材料組成を有することも可能である。
【0057】
図1を参照すると、本発明によって製造され得る典型的な不揮発性強誘電体メモリーセル170の断面図が示されている。
【0058】
MOSFETと強誘電体コンデンサー素子を含む集積回路を製造するための一般的な製造工程は、アメリカ特許番号5,466,629(Mihara)とアメリカ特許番号5,468,684(Yoshimori)に記載されており、他の製造方法についても、他の参考文献に記載されているので、図1の集積回路の構成要素については、ここでは、簡単に説明するにとどめておく。
【0059】
図1において、フィールド酸化領域104が、シリコン基板102の表面に形成されている。ソース領域106及びドレイン領域108が、シリコン基板102内に、互いに分離された状態で形成されている。また、ゲート絶縁層110が、シリコン基板102上であって、かつソース及びドレイン領域106,108の間に形成されている。さらに、ゲート電極112が、ゲート絶縁層110上に形成されている。これらのソース領域106、ドレイン領域108、ゲート絶縁層110、それにゲート電極112によって、MOSFET114が構成される。
【0060】
さらに、BPSG(ボロンドープド・ホスホ・シリケイトガラス)によって形成された第1の層間誘電体層(ILD)116が、基板102上であって、かつフィールド酸化領域104の上に形成されている。さらに、付着(接着)層118がILD116の上に形成されている。付着層118は、例えば、チタンから成り、典型的には、200Åの厚さを有する。チタンのような付着層は、回路の隣接する下地層あるいは下部層への電極の付着(接着)を強化する。
【0061】
図1に記載されているように、プラチナから成り、好ましくは、2000Åの厚さを有する下部電極層122が、付着層118の上に堆積されている。それから、強誘電体薄膜124が、下部電極層122の上に形成されている。プラチナから成り、かつこのましくは、2000Åの厚さを有する上部電極が126が、強誘電体薄膜124の上に形成されている。強誘電体薄膜124の組成については、以下に、より詳細に説明される。
【0062】
保護層、この場合には、電気的に導電性を有する水素バリア層130が、上部電極126上に堆積される。水素バリア層130は、窒化チタンを有するのが好ましい。本発明によれば、水素バリア層130は、その頂部及び底部表面近くに少量の酸素を含有する。
【0063】
図1において、層130の底部表面の近くの下部領域131に描写された点線が、少量の酸素を表わす。同様に、層130の頂部表面の近くの上部領域133に描写された点線が、少量の酸素を示す。水素バリア層130は、結晶粒子を有するのが好ましい。好ましくは、水素バリア層130には、酸素の濃度勾配が存在する。これにより、層130の中央領域132の酸素のウエイトによる濃度はゼロで、酸素濃度は、層130の下部及び上部での領域131,133において、約1から3ウエイト・パーセント(1−3%wt.)の範囲内の値に、次第に増加する。
【0064】
水素バリア層130の下部の領域131は、層130の全体の厚さの約10−20%だけ上方に、底部表面から延びている。同様に、水素バリア層130の上部の領域133は、層130の全体の厚さの約10−20%だけ下方に、頂部表面から延びている。酸素濃度は、領域131,133において、ウェイトで約2パーセント(2%)であるのが好ましい。少量の酸素は、領域131と133中の粒子境界(グレイン・バンダリィ)を装飾(デコレイト)するのに丁度充分である。
【0065】
粒子境界に位置するTiONは、粒子境界の水素拡散の活性化エネルギーを増加させ、これにより、層を通しての水素の拡散を防止すると信じられている。しかしながら、少量の酸素は、電気的に導電性を有する水素バリア層130の導電性を実質的には減少させることはない。
【0066】
それから、層の積層物は、自己整合された水素バリア130によって覆われた積層メモリーコンデンサー120を形成するために、二度のパターンニング処理という少ない処理で、パターンニングされる。
【0067】
図1に示されているように、層124,126それに130の部分は、層122の表面まで、エッチングにより取り去られる。それから、層122と層118の部分は、層116の表面まで、エッチングにより取り去られる。これらのパターンニング処理によって、自己整合された水素バリア層130により覆われる積層強誘電体コンデンサー120が形成される。
【0068】
NSG(ノンドープド・シリケイトガラス)から成る第2の層間誘電体層(ILD)136が、ILD層116,強誘電体コンデンサー120及び水素バリア層130を覆うように堆積される。PSG(ホスホ・シリケートガラス)膜あるいはBPSG(ボロン・ホスホ・シリケートガラス)膜が、層136においても使用され得る。
【0069】
ILD136は、MOSFET114及び強誘電体コンデンサー120との電気的接触のための配線穴を形成するためにパターンニングされる。配線穴142が、ソース領域106を露出するように、ILD136及びILD116を介して選択的に開口され、さらに、配線穴144が、ドレイン領域108を露出するように、ILD136及びILD116を介して選択的に開口される。
【0070】
また、配線穴146が、下部電極122の一部分を露出するように、ILD136を介して選択的に開口される。さらに、配線穴148が、水素バリア層130を露出するように、ILD136を介して選択的に開口される。
【0071】
そして、ソース電極配線152及びドレイン電極配線154が、配線穴142と144をそれぞれ埋めることにより形成される。さらに、下部電極配線156と上部電極配線158が、配線穴146と148とをそれぞれ埋めることにより形成される。ドレイン電極配線154は、下部電極配線156と電気的に接続されており、同じ配線要素であるのが好ましい。これらの配線152,154,156それに158は、約3000Åの厚さで、Al−Si−Cuの標準的な相互配線金属から成るのが好ましい。
【0072】
強誘電体素子、例えば、図1中のコンデンサーの製造は、従来から、スイッチ114や集積回路中の他の素子を損傷させる恐れのある酸化条件を有する工程を含む。強誘電体素子が形成された後に、通常は、回路の水素熱処理が、スイッチの酸素ダメージを回復するために実施される。
【0073】
水素処理だけでなく他の高エネルギー工程の間に、強誘電体薄膜124の強誘電体特性は、劣化する傾向にある。なぜなら、水素が強誘電体薄膜124中に拡散し、強誘電体薄膜124が有する強誘電体酸化物とそこで反応するからである。
【0074】
通常は、強誘電体素子の直接上に設けられた水素拡散バリアにより、水素拡散が防止され、これにより、強誘電体酸化物の水素劣化が防止される。
【0075】
それにもかかわらず、典型的な水素拡散バリアは、強誘電体酸化物の水素劣化を完全には防止することができない。そこで、水素バリア層130中の少量の酸素の存在が、水素拡散を防止するための水素バリア層130の能力を強化する。
【0076】
図2は、図1に描写された実施例と類似した本発明の変形例の断面図である。本実施例では、メモリーセル175の金属化配線層160は、底部表面の近くの下部領域161中と、頂部表面の近くの上部領域163中とで、少量の酸素を含有する。金属化配線層中には、酸素の濃度勾配が存在するのが好ましい。この結果、層160の中央領域162の酸素のウェイトによる濃度はゼロであり、酸素濃度は、層160の底部及び頂部表面の近くの領域161,163において、約1から3ウエイト・パーセント(1−3%wt.)の範囲内の値に次第に増加する。酸素濃度は、領域161,163において、ウェイトで約2パーセント(2%)であるのが好ましい。
【0077】
金属化配線層160の下部の領域161は、層160の全体の厚さの約10−20%だけ上方に、底部表面から延びている。同様に、金属化配線層160の上部の領域163は、層160の全体の厚さの約10−20%だけ下方に、頂部表面から延びている。少量の酸素は、領域161と163中の粒子境界(グレイン・バンダリィ)を装飾するのに丁度充分である。粒子境界に位置するTiONは、粒子境界の水素拡散の活性化エネルギーを増加させ、これにより、層を通しての水素の拡散を防止すると信じられている。しかしながら、少量の酸素は、金属化配線層160の導電性を実質的には減少させることはない。金属化配線層160は、アルミニウムを有するのが好ましい。
【0078】
集積回路は、強誘電体薄膜の直接上に設けられた酸素を含有する水素バリア層と、酸素を含有する金属化配線層の両方を有するのが望ましい。しかし、本発明の一実施例では、集積回路は、酸素を含む金属化配線層及び酸素を含まない水素バリア層を含む。
【0079】
また、他の実施例では、集積回路は、酸素を含む水素バリア層及び酸素を含まない金属化配線を含む。さらに他の実施例では、金属化配線層あるいは水素バリア層ではない強誘電体集積回路の少なくとも一つの構成層あるいは構成要素が、少量の過剰酸素を含む。
【0080】
図3に示されているように、代替的な好ましい実施例では、強誘電体メモリーセル180中の電気的に導電性を有しない水素バリア層135が、積層コンデンサーの上部と側部とを覆っている。図3に描写されているように、下部電極層122は横側面123を有し、強誘電体薄膜124は横側面125を有し、さらに、上部電極126は横側面127を有する。横側面123,125及び127は、一緒に、積層コンデンサー120の横側面を形成する。
【0081】
強誘電体薄膜124の直接上に設けられた水素バリア層の部分は、水素の大部分が上部電極層126を通って強誘電体薄膜中に垂直に拡散するのを防止する。しかし、強誘電体層に通常に拡散する一部の水素は、層の側面から横方向に拡散する。横側面123,125及び127を覆う水素バリア層135の部分は、水素がコンデンサー120の横側面から強誘電体薄膜124に向かって横方向に拡散するのを防止する。
【0082】
本発明によれば、水素バリア層135は、底部内部表面の近くの下部領域137中及び頂部外部表面の近くの上部領域139中とで、少量の酸素を含有する。水素バリア層135の底部の領域137は、層135の全体の厚さの約10−20%だけ上方に、底部表面から延びている。同様に、水素バリア層135の頂部の領域139は、層135の全体の厚さの約10−20%だけ下方に、頂部表面から延びている。
【0083】
図3において、領域137と139に描写された点線が、少量の酸素を表わす。水素バリア層135は、結晶粒子を有するのが好ましい。好ましくは、水素バリア層135には、酸素の濃度勾配が存在する。これにより、層135の中央領域138の酸素のウェイトによる濃度はゼロで、酸素濃度は、層135の表面の領域137,139において、約1から3ウエイト・パーセント(1−3%wt.)の範囲内の値に、次第に増加する。領域137,139中の酸素濃度は、表面でウェイトで約2パーセント(2%)であるのが好ましい。
【0084】
本実施例では、配線穴146と148とが、強誘電体コンデンサー120と電気的に接触するめたに、電気的に非導電性の水素バリア層135を介して開口されなければならない。
【0085】
別の実施例(図示せず)では、電気的に非導電性の水素バリア層がコンデンサー120の横側面を覆い、一方、電気的に導電性の水素バリア層が、強誘電体薄膜124のに直接上に設けられる。
【0086】
ここで、“基板”とは、集積回路が形成される下地ウエハー102だけでなく、BPSG層116のような薄膜が堆積される対象物をも意味する。本明細書では、“基板”とは、関係する層が適用される対象を意味する。例えば、122のような下部電極を例に取ると、基板は、下部電極層122だけでなく、電極122がその上に形成される層118及び116をも意味する。
【0087】
ここでは、“上”、“頂部”、“上部” “下”、“底”、“下部”という表現は、シリコン基板102に対する相対的な意味で使用している。すなわち、第2の要素が第1の要素の“上”にあるならば、それは、基板102からより離れていることを意味する。そして、それが他の要素よりも“下”にあるのならば、それが他の要素よりも基板102により近いことを意味する。
【0088】
基板102の長寸法は、ここでは、“水平”面とみなされる平面と定義され、この面に直角方向は“垂直”であるとみなされる。
【0089】
本明細書中の“保護層”という用語は、水素劣化に対して強誘電体酸化物材料を保護するための少量の酸素を含む強誘電体集積回路の層あるいは他の構成要素に関る。“保護層”という用語は、少量の過剰酸素を含有する水素バリア層及び少量の過剰酸素を含有する金属化配線層を含む。
【0090】
“水素バリア層”という用語は、その層が過剰の酸素を含有しない場合であったとしても、不可避的に水素に対するバリアである材料を含有する層を意味する。例えば、窒化チタンを主に含有する層が酸素を全く含有していないとしても、それは水素拡散に対するバリアである。しかしながら、少量の酸素の存在は、窒化チタンの拡散バリア特性を強化する。
【0091】
本明細書は、強誘電体材料の薄膜上に直接形成されている保護層に言及している。“直接上”によっては、保護層が、図1−3中で、垂直方向において強誘電体薄膜の少なくとも一部分上にあることを意味する。例えば、図1において、水素バリア層130は、強誘電体薄膜124の直接上にある。また、水素バリア層130は、たとえ配線層156と接触する下部電極122の一部上にはないとしても、下部電極層122の上に直接設けられていることになる。
【0092】
“直接上に”という用語は、保護層が強誘電体層と直接接触していることを意味しない。保護層は、強誘電体層と接触していも良いし、接触していなくても良い。保護層が、強誘電体層の一部上に直接存在しさえすれば、保護層は、水素拡散からその部分を保護するであるう。
【0093】
強誘電体素子が、水平及び垂直に関連した変化する方向で製造されることは明らかである。例えば、強誘電体薄膜が、垂直平面にあるのならば、“横”という言葉は、垂直方向に関係し、“直接上に”は、薄膜の垂直平面に垂直な方向に関係するだろう。
【0094】
“上”という用語は、下地基板あるいは層上への集積回路層の堆積あるいは形成に言及しているとき、、明細書中でしばしば使用される。“直接上に”とは対照的に、“上”という用語は、通常、直接接触を意味している。このことは、その用語が使われている種々の内容から明らかにされるであろう。
【0095】
“少量”という用語及び類似する用語は、集積回路の薄膜、層あるいは他の構成要素に含まれている酸素に言及するために、本明細書中で使用されている。“少量”は、指定された薄膜、層あるいは構成要素の全体のウエイトの3ウェイト・パーセント(3%wt.)を超えない過剰の酸素の量を意味する。
【0096】
本発明では、示された構成要素の主要な材料は、典型的には、酸化物あるいは他の化合物、例えば、一つのタイプの水素バリア層では主要な窒チタン材料を含有する他の酸素を有しない。しかし、強誘電体酸化物材料に言及するならば、“少量”は、主要な強誘電体酸化物中に含まれる化学量論的に均質化された量の過剰の酸素量を意味する。
【0097】
“薄膜”という用語は、集積回路分野で使われているような意味でここでも使用される。普通は、厚さにおいて、ミクロン以下の膜を意味する。ここで開示されている薄膜は、すべての場合において、厚さにおいて、0.5ミクロン以下である。強誘電体薄膜124の場合には、1000Åから3000Åの厚さが好ましく、もっとも好ましいのは、1200Åから2500Åの厚さである。集積回路技術のこれらの薄膜は、集積回路技術と関係しないまったく異なるプロセスで形成される巨視的コンデンサーのような積層型コンデンサーと混同されるべきではない。
【0098】
強誘電体薄膜124の組成は、特に限定はされないが、好ましい強誘電体酸化物材料のグループから選択されることが可能である。例えば、強誘電体材料は、チタン酸塩(BaTiO,SrTiO,PbTiO(PT),PbZrTiO(PZT)など),ニオブ酸塩(KNbOなど)のようなABO型金属酸化物ペログスカイト構造のもの、さらには、層状超格子材料によって形成される。
【0099】
1996,5月21日に発行されたアメリカ特許番号5,519,234号には、ストロンチウム・ビスマス・タンタル酸塩のような層状超格子化合物が、従来の最良の材料に比べて強誘電体分野において優れた特性を有すること、さらに、高誘電率および低漏洩電流を有することが開示されている。
【0100】
1995,7月18日に発行されたアメリカ特許番号5,434,102号及び1995,11月21日に発行されたアメリカ特許番号5,468,684号には、実際の集積回路にこれらの材料を集積化するためのプロセスを開示している。この層状超格子材料は、一般的には、下記の化学式(1)の下に要約される。
【0101】
【化1】
Figure 0003970477
ここで、A1,A2...Ajは、プロブスカイト状構造においてA−サイト元素を表わす。このA−サイト元素は、ストロンチウム、カルシウム、バリウム、ビスマス、鉛、その他の元素であっても良い。
【0102】
S1,S2...Skは、超格子生成元素を表わす。ここで、超格子生成元素は、通常は、ビスマスであるが、イットリウム、スカンジウム、ランタン、アンチモン、クロム、タリウム、それに+3の原子価を持つ他の要素であっても良い。
【0103】
ここで、B1,B2...Blは、ペロブスカイト状構造においてB−サイト元素を表わす。このB−サイト元素は、チタン、タンタル、ハフニウム、タングステン、ニオブ、ジルコニウム、さらに他の元素であっても良い。
【0104】
Qは、アニオン(陰イオン)をあらわす。アニオンは、一般的には、酸素であるが、フッ素、塩素、オキシフルーオライド、オキシクロライドのようなこれらの元素の複合物のような他の要素であっても良い。化学式(1)の上付文字は、それぞれの元素の原子価を示し、下付文字は、化合物の1モルにおける材料のモル数を示しており、単位セルとの関係で、平均としての単位セル中の元素の原子数を示している。
【0105】
ここで、下付文字は、整数あるいは分数を取る。すなわち、化学式(1)は、単位セルが、材料(平均すると、Sr.75Ba.25BiTaなど)を通して変化する場合を含んでいる。この例の場合は、A−サイトの75%は、ストロンチウム原子によって占有されており、A−サイトの25%は、バリウム原子によって占有されている。
【0106】
化合物において、一つのA−サイトのみが存在するのならば、それは、A1元素とすべてゼロに等しいw2...wjによって表わせる。一方、化合物中に、一つのB−サイト元素のみが存在するのならば、それは、B1元素とすべてゼロに等しいy2...ylとによって表わされ、超格子生成元素と同様に表わせる。
【0107】
化学式(1)は、より一般的な形式で記載されているけれども、通常ケースは、一つのA−サイト元素と、一つの超格子生成元素と、一つまたは二つのB−サイト元素が存在する。というのは、本発明は、上記サイトのいずれかと超格子発生体とが複合要素を有する場合を含むように意図されているからである。
【0108】
zの値は、次式から求められる。
【0109】
(2)(a1w1+a2w2...ajwj)+(s1x1+s2x2...+skxk)+(b1yi+b2y2...+blyl)=2z
化学式(1)は、1996,5月21日に発行されたアメリカ特許番号5,519,234号において議論されているすべての三つのスモレンスキ型化合物を含んでいる。層状超格子材料は、公式(1)に合致する材料を全て含むわけではなく、明瞭に区別し得る交互層を有する結晶構造を自然に形成できる材料のみを含む。
【0110】
使用されている“化合物”という言葉は、等価な分子がすべて、同じ化学元素及び構造を有する同質の対象物に正確に関連している。“材料”という用語は、異なった組成の分子を有していても良い。例えば、層状超格子材料であるストロンチウム・ビスマス・タンタル・ニオブ酸塩は、二つの異なった種類の分子、タンタルとニオブ、が結晶構造のB−サイト位置を様々に占有する相互接続された結晶格子を有する。それにもかかわらず、“層状超格子材料”,“層状超格子化合物”、及び“層状超格子材料化合物”という用語が、本明細書中で事実上交互に使用されており、その意味は文脈より明らかにされる。
【0111】
ここでは、“化学量論的”とは、層状超格子材料のような材料の固相膜、材料を形成するための前駆体の両方に適用される。それが、固相膜に適用されるとき、最後の固相薄膜の各元素の実際の相対量を示す式に関係する。前駆体に適用されるときには、前駆体において、金属のモル比を示す。“つり合った”化学量論的式は、占められた結晶格子のすべてのサイトで、各元素が材料の完全な結晶構造を形成するようにすべてのサイトを占有するに十分な元素が存在する状態である。しかし、現実には、室温で、必ず格子欠陥は存在するであろう。
【0112】
例えば、SrBiTaNbOとSrBiTa1.44Nb0.56は、つり合った化学量論的式である。対照的に、ストロンチウム、ビスマス、タンタル、ニオブのモル比が、それぞれ、1,2.18,0.56であるストロンチウム、ビスマス、タンタル、ニオブ酸塩の前駆体は、不均一な化学量論的式SrBi2.18Ta1.44Nb0.56によって表わされる。これは、完全なる結晶材料を形成するために必要とされるものを超える過剰のビスマスを含んでいるからである。
【0113】
本明細書では、金属元素の過剰量とは、すべての原子サイトが占有されかつ金属が全く残らない状態で、所望の材料を形成するために存在する他の金属と結合するのに必要な量より多い量を意味する。
【0114】
しかし、知られているように、本発明における電子デバイスを製作するに当たって、ビスマス酸化物は高揮発性で、かなりの熱が使用されるので、本発明のプロセスで作成される固相の強誘電体薄膜のビスマスのモル比は、前駆体の化学量論的式におけるそれよりも一般的には小さくなるであろう。しかし、本発明のプロセスによって作成される強誘電体薄膜におけるストロンチウム・タンタル・ニオブのモル比は、前駆体に対する化学量論的式で与えられるモル比に近いかあるいは等しいであろう。このことは、アメリカ特許5,434,102(ワタナベ)にも記載されている。
【0115】
優れた電子特性を有する強誘電体不揮発性メモリーが、化学量論的式SrBiTaによりほぼ表わされる比における化学元素を有するストロンチウム・ビスマス・タンタル酸塩材料の薄膜を形成することによって製作されることは、この分野では公知である。
【0116】
アメリカ特許5,434,102(ワタナベ)と関連技術に基づいて、当業者にとって好ましい層状超格子材料を形成するための前駆体は、化学量論的式SrBi2.18Ta1.44Nb0.56を現時点では有する。この式の前駆体は、均一化された化学量論的式SrBiTa1.44Nb0.56を有する最終の固相ストロンチウム・タンタル・ニオブ酸塩を生成すると信じてよい。すなわち、最終の薄膜は、過剰のビスマスを含まない。これは、前駆体における過剰のビスマスは、製造プロセスにおいて、ビスマス酸化ガスとして排除されるからである。
【0117】
前駆体溶液は、化学量論的比率SrBi2.18Ta1.44Nb0.56 に対応した化学前駆体の内容量を含む。この化学量論的式は、本明細書において、標準的なニオブとタンタルの比率を有する標準組成として扱う。この標準化学量論的式を有する前駆体は、約9%の過剰ビスマスを含有する。すなわち、標準の化学量論的式は、結晶のすべての原子サイトが占有されて、層状超格子化合物を形成するために、ストロンチウム・タンタル・ニオブと結合するのに必要とされる量を超えるビスマスの含有量を有する。
【0118】
好ましくは、強誘電体層124は、過剰B−サイト金属あるいは過剰超格子発生金属を持つ層状超格子材料を有する。すなわち、それは、標準式に示されたものに加えて、約40モル−パーセントを超えるまで、ビスマス及びニオブのような少なくとも一つの金属の量である。そのような強誘電体材料は、標準式を有する前駆体から形成された材料よりも水素による性能低下に対するより大きな耐性を有しているということである。
【0119】
図4の図表は、強誘電体メモリー170を作成するために、本発明において使用される製造工程のフローチャートである。
【0120】
強誘電体メモリー170は、好ましくは、シリコン、ガリウム砒素、または、他の半導体、あるいは、ガラスまたはマグネシウム酸化物(MgO)のような絶縁物である従来のウエハー上に形成される。強誘電体メモリー170は、水素バリア層である保護層を有するのが好ましい。
【0121】
ステップ212において、スイッチ114がステップ214でその上に形成されている半導体基板102(図1)が用意される。このスイッチ114は、典型的には、MOSFETである。ステップ216で、第1の層間誘電体層116が、スイッチング素子を、形成されるべき強誘電体素子から分離するために形成される。ステップ218では、下部電極層122が形成される。好ましくは、この電極層122は、プラチナで形成され、かつ約2000Åの厚さを有する層を形成するようにスパッタリングで堆積される。
【0122】
好適な方法では、約200Åのチタンまたは窒化チタンで形成された付着層118が、本ステップで、電極を堆積する前に、好ましくはスパッタリングによって形成される。
【0123】
ステップ220において、所望の強誘電体薄膜の化学的前駆体が準備される。好ましくは、この前駆体は、強誘電体層状超格子材料を形成するための化合物含む。
【0124】
ステップ222において、この強誘電体薄膜124が、下部電極層122に付着される。好適な方法では、強誘電体薄膜は、層状超格子化合物を含む。MOCVD法が、薄膜を形成するのに最も好ましい方法である。強誘電体薄膜124は、アメリカ特許番号5,546,945に記載されているように、スピンコーティングあるいは噴霧堆積方法のような液体堆積技術を使って付着され得る。
【0125】
通常は、最終の前駆体溶液は、化学的前駆体化合物を含有する商業的に入手可能な溶液から準備される。好ましくは、商業的に市販されている溶液中の種々の前駆体の濃度は、特別な製造条件あるいは動作条件に適合するように、ステップ220において調整される。例えば、層状超格子薄膜に対する典型的な市販されている溶液の種々の元素の化学量論的含有量は、SrBi2.18Ta1.44Nb0.56であるかもしれない。
【0126】
しかし、還元条件中に水素の劣化から強誘電体化合物を保護するための余分の酸化物を生成させるためには、この溶液中に過剰なニオブあるいはビスマスを添加するのが好ましいことが多い。
【0127】
付着ステップ222に続いて、ドライ工程と、酸素炉アニールや急速熱プロセス(RTP)のような高温での結晶化ステップを含む処理ステップ224が行われるのが好ましい。処理ステップ224は、付着ステップ222の間あるいは後に、紫外線照射を伴った処理を含んでも良い。
【0128】
ステップ222とステップ224は、所望の厚さの膜を形成するために、必要により繰り返し行っても良い。例えば、典型的なスピン・オン処理では、前駆体の層が堆積されて乾燥される。それから、もう一つ前駆体の層が付着されて乾燥されるであろう。それから、処理された層は、ステップ226において、結果物たる強誘電体薄膜124を形成するために、酸素中でアニールされる。
【0129】
ステップ222−226に続いて、上部電極層126が、ステップ228で形成される。好ましくは、上部電極層126はプラチナで形成され、好ましくは、約2000Åの厚さを有する層を形成するために、スパッターにより堆積される。
【0130】
ステップ230において、水素バリア層130が堆積される。水素バリア層130は、窒化チタンを含むのが好ましい。好ましくは、水素バリア層130は、スパッタリング処理によって、上部電極層126上に堆積される。
【0131】
領域131と132が形成される水素バリア層130のスパッター堆積の初期と終期の期間のスパッター雰囲気中で、少量のO−ガス(ゼロと約10堆積パーセントとの間)を含ませるのが本発明の特徴である。
【0132】
水素バリア130中に形成されたに結果物である酸化物は、種々の製造処理工程で存在し得る水素と反応することによって、あるいは水素拡散を防止することによって、メモリーデバイス中の強誘電体化合物を保護する。
【0133】
ステップ230は、水素バリア層130に、酸素の濃度勾配が存在するように実行されるのが望ましい。これにより、層130の中央領域132の酸素のウェイトによる濃度はゼロで、酸素濃度は、層130の底部及び頂部表面での領域131,133において、約1から3ウェイト・パーセント(1−3%wt.)の範囲内の値に、次第に増加する。酸素濃度は、表面近くの領域131,132では、ウェイトで約2パーセント(2%)であるのが望ましい。
【0134】
イオン・ミリングとアッシングのような処理を介した公知パターンニングが、強誘電体メモリーセル170の製造中に適切に行われる。例えば、ステップ218は、そのようなパターンニング工程を含んでも良いし、別のパターンニンク゛工程が、ステップ226に続いて行われても良い。好ましくは、多くの層が、ステップ232のような単一のパターンニング工程中でパターンニングされる。
【0135】
バリア層形成ステップ230に引き続いて、積層された層118,122,124,126及び130が、自己整合水素バリア層130により覆われた強誘電体コンデンサー120を形成するためにパターンニングされるパターンニング処理232が行われるのが好ましい。好ましくは、二つのエッチング処理のみが、ステップ232のパターンニング処理を完成するために必要とされる。従来のイオン・ミリング処理が、ステップ232で利用されるのが望ましい。
【0136】
それから、ステップ234において、第2のILD層136が、水素バリア層130を含んで、ILD116とコンデンサー120を覆うように堆積される。
【0137】
ステップ236において、図1に記載されているように、配線穴142,144,146及び148が、スイッチ114(典型的には、MOSFETのソース及びドレイン領域)に、下部電極122に、それに水素バリア層130に、ILD層116と136を介して、それぞれ形成されている。ステップ236は、標準的なイオン・ミリング処理を使用して実施されるのが好ましい。
【0138】
ステップ238において、図1に示すように、配線152,154,156及び158が、好ましくは、スパッタリング処理を使用して堆積される。しかし、CVD処理も、伴う還元条件にかかわらず、使用し得る。なぜなら、水素バリア層130が、薄膜124の強誘電体酸化物を保護してくれるからである。
【0139】
本発明の方法の好適な変形例では、少量の酸素が、強誘電体層120の直接上に設けられた金属化配線層160中に含まれている。少量の酸素が、その底部表面近くの下部領域161中とその頂部表面近くの上部領域163中の金属化配線層160中に形成されるのが好ましい。
【0140】
金属化配線層160中には、酸素の濃度勾配が存在するのが好ましい。この結果、層160の中央領域162の酸素のウェイトによる濃度はゼロであり、酸素濃度は、層160の底部及び頂部表面の近くの領域161,163において、約1から3ウエイト・パーセント(1−3%wt.)の範囲内の値に次第に増加する。酸素濃度は、領域161,163において、ウェイトで約2パーセント(2%)であるのが好ましい。
【0141】
たとえば、スパッター・堆積処理において、少量のO−ガス(ゼロと約10体積パーセントとの間)が、層160の上部及び下部近くに少量のアルミ酸化物を形成するために、配線層160の領域161と領域163の形成の間に、スパッター雰囲気中に添加される。
【0142】
最後に、ステップ240において、水素アニールが、欠陥を修復すると共にスイッチ(MOSFET)114における所望の半導体特性を回復するために実施される。集積回路の水素アニールは、好ましくは、1から10パーセント(1−10%)HとH−N(フォーミング・ガス)ガスとの混合体中での雰囲気圧力で、かつ、10分から40分の時間中に200℃と400℃の間の温度で実施される。回路は、ステップ242において完成し、典型的には、パッシベーション層とパッキングを含む。
【0143】
図3に示されているように、代替的な好ましい実施例では、ステップ230において、強誘電体メモリーセル180の電気的に導電性を有しない水素バリア層135が、積層コンデンサーの上部と側部とを覆うように形成される。
【0144】
本発明によれば、少量の酸素が、底部内部表面の近くの下部領域137中及び頂部外部表面の近くの上部領域139中とで、水素バリア層135中に形成される。
【0145】
図3において、領域137と139に描写された点線が、少量の酸素を表わす。好ましくは、水素バリア層135には、酸素の濃度勾配が存在する。これにより、層135の中央領域138の酸素のウェイトによる濃度はゼロで、酸素濃度は、層135の表面の領域137,139において、約1から3ウエイト・パーセント(1−3%wt.)の範囲内の値に、次第に増加する。領域137,139中の酸素濃度は、表面でウェイトで約2パーセント(2%)であるのが好ましい。
【0146】
本実施例では、配線穴146と148とが、強誘電体コンデンサー120と電気的に接触するために電気的に非導電性の水素バリア層を介して開口されなければならない。
【0147】
実験によると、強誘電体薄膜を介しての水素の横方向の拡散、すなわち、強誘電体薄膜の平面に平行な方向での拡散が、強誘電体膜の平面に垂直の方向での拡散に比べて遅いことがわかった。それゆえに、強誘電体層124の横側面における強誘電体材料中の余分の酸化物が、横方向に侵入する可能性のある水素に対するゲッターとして効果的に作用し、かつその材料の残部を水素から保護する。
【0148】
強誘電体薄膜124は、水素バリア層によって覆われた強誘電体の残部における水素劣化を起こさせ得る水素をゲットする過剰の酸化物を有するように形成されるのが好ましい。
【0149】
通常は、酸素含有水素バリア層130,135のような一以上の保護層それに強誘電体薄膜124中の過剰酸化物との組み合わせが、従来の水素処理による重大な劣化から強誘電体薄膜124を充分に保護する。しかしながら、製造プロセスにおける種々の水素化及び還元工程中の水素露呈の度合いに応じて、追加の保護対策を使用することが有益であり得る。このため、本発明の方法は、水素によるダメージからメモリーデバイスを保護するために、種々の他の工程を使用することが考えられる。これらの工程は、水素バリア層130,135及び酸素含有金属化配線160のような酸素含有保護層に関連して使用され得る。
【0150】
他の処理手順及び工程も使用されるかもしれない。例えば、MOSFETコンタクト配線に対する穴は、水素処理の前に開口し得る。一方、強誘電体素子の電極への絶縁層を通しての穴は、水素熱処理工程の後に作成し得る。
【0151】
水素への露呈を小さく維持するためには、低温、短時間水素熱処理が、できれば、適用されるべきである。また、優れた強誘電体特性は、過剰ビスマス及び/又は過剰ニオブのような過剰金属を有する前駆体を使用することによって得られる。
【0152】
さらに、強誘電体層の製造の後に存在するILD層のような、強誘電体層に続いて存在する集積回路層中の余分の酸素の使用は、酸素が後の水素処理の間の水素に対するゲッターとして作用するが、それのみで、あるいは上述の対策の一以上との組み合わせにおいて効果的に使用され得る。
【0153】
このように、本発明は、集積回路の他の部分を生成しかつ完全にするのに必要な水素へのほとんどの露呈との組み合わせにおいて、強誘電体素子の劣化の防止が可能なプロセス及び/又は構造に適用され得る。
【0154】
本明細書には、水素に露呈することを許容し、さらに、優れた電気的特性につながる強誘電体集積回路を製造するための方法及び構造が示されている。
【0155】
図示されかつ本明細書に記載された実施例は単なる例示であり、上記の「特許請求の範囲」に記載された本発明を、上記実施例に限定するように解釈してはならない。
【0156】
さらに、当業者ならば、本発明の思想から逸脱しない範囲で、記載された実施例から数多くの使用例および修正例を作成できることは明らかである。
【0157】
また、記載された工程が、多くの場合、異なった順序で実施されるかもしれないし、あるいは、等価的な構造あるいはプロセスが、記載された種々の構造およびプロセスに取って代わるかもしれないことも明らかである。
【0158】
この結果、本発明は、それぞれの新規な特徴、あるいは製造プロセス、電子的デバイス、電子デバイス製造方法中に存在する新規な組み合わせ含むように解釈されるべきである。
【0159】
【発明の効果】
本発明によれば、強誘電体酸化物材料、特に、強誘電体層状超格子材料を水素劣化から保護するために使用される種々の対策の利点を強化した強誘電体メモリーデバイスを有する集積回路及びそのような集積回路の製造方法を提供することができる。さらに、集積回路及びその製造方法の複雑化を最小限にすることもできる。
【図面の簡単な説明】
【図1】積層された不揮発性コンデンサーが、その頂部と底部表面近くで少量の酸素を含有する電気的に導電性を有するバリア層により覆われた本発明による集積回路の断面図である。
【図2】図1に示された実施例に類似し、金属化配線層がその頂部と底部表面近くで少量の酸素を含有する本発明の変形例の断面図である。
【図3】強誘電体コンデンサーの上部と側部とが、その上部と下部の近くで少量の酸素を含有する電気的に非導電性の水素バリア層により覆われた本発明の変形例による集積回路の断面図である。
【図4】本発明による不揮発体強誘電体メモリーデバイスを製造するための方法の好適な実施例を示すフローチャートである。
【符号の説明】
102 シリコン基板
104 フィールド酸化領域
106 ソース領域
108 ドレイン領域
110 ゲート絶縁層
114 MOSFET
116 第1の層間誘電体層
118 付着層
120 強誘電体コンデンサー
122 下部電極
124 強誘電体薄膜
126 上部電極
130 水素バリア層

Claims (40)

  1. 強誘電体集積回路において、
    強誘電体酸化物材料の薄膜を含む集積回路部分と、
    前記強誘電体酸化物材料の水素劣化に対する保護層とを有し、
    前記保護層は、前記保護層の底部表面から前記保護層全体の厚さの10〜20%の領域の下部領域、前記保護層の上部表面から前記保護層全体の厚さの10〜20%の領域の上部領域及び前記下部領域と前記上部領域の間にある中央領域とを有し、前記上部領域、前記中央領域及び前記下部領域によって形成される酸素濃度勾配を形成し、これにより前記中央領域の酸素濃度はゼロであり、前記下部領域及び前記上部領域の酸素濃度が3ウェイト・パーセントを越えない酸素を含有することを特徴とする強誘電体集積回路。
  2. 請求項1において、前記下部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあり、前記上部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあることを特徴とする強誘電体集積回路。
  3. 請求項1において、前記保護層は、水素バリア層であることを特徴とする強誘電体集積回路。
  4. 請求項3において、前記水素バリア層は、前記強誘電体酸化物材料の薄膜の上部の領域の少なくとも一部分を含むように設けられていることを特徴とする強誘電体集積回路。
  5. 請求項3において、前記水素バリア層は、電気的に導電性を有することを特徴とする強誘電体集積回路。
  6. 請求項3において、前記強誘電体酸化物材料の薄膜と前記水素バリア層とは、同一のパターンに形成されていることを特徴とする強誘電体集積回路。
  7. 請求項3において、前記水素バリア層は、少なくとも窒化チタンを含有することを特徴とする強誘電体集積回路。
  8. 請求項3において、前記水素バリア層は、少なくとも窒化シリコンを含有することを特徴とする強誘電体集積回路。
  9. 請求項1において、前記強誘電体酸化物材料は、少なくとも強誘電体層状超格子化合物を含有することを特徴とする強誘電体集積回路。
  10. 請求項9において、前記強誘電体層状超格子化合物は、少なくともストロンチウム・ビスマス・タンタル・ニオブ酸塩を含有することを特徴とする強誘電体集積回路。
  11. 請求項9において、前記強誘電体層状超格子化合物は、少なくともストロンチウム・ビスマス・タンタル酸塩を含有することを特徴とする強誘電体集積回路。
  12. 請求項1において、前記保護層の一部が金属化配線層であることを特徴とする強誘電体集積回路。
  13. 請求項12において、前記金属化配線層は、アルミニウムを含有することを特徴とする強誘電体集積回路。
  14. 請求項1において、前記強誘電体酸化物材料の薄膜は横側面を有し、前記保護層は非導電性であり前記横側面を覆うことを特徴とする強誘電体集積回路。
  15. 請求項14において、前記下部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあり、前記上部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあることを特徴とする強誘電体集積回路。
  16. 請求項14において、前記保護層は、水素バリア層であることを特徴とする強誘電体集積回路。
  17. 請求項14において、前記強誘電体酸化物材料は、少なくとも強誘電体層状超格子化合物を含有することを特徴とする強誘電体集積回路。
  18. 強誘電体集積回路において、
    基板と、
    前記基板上に設けられた下部電極と、
    前記下部電極上に設けられた強誘電体酸化物材料の薄膜と、
    前記強誘電体酸化物材料上に設けられた上部電極と、
    前記強誘電体酸化物材料の水素劣化に対する保護層とを有し、
    前記保護層は、前記保護層の底部表面から前記保護層全体の厚さの10〜20%の領域の下部領域、前記保護層の上部表面から前記保護層全体の厚さの10〜20%の領域の上部領域及び前記下部領域と前記上部領域の間にある中央領域とを有し、前記上部領域、前記中央領域及び前記下部領域によって形成される酸素濃度勾配を形成し、これにより前記中央領域の酸素濃度はゼロであり、前記下部領域及び前記上部領域の酸素濃度が3ウェイト・パーセントを越えない酸素を含むことを特徴とする強誘電体集積回路。
  19. 請求項18において、前記下部電極は横側面を有し、前記強誘電体酸化物材料の薄膜は横側面を有し、前記上部電極は横側面を有し、前記保護層は非導電性であり前記横側面を覆うことを特徴とする強誘電体集積回路。
  20. 請求項19において、前記下部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあり、前記上部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあることを特徴とする強誘電体集積回路。
  21. 強誘電体集積回路の製造方法において、
    強誘電体酸化物材料の薄膜を含む集積回路部分を形成し、
    前記強誘電体酸化物材料の水素劣化に対する保護層を形成し、
    前記保護層中に、前記保護層の底部表面から前記保護層全体の厚さの10〜20%の領域の下部領域、前記保護層の上部表面から前記保護層全体の厚さの10〜20%の領域の上部領域及び前記下部領域と前記上部領域の間にある中央領域とを有し、前記上部領域、前記中央領域及び前記下部領域によって形成される酸素濃度勾配を形成し、これにより前記中央領域の酸素濃度はゼロであり、前記下部領域及び前記上部領域の酸素濃度が3ウェイト・パーセントを越えない酸素を含ませることを特徴とする強誘電体集積回路の製造方法。
  22. 請求項21において、前記下部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあり、前記上部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあることを特徴とする強誘電体集積回路の製造方法。
  23. 請求項21において、前記保護層は、水素バリア層であることを特徴とする強誘電体集積回路の製造方法。
  24. 請求項23において、前記水素バリア層は、前記強誘電体酸化物材料の薄膜の上部の領域の少なくとも一部分を含むように設けられていることを特徴とする強誘電体集積回路の製造方法。
  25. 請求項23において、前記水素バリア層は、電気的に導電性を有することを特徴とする強誘電体集積回路の製造方法。
  26. 請求項23において、さらに、前記強誘電体酸化物材料の薄膜と水素バリア層とを一緒にパターンニングする工程を有することを特徴とする強誘電体集積回路の製造方法。
  27. 請求項23において、前記水素バリア層は、少なくとも窒化チタンを含有することを特徴とする強誘電体集積回路の製造方法。
  28. 請求項23において、前記水素バリア層は、少なくとも窒化シリコンを含有することを特徴とする強誘電体集積回路の製造方法。
  29. 請求項21において、前記強誘電体酸化物材料の薄膜は、少なくとも強誘電体層状超格子化合物を含有することを特徴とする強誘電体集積回路の製造方法。
  30. 請求項29において、前記強誘電体層状超格子化合物は、少なくともストロンチウム・ビスマス・タンタル・ニオブ酸塩を含有することを特徴とする強誘電体集積回路の製造方法。
  31. 請求項29において、前記強誘電体層状超格子化合物は、少なくともストロンチウム・ビスマス・タンタル酸塩を含有することを特徴とする強誘電体集積回路の製造方法。
  32. 請求項21において、前記保護層の一部が金属化配線層であることを特徴とする強誘電体集積回路の製造方法。
  33. 請求項32において、前記金属化配線層は、アルミニウムを含有することを特徴とする強誘電体集積回路の製造方法。
  34. 請求項21において、前記強誘電体酸化物材料の薄膜は横側面を有し、前記保護層は非導電性であり前記横側面上に形成されていることを特徴とする強誘電体集積回路の製造方法。
  35. 請求項34において、前記下部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあり、前記上部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあることを特徴とする強誘電体集積回路の製造方法。
  36. 請求項34において、前記保護層は、水素バリア層であることを特徴とする強誘電体集積回路の製造方法。
  37. 請求項34において、前記強誘電体酸化物材料は、少なくとも強誘電体層状超格子化合物を含有することを特徴とする強誘電体集積回路の製造方法。
  38. 強誘電体集積回路の製造方法において、
    基板を形成し、
    前記基板上に下部電極を形成し、
    前記下部電極上に強誘電体酸化物材料の薄膜を形成し、
    前記強誘電体酸化物材料上に上部電極を形成し、
    前記強誘電体酸化物材料の水素劣化に対する保護層を形成し、
    前記保護層中に前記保護層の底部表面から前記保護層全体の厚さの10〜20%の領域の下部領域、前記保護層の上部表面から前記保護層全体の厚さの10〜20%の領域の上部領域及び前記下部領域と前記上部領域の間にある中央領域とを有し、前記上部領域、前記中央領域及び前記下部領域によって形成される酸素濃度勾配を形成し、これにより前記中央領域の酸素濃度はゼロであり、前記下部領域及び前記上部領域の酸素濃度が3ウェイト・パーセントを越えない酸素を含ませることを特徴とする強誘電体集積回路の製造方法。
  39. 請求項38において、前記下部電極は横側面を有し、前記強誘電体酸化物材料の薄膜は横側面を有し、前記上部電極は横側面を有し、前記保護層は非導電性であり前記横側面を覆うことを特徴とする強誘電体集積回路の製造方法。
  40. 請求項39において、前記下部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあり、前記上部領域の酸素濃度は1から3ウェイト・パーセントの範囲内にあることを特徴とする強誘電体集積回路の製造方法。
JP18882699A 1998-12-01 1999-07-02 強誘電体集積回路及びその製造方法 Expired - Fee Related JP3970477B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/204,033 US6225656B1 (en) 1998-12-01 1998-12-01 Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US09/204033 1998-12-01

Publications (2)

Publication Number Publication Date
JP2000174215A JP2000174215A (ja) 2000-06-23
JP3970477B2 true JP3970477B2 (ja) 2007-09-05

Family

ID=22756341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18882699A Expired - Fee Related JP3970477B2 (ja) 1998-12-01 1999-07-02 強誘電体集積回路及びその製造方法

Country Status (5)

Country Link
US (1) US6225656B1 (ja)
EP (1) EP1017104A3 (ja)
JP (1) JP3970477B2 (ja)
KR (1) KR100351025B1 (ja)
CN (1) CN1158707C (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10237078A (ja) * 1996-10-14 1998-09-08 Dainippon Printing Co Ltd 金属錯体溶液、感光性金属錯体溶液及び金属酸化物膜の形成方法
US20030178658A1 (en) * 1999-07-13 2003-09-25 Hiroki Shinkawata Semiconductor memory and method of manufacture thereof
EP1102329A3 (en) 1999-11-17 2003-09-24 Sanyo Electric Co., Ltd. Dielectric element
US6492222B1 (en) * 1999-12-22 2002-12-10 Texas Instruments Incorporated Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
US6548343B1 (en) * 1999-12-22 2003-04-15 Agilent Technologies Texas Instruments Incorporated Method of fabricating a ferroelectric memory cell
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
DE10066082B4 (de) * 2000-06-14 2006-05-18 Infineon Technologies Ag Gezielte lokale Erzeugung von Öffnungen in einer Schicht
US6597028B2 (en) * 2000-06-26 2003-07-22 Ramtron International Corporation Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
EP1382060A1 (en) * 2000-08-24 2004-01-21 Cova Technologies Incorporated SINGLE TRANSISTOR RARE EARTH MANGANITE fERROELECTRIC NONVOLATILE MEMORY CELL
DE10041685C2 (de) * 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
JP2002151657A (ja) * 2000-11-08 2002-05-24 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
JP2002231903A (ja) 2001-02-06 2002-08-16 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100410716B1 (ko) 2001-03-07 2003-12-18 주식회사 하이닉스반도체 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
JP4058971B2 (ja) * 2001-03-26 2008-03-12 セイコーエプソン株式会社 強誘電体メモリ及び電子機器
JP2002359358A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及び電子機器
US6730951B2 (en) * 2001-06-25 2004-05-04 Matsushita Electric Industrial Co., Ltd. Capacitor, semiconductor memory device, and method for manufacturing the same
US7075134B2 (en) * 2001-11-29 2006-07-11 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
JP4090766B2 (ja) * 2002-03-19 2008-05-28 富士通株式会社 半導体装置の製造方法
US6936301B2 (en) * 2002-05-06 2005-08-30 North Carolina State University Methods of controlling oxygen partial pressure during annealing of a perovskite dielectric layer
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6876021B2 (en) * 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
US6841396B2 (en) 2003-05-19 2005-01-11 Texas Instruments Incorporated VIA0 etch process for FRAM integration
US6984857B2 (en) * 2003-07-16 2006-01-10 Texas Instruments Incorporated Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same
TWI312536B (en) * 2003-07-23 2009-07-21 Nanya Technology Corporatio Method for fabricating semiconductor device having stack-gate structure
US7019352B2 (en) * 2003-08-07 2006-03-28 Texas Instruments Incorporated Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
US7001821B2 (en) * 2003-11-10 2006-02-21 Texas Instruments Incorporated Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
US20050276743A1 (en) * 2004-01-13 2005-12-15 Jeff Lacombe Method for fabrication of porous metal templates and growth of carbon nanotubes and utilization thereof
US6982448B2 (en) * 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
JP4497312B2 (ja) * 2004-10-19 2010-07-07 セイコーエプソン株式会社 強誘電体メモリの製造方法
CN100463182C (zh) * 2004-10-19 2009-02-18 精工爱普生株式会社 铁电体存储器及其制造方法
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 mim캐패시터의 제조방법
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
US20070190670A1 (en) * 2006-02-10 2007-08-16 Forest Carl A Method of making ferroelectric and dielectric layered superlattice materials and memories utilizing same
JP2008066615A (ja) * 2006-09-11 2008-03-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5412754B2 (ja) * 2008-06-18 2014-02-12 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
FR2941297B1 (fr) * 2009-01-19 2011-02-11 Commissariat Energie Atomique Procede de fabrication d'un detecteur bolometrique
US9269785B2 (en) 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
JP6489942B2 (ja) * 2015-05-29 2019-03-27 東芝メモリ株式会社 半導体デバイスの製造方法
JP6576235B2 (ja) * 2015-12-21 2019-09-18 東京エレクトロン株式会社 Dramキャパシタの下部電極およびその製造方法
US10930751B2 (en) * 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
EP3581904B1 (en) * 2018-06-15 2021-06-02 Melexis Technologies NV Platinum metallisation
CN110702743B (zh) * 2019-10-16 2021-09-28 南京大学 一种纳米机电氢气传感器及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
DE69213094T2 (de) * 1991-05-08 1997-03-06 Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
US5508226A (en) 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP2875733B2 (ja) 1994-02-15 1999-03-31 松下電子工業株式会社 半導体装置の製造方法
US5716875A (en) 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
JP2917916B2 (ja) * 1996-06-12 1999-07-12 日本電気株式会社 強誘電体を用いた半導体集積回路とその製造方法
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure

Also Published As

Publication number Publication date
CN1158707C (zh) 2004-07-21
KR20000047540A (ko) 2000-07-25
KR100351025B1 (ko) 2002-08-30
EP1017104A2 (en) 2000-07-05
EP1017104A3 (en) 2001-08-08
CN1255751A (zh) 2000-06-07
JP2000174215A (ja) 2000-06-23
US6225656B1 (en) 2001-05-01

Similar Documents

Publication Publication Date Title
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
JP3636900B2 (ja) 強誘電体集積回路の製造方法
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
JP3190896B2 (ja) 強誘電体集積回路の製造方法
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US20010013614A1 (en) Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
JPH11307731A (ja) 強誘電体集積回路の製造方法
US6743643B2 (en) Stacked memory cell having diffusion barriers
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
KR100334354B1 (ko) 강유전체집적회로의 제조방법
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
JPH11307733A (ja) 強誘電体集積回路の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070606

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees