JP2002231903A - 誘電体素子およびその製造方法 - Google Patents
誘電体素子およびその製造方法Info
- Publication number
- JP2002231903A JP2002231903A JP2001029147A JP2001029147A JP2002231903A JP 2002231903 A JP2002231903 A JP 2002231903A JP 2001029147 A JP2001029147 A JP 2001029147A JP 2001029147 A JP2001029147 A JP 2001029147A JP 2002231903 A JP2002231903 A JP 2002231903A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- insulating film
- oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
(57)【要約】 （修正有）
【課題】水素による酸化物系誘電体膜の特性の劣化を抑
制して良好な素子特性を得ることが可能な誘電体素子を
提供する。 【解決手段】ＩｒＳｉＮ膜２０を含むキャパシタ下部電
極と、強誘電体膜であるＳＢＴ膜（酸化物系誘電体膜）
２２を含むキャパシタ絶縁膜と、ＩｒＳｉＮ膜２３を含
むキャパシタ上部電極とを備えている。ＩｒはＰｔ，Ｒ
ｕ，Ｒｅ，Ｎｉ，Ｃｏ又はＭｏに代替えする事もでき
る。強誘電体は上下部電極の他に、シリコン窒化膜、シ
リコン酸化窒化膜、酸化アルミニウムのいずれかを含む
水素を透過し難い第２絶縁膜によっても囲まれる。
制して良好な素子特性を得ることが可能な誘電体素子を
提供する。 【解決手段】ＩｒＳｉＮ膜２０を含むキャパシタ下部電
極と、強誘電体膜であるＳＢＴ膜（酸化物系誘電体膜）
２２を含むキャパシタ絶縁膜と、ＩｒＳｉＮ膜２３を含
むキャパシタ上部電極とを備えている。ＩｒはＰｔ，Ｒ
ｕ，Ｒｅ，Ｎｉ，Ｃｏ又はＭｏに代替えする事もでき
る。強誘電体は上下部電極の他に、シリコン窒化膜、シ
リコン酸化窒化膜、酸化アルミニウムのいずれかを含む
水素を透過し難い第２絶縁膜によっても囲まれる。
Description
【０００１】
【発明の属する技術分野】この発明は、誘電体素子およ
びその製造方法に関し、特に、酸化物系誘電体膜を用い
たキャパシタ素子などの誘電体素子およびその製造方法
に関する。
びその製造方法に関し、特に、酸化物系誘電体膜を用い
たキャパシタ素子などの誘電体素子およびその製造方法
に関する。
【０００２】
【従来の技術】強誘電体メモリは、高速で低消費電力な
不揮発性メモリとして、近年、精力的に研究がなされて
いる。このようなメモリに用いられる強誘電体材料とし
ては、ビスマス層状構造の酸化物系強誘電体であるＳｒ
Ｂｉ2Ｔａ2Ｏ9（ＳＢＴ）やペロブスカイト構造の酸化
物系強誘電体であるＰｂＺｒxＴｉ1-xＯ3（ＰＺＴ）な
どが用いられている。また、ダイナミック・ランダム・
アクセス・メモリ（ＤＲＡＭ）においても、メモリ素子
の高密度化および高集積化による記憶容量の増大に伴
い、シリコン酸化膜やシリコン窒化膜に比べて高い誘電
率を有する高誘電体材料を用いることが検討されてい
る。高誘電体材料としては、ＳｒＴｉＯ3（ＳＴＯ）、
Ｔａ2Ｏ5、または、ＢａxＳｒ1-xＴｉＯ3（ＢＳＴ）な
どの酸化物系誘電体膜が用いられている。
不揮発性メモリとして、近年、精力的に研究がなされて
いる。このようなメモリに用いられる強誘電体材料とし
ては、ビスマス層状構造の酸化物系強誘電体であるＳｒ
Ｂｉ2Ｔａ2Ｏ9（ＳＢＴ）やペロブスカイト構造の酸化
物系強誘電体であるＰｂＺｒxＴｉ1-xＯ3（ＰＺＴ）な
どが用いられている。また、ダイナミック・ランダム・
アクセス・メモリ（ＤＲＡＭ）においても、メモリ素子
の高密度化および高集積化による記憶容量の増大に伴
い、シリコン酸化膜やシリコン窒化膜に比べて高い誘電
率を有する高誘電体材料を用いることが検討されてい
る。高誘電体材料としては、ＳｒＴｉＯ3（ＳＴＯ）、
Ｔａ2Ｏ5、または、ＢａxＳｒ1-xＴｉＯ3（ＢＳＴ）な
どの酸化物系誘電体膜が用いられている。
【０００３】
【発明が解決しようとする課題】上記した酸化物系誘電
体膜をキャパシタ絶縁膜として用いるメモリにおいて
は、従来、キャパシタ素子形成後に、ＳｉＯ2膜やＳｉ
Ｎ膜などの層間絶縁膜によってキャパシタ素子が被覆さ
れる。
体膜をキャパシタ絶縁膜として用いるメモリにおいて
は、従来、キャパシタ素子形成後に、ＳｉＯ2膜やＳｉ
Ｎ膜などの層間絶縁膜によってキャパシタ素子が被覆さ
れる。
【０００４】しかしながら、このような層間絶縁膜の形
成過程において、反応生成物として発生する水素ガスが
酸化物系誘電体膜に対し還元作用を及ぼすという不都合
がある。このため、強誘電体特性の劣化やキャパシタの
誘電率の低下を招くという問題点があった。
成過程において、反応生成物として発生する水素ガスが
酸化物系誘電体膜に対し還元作用を及ぼすという不都合
がある。このため、強誘電体特性の劣化やキャパシタの
誘電率の低下を招くという問題点があった。
【０００５】また、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタをスイッチ
ングトランジスタとして用いた半導体メモリにおいて
は、水素を含有するガスを用いて製造工程で発生した格
子欠陥を回復する工程が必要になる。この工程において
も、上記した場合と同様、水素ガスに起因して強誘電体
特性の劣化やキャパシタの誘電率の低下を招くという問
題点が発生する。特に、この問題点においては、キャパ
シタの電極としてＰｔやＩｒなどを用いると、その触媒
作用から特性劣化が顕著になる。
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタをスイッチ
ングトランジスタとして用いた半導体メモリにおいて
は、水素を含有するガスを用いて製造工程で発生した格
子欠陥を回復する工程が必要になる。この工程において
も、上記した場合と同様、水素ガスに起因して強誘電体
特性の劣化やキャパシタの誘電率の低下を招くという問
題点が発生する。特に、この問題点においては、キャパ
シタの電極としてＰｔやＩｒなどを用いると、その触媒
作用から特性劣化が顕著になる。
【０００６】この発明は上記のような課題を解決するた
めになされたものであり、この発明の一つの目的は、水
素の拡散を抑制することによって良好な特性を有する誘
電体素子を提供することである。
めになされたものであり、この発明の一つの目的は、水
素の拡散を抑制することによって良好な特性を有する誘
電体素子を提供することである。
【０００７】この発明のもう一つの目的は、水素の拡散
を抑制することによって良好な特性を有する誘電体素子
を容易に製造することが可能な誘電体素子の製造方法を
提供することである。
を抑制することによって良好な特性を有する誘電体素子
を容易に製造することが可能な誘電体素子の製造方法を
提供することである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１における誘電体素子は、金属、シ
リコンおよび窒素を含有する第１導電膜を含む下部電極
と、酸化物系誘電体膜を含む第１絶縁膜と、金属、シリ
コンおよび窒素を含有する第２導電膜を含む上部電極と
を備え、金属は、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、Ｎｉ、Ｃｏ
およびＭｏからなるグループより選択される少なくとも
１つを含む。
に、本発明の請求項１における誘電体素子は、金属、シ
リコンおよび窒素を含有する第１導電膜を含む下部電極
と、酸化物系誘電体膜を含む第１絶縁膜と、金属、シリ
コンおよび窒素を含有する第２導電膜を含む上部電極と
を備え、金属は、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、Ｎｉ、Ｃｏ
およびＭｏからなるグループより選択される少なくとも
１つを含む。
【０００９】請求項１では、上記のように構成すること
によって、第１導電膜および第２導電膜が水素の拡散を
阻止するバリア膜として機能する。すなわち、上記した
金属（Ｍ）は、一般に窒化物を構成しにくいか、窒化物
を構成してもＭｘＮ（ｘ≧２）で安定状態となるもので
ある。このような金属（Ｍ）とシリコン（Ｓｉ）および
窒素（Ｎ）とを結合させると、金属（Ｍ）は、Ｎと結合
するよりもＳｉと結合しやすくなるとともに、ＮはＳｉ
と結合しやすくなる。そのため、そのＭ−Ｓｉ−Ｎ膜
は、金属シリサイド（Ｍ−Ｓｉ）に、Ｓｉ−Ｎを埋め込
んだ構造になると考えられる。これにより、Ｍ−Ｓｉ−
Ｎ膜は、シリコン窒化膜（Ｓｉ−Ｎ）が有する水素拡散
阻止機能と金属シリサイド膜（Ｍ−Ｓｉ）が有する導電
性とを同時に兼ね備えることができると考えられる。そ
の結果、第１導電膜および第２導電膜によって、水素が
酸化物系誘電体膜に拡散するのを抑制することができ
る。これにより、酸化物系誘電体膜の特性が劣化するの
を防止することができる。
によって、第１導電膜および第２導電膜が水素の拡散を
阻止するバリア膜として機能する。すなわち、上記した
金属（Ｍ）は、一般に窒化物を構成しにくいか、窒化物
を構成してもＭｘＮ（ｘ≧２）で安定状態となるもので
ある。このような金属（Ｍ）とシリコン（Ｓｉ）および
窒素（Ｎ）とを結合させると、金属（Ｍ）は、Ｎと結合
するよりもＳｉと結合しやすくなるとともに、ＮはＳｉ
と結合しやすくなる。そのため、そのＭ−Ｓｉ−Ｎ膜
は、金属シリサイド（Ｍ−Ｓｉ）に、Ｓｉ−Ｎを埋め込
んだ構造になると考えられる。これにより、Ｍ−Ｓｉ−
Ｎ膜は、シリコン窒化膜（Ｓｉ−Ｎ）が有する水素拡散
阻止機能と金属シリサイド膜（Ｍ−Ｓｉ）が有する導電
性とを同時に兼ね備えることができると考えられる。そ
の結果、第１導電膜および第２導電膜によって、水素が
酸化物系誘電体膜に拡散するのを抑制することができ
る。これにより、酸化物系誘電体膜の特性が劣化するの
を防止することができる。
【００１０】請求項２における誘電体素子は、請求項１
の構成において、酸化物系誘電体膜を含む第１絶縁膜
は、第１導電膜を含む下部電極と、第２導電膜を含む上
部電極と、水素の透過性の低い第２絶縁膜とによって囲
まれている。請求項２では、このように構成することに
よって、第１導電膜および第２導電膜により覆われてい
ない酸化物系誘電体膜の端部も水素の透過性の低い第２
絶縁膜によって囲まれるので、酸化物系誘電体膜への水
素の拡散をさらに抑制することができる。
の構成において、酸化物系誘電体膜を含む第１絶縁膜
は、第１導電膜を含む下部電極と、第２導電膜を含む上
部電極と、水素の透過性の低い第２絶縁膜とによって囲
まれている。請求項２では、このように構成することに
よって、第１導電膜および第２導電膜により覆われてい
ない酸化物系誘電体膜の端部も水素の透過性の低い第２
絶縁膜によって囲まれるので、酸化物系誘電体膜への水
素の拡散をさらに抑制することができる。
【００１１】請求項３における誘電体素子では、請求項
２の構成において、水素の透過性の低い第２絶縁膜は、
第１絶縁膜、下部電極および上部電極が形成される素子
領域以外の領域では除去されている。請求項３では、こ
のように構成することによって、酸化物系誘電体膜を含
む素子領域への水素の侵入を抑制し、かつ、上記素子領
域以外の領域では、水素によるＭＯＳトランジスタの回
復工程を制限なく行うことができる。
２の構成において、水素の透過性の低い第２絶縁膜は、
第１絶縁膜、下部電極および上部電極が形成される素子
領域以外の領域では除去されている。請求項３では、こ
のように構成することによって、酸化物系誘電体膜を含
む素子領域への水素の侵入を抑制し、かつ、上記素子領
域以外の領域では、水素によるＭＯＳトランジスタの回
復工程を制限なく行うことができる。
【００１２】請求項４における誘電体素子では、請求項
２または３の構成において、水素の透過性の低い第２絶
縁膜は、シリコン窒化膜、シリコン酸化窒化膜および酸
化アルミニウム膜のうち少なくともいずれかを含む。請
求項４では、このように構成することによって、酸化物
系誘電体膜への水素の侵入を効果的に抑制することがで
きる。
２または３の構成において、水素の透過性の低い第２絶
縁膜は、シリコン窒化膜、シリコン酸化窒化膜および酸
化アルミニウム膜のうち少なくともいずれかを含む。請
求項４では、このように構成することによって、酸化物
系誘電体膜への水素の侵入を効果的に抑制することがで
きる。
【００１３】請求項５における誘電体素子では、請求項
１〜４のいずれかの構成において、下部電極の上面およ
び側端面を覆うように酸化物系誘電体膜を含む第１絶縁
膜が形成されているとともに、第１絶縁膜の上面および
側端面を覆うように上部電極が形成されている。請求項
５では、このように構成することによって、酸化物系誘
電体膜を含む第１絶縁膜の側端面が、側方に露出するこ
とがないので、酸化物系誘電体膜や、酸化物系誘電体膜
と下部電極および上部電極との界面に、水素が直接侵入
するのを防止することができる。
１〜４のいずれかの構成において、下部電極の上面およ
び側端面を覆うように酸化物系誘電体膜を含む第１絶縁
膜が形成されているとともに、第１絶縁膜の上面および
側端面を覆うように上部電極が形成されている。請求項
５では、このように構成することによって、酸化物系誘
電体膜を含む第１絶縁膜の側端面が、側方に露出するこ
とがないので、酸化物系誘電体膜や、酸化物系誘電体膜
と下部電極および上部電極との界面に、水素が直接侵入
するのを防止することができる。
【００１４】請求項６における誘電体素子は、請求項１
〜５のいずれかの構成において、第１導電膜は、プラグ
上に形成されている。請求項６では、このように構成す
ることによって、たとえば、酸化物系誘電体膜への水素
の拡散を防止することが可能なスタック型キャパシタ構
造を容易に形成することができる。
〜５のいずれかの構成において、第１導電膜は、プラグ
上に形成されている。請求項６では、このように構成す
ることによって、たとえば、酸化物系誘電体膜への水素
の拡散を防止することが可能なスタック型キャパシタ構
造を容易に形成することができる。
【００１５】請求項７における誘電体素子は、請求項６
の構成において、プラグは、ポリシリコンプラグおよび
タングステンプラグのいずれかを含む。請求項７では、
このように構成することによって、従来用いられている
ポリシリコンプラグやタングステンプラグの形成技術を
そのまま適用することができる。
の構成において、プラグは、ポリシリコンプラグおよび
タングステンプラグのいずれかを含む。請求項７では、
このように構成することによって、従来用いられている
ポリシリコンプラグやタングステンプラグの形成技術を
そのまま適用することができる。
【００１６】請求項８における誘電体素子の製造方法
は、導電領域を含む半導体基板上に、導電領域に達する
開口部を有する層間絶縁膜を形成する工程と、開口部内
および層間絶縁膜上に導電材料を形成した後、研磨する
ことによって、開口部内にプラグを形成する工程と、プ
ラグに接続するように、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、Ｎ
ｉ、ＣｏおよびＭｏからなるグループより選択される少
なくとも１つを有する金属、シリコンおよび窒素を含有
する第１導電膜を含む下部電極を形成する工程と、下部
電極上に、酸化物系誘電体膜を含む第１絶縁膜を形成す
る工程と、第１絶縁膜上に、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、
Ｎｉ、ＣｏおよびＭｏからなるグループより選択される
少なくとも１つを有する金属、シリコンおよび窒素を含
有する第２導電膜を含む上部電極を形成する工程とを備
えている。
は、導電領域を含む半導体基板上に、導電領域に達する
開口部を有する層間絶縁膜を形成する工程と、開口部内
および層間絶縁膜上に導電材料を形成した後、研磨する
ことによって、開口部内にプラグを形成する工程と、プ
ラグに接続するように、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、Ｎ
ｉ、ＣｏおよびＭｏからなるグループより選択される少
なくとも１つを有する金属、シリコンおよび窒素を含有
する第１導電膜を含む下部電極を形成する工程と、下部
電極上に、酸化物系誘電体膜を含む第１絶縁膜を形成す
る工程と、第１絶縁膜上に、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、
Ｎｉ、ＣｏおよびＭｏからなるグループより選択される
少なくとも１つを有する金属、シリコンおよび窒素を含
有する第２導電膜を含む上部電極を形成する工程とを備
えている。
【００１７】請求項８では、上記のように構成すること
によって、水素に起因する酸化物系誘電体膜の特性の劣
化が抑制された良好な素子特性を有する誘電体素子を作
製することができる。
によって、水素に起因する酸化物系誘電体膜の特性の劣
化が抑制された良好な素子特性を有する誘電体素子を作
製することができる。
【００１８】請求項９における誘電体素子の製造方法
は、請求項８の構成において、酸化物系誘電体膜を含む
第１絶縁膜は、光露光によってパターニングされる。請
求項９では、このように構成することによって、酸化物
系誘電体膜のパターニング時に、エッチングなどによる
ダメージを与えることなく誘電体素子を形成することが
できる。
は、請求項８の構成において、酸化物系誘電体膜を含む
第１絶縁膜は、光露光によってパターニングされる。請
求項９では、このように構成することによって、酸化物
系誘電体膜のパターニング時に、エッチングなどによる
ダメージを与えることなく誘電体素子を形成することが
できる。
【００１９】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
態を図面に基づいて説明する。
【００２０】（第１実施形態）図１は、本発明の第１実
施形態によるキャパシタ素子の構造を示した断面図であ
る。図１を参照して、まず、第１実施形態のキャパシタ
素子の構造について説明する。この第１実施形態のキャ
パシタ素子では、Ｓｉ基板１０の表面に、ｎ型ドーピン
グ層１１が形成されている。そのｎ型ドーピング層１１
上には、層間絶縁膜１２が形成されている。層間絶縁膜
１２には、コンタクトホール１３が形成されている。コ
ンタクトホール１３内には、タングステンプラグ１４が
形成されている。また、層間絶縁膜１２上には、タング
ステンプラグ１４と接続するように、ＩｒＳｉＮ膜２０
が形成されている。ＩｒＳｉＮ膜２０上には、Ｐｔ膜２
１が形成されている。このＩｒＳｉＮ膜２０およびＰｔ
膜２１によって下部電極が構成される。また、その下部
電極の上面および側端面を覆うように酸化物系誘電体膜
としての強誘電体膜であるＳＢＴ膜２２が形成されてい
る。ＳＢＴ膜２２の上面および側端面を覆うように、上
部電極を構成するＩｒＳｉＮ膜２３が形成されている。
施形態によるキャパシタ素子の構造を示した断面図であ
る。図１を参照して、まず、第１実施形態のキャパシタ
素子の構造について説明する。この第１実施形態のキャ
パシタ素子では、Ｓｉ基板１０の表面に、ｎ型ドーピン
グ層１１が形成されている。そのｎ型ドーピング層１１
上には、層間絶縁膜１２が形成されている。層間絶縁膜
１２には、コンタクトホール１３が形成されている。コ
ンタクトホール１３内には、タングステンプラグ１４が
形成されている。また、層間絶縁膜１２上には、タング
ステンプラグ１４と接続するように、ＩｒＳｉＮ膜２０
が形成されている。ＩｒＳｉＮ膜２０上には、Ｐｔ膜２
１が形成されている。このＩｒＳｉＮ膜２０およびＰｔ
膜２１によって下部電極が構成される。また、その下部
電極の上面および側端面を覆うように酸化物系誘電体膜
としての強誘電体膜であるＳＢＴ膜２２が形成されてい
る。ＳＢＴ膜２２の上面および側端面を覆うように、上
部電極を構成するＩｒＳｉＮ膜２３が形成されている。
【００２１】また、全面を覆うように層間絶縁膜２５が
形成されている。層間絶縁膜１２および２５には、ｎ型
ドーピング層１１に達するコンタクトホール２６が形成
されており、層間絶縁膜２５には、ＩｒＳｉＮ膜２３に
達するコンタクトホール２７が形成されている。また、
コンタクトホール２６および２７には、それぞれ、電極
２８および２９が形成されている。この電極２８および
２９は、たとえば、ＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／ＴｉＮ
／Ｔｉ（上層／下層）などで構成される。
形成されている。層間絶縁膜１２および２５には、ｎ型
ドーピング層１１に達するコンタクトホール２６が形成
されており、層間絶縁膜２５には、ＩｒＳｉＮ膜２３に
達するコンタクトホール２７が形成されている。また、
コンタクトホール２６および２７には、それぞれ、電極
２８および２９が形成されている。この電極２８および
２９は、たとえば、ＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／ＴｉＮ
／Ｔｉ（上層／下層）などで構成される。
【００２２】次に、図２〜図７を参照して、図１に示し
た第１実施形態のキャパシタ素子の製造プロセスについ
て説明する。
た第１実施形態のキャパシタ素子の製造プロセスについ
て説明する。
【００２３】まず、図２に示すように、Ｓｉ基板１０上
に、ｎ型ドーピング層１１を形成する。そのｎ型ドーピ
ング層１１上に、層間絶縁膜１２を形成する。
に、ｎ型ドーピング層１１を形成する。そのｎ型ドーピ
ング層１１上に、層間絶縁膜１２を形成する。
【００２４】次に、図３に示すように、層間絶縁膜１２
に、コンタクトホール１３を形成する。このコンタクト
ホール１３内および層間絶縁膜１２の上面にタングステ
ンを堆積した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて層間絶
縁膜１２上の余分なタングステンを除去することによっ
て平坦化する。これにより、図３に示されるようなタン
グステンプラグ１４を形成する。
に、コンタクトホール１３を形成する。このコンタクト
ホール１３内および層間絶縁膜１２の上面にタングステ
ンを堆積した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて層間絶
縁膜１２上の余分なタングステンを除去することによっ
て平坦化する。これにより、図３に示されるようなタン
グステンプラグ１４を形成する。
【００２５】次に、図４に示すように、タングステンプ
ラグ１４に接続するＩｒＳｉＮ膜２０をスパッタ法によ
り形成し、続いてＰｔ膜２１を形成する。そして、フォ
トリソグラフィー法とエッチング法とを用いて、ＩｒＳ
ｉＮ膜２０およびＰｔ膜２１をパターニングすることに
よって、下部電極を形成する。
ラグ１４に接続するＩｒＳｉＮ膜２０をスパッタ法によ
り形成し、続いてＰｔ膜２１を形成する。そして、フォ
トリソグラフィー法とエッチング法とを用いて、ＩｒＳ
ｉＮ膜２０およびＰｔ膜２１をパターニングすることに
よって、下部電極を形成する。
【００２６】次に、図５に示すように、Ｐｔ膜２１の上
面と、Ｐｔ膜２１およびＩｒＳｉＮ膜２０の側端面とを
覆うように、ＳＢＴ膜２２を形成する。ここで、ＳＢＴ
膜２２は、ゾル・ゲル法で形成しているが、フォトリソ
グラフィー法によるパターン形成が可能なものを用いて
いる。すなわち、ＳＢＴ塗布後、ＳＢＴをフォトリソグ
ラフィー法（光露光法）でパターニングする。そして、
仮焼成を２００℃、５分で行い、その後、ＳＢＴ膜２２
の焼結のため、酸素雰囲気中で７５０℃、１時間のアニ
ールを行う。
面と、Ｐｔ膜２１およびＩｒＳｉＮ膜２０の側端面とを
覆うように、ＳＢＴ膜２２を形成する。ここで、ＳＢＴ
膜２２は、ゾル・ゲル法で形成しているが、フォトリソ
グラフィー法によるパターン形成が可能なものを用いて
いる。すなわち、ＳＢＴ塗布後、ＳＢＴをフォトリソグ
ラフィー法（光露光法）でパターニングする。そして、
仮焼成を２００℃、５分で行い、その後、ＳＢＴ膜２２
の焼結のため、酸素雰囲気中で７５０℃、１時間のアニ
ールを行う。
【００２７】次に、図６に示すように、ＳＢＴ膜２２の
上面および側端面を覆うように、ＩｒＳｉＮ膜２３を形
成する。そして、このＩｒＳｉＮ膜２３をフォトリソグ
ラフィー法とエッチング法とを用いてパターニングする
ことによって、キャパシタ上部電極を形成する。これに
より、ＩｒＳｉＮ膜２０およびＰｔ膜２１からなる下部
電極と、ＳＢＴ膜２２からなる強誘電体膜と、ＩｒＳｉ
Ｎ膜２３からなる上部電極とを含むキャパシタ５０が形
成される。その後、酸素雰囲気中で６００℃、３０分の
アニールを行う。
上面および側端面を覆うように、ＩｒＳｉＮ膜２３を形
成する。そして、このＩｒＳｉＮ膜２３をフォトリソグ
ラフィー法とエッチング法とを用いてパターニングする
ことによって、キャパシタ上部電極を形成する。これに
より、ＩｒＳｉＮ膜２０およびＰｔ膜２１からなる下部
電極と、ＳＢＴ膜２２からなる強誘電体膜と、ＩｒＳｉ
Ｎ膜２３からなる上部電極とを含むキャパシタ５０が形
成される。その後、酸素雰囲気中で６００℃、３０分の
アニールを行う。
【００２８】次に、図７に示すように、プラズマＣＶＤ
（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏ
ｎ）法を用いて層間絶縁膜２５を形成する。そして、層
間絶縁膜２５および１２に、ｎ型ドーピング層１１に達
するコンタクトホール２６を形成するとともに、層間絶
縁膜２５に、ＩｒＳｉＮ膜２３に達するコンタクトホー
ル２７を形成する。
（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏ
ｎ）法を用いて層間絶縁膜２５を形成する。そして、層
間絶縁膜２５および１２に、ｎ型ドーピング層１１に達
するコンタクトホール２６を形成するとともに、層間絶
縁膜２５に、ＩｒＳｉＮ膜２３に達するコンタクトホー
ル２７を形成する。
【００２９】最後に、図１に示したように、コンタクト
ホール２６および２７をそれぞれ埋め込むように、電極
２８および２９を形成する。この電極２８および２９
は、たとえば、ＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／ＴｉＮ／Ｔ
ｉ（上層／下層）などによって形成される。
ホール２６および２７をそれぞれ埋め込むように、電極
２８および２９を形成する。この電極２８および２９
は、たとえば、ＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／ＴｉＮ／Ｔ
ｉ（上層／下層）などによって形成される。
【００３０】図８は、図１に示した第１実施形態の強誘
電体キャパシタと比較するために作製した比較例による
キャパシタ素子の構造を示した断面図である。図８を参
照して、この比較例によるキャパシタ素子では、図１に
示した第１実施形態の構造において、上部電極を構成す
るＩｒＳｉＮ膜２３に代えて、Ｐｔ膜２４を用いてい
る。図９は、強誘電体キャパシタの分極ヒステリシス特
性を示した特性図である。図９を参照して、図１に示し
た第１実施形態の構造の強誘電体キャパシタのヒステリ
シス特性は、（ａ）に示されており、図８に示した比較
例の構造のヒステリシス特性は（ｂ）に示されている。
図１に示した第１実施形態の構造では、図９の（ａ）か
ら明らかなように、良好な飽和特性を示し、２Ｐｒ値
（Ｐｒ：残留分極値）で約１４μＣ／ｃｍ2になる。こ
れに対して、図８に示した比較例による構造では、図９
の（ｂ）に示されるように、そのヒステリシス特性は劣
化しており、２Ｐｒ値で約２μＣ／ｃｍ2であった。
電体キャパシタと比較するために作製した比較例による
キャパシタ素子の構造を示した断面図である。図８を参
照して、この比較例によるキャパシタ素子では、図１に
示した第１実施形態の構造において、上部電極を構成す
るＩｒＳｉＮ膜２３に代えて、Ｐｔ膜２４を用いてい
る。図９は、強誘電体キャパシタの分極ヒステリシス特
性を示した特性図である。図９を参照して、図１に示し
た第１実施形態の構造の強誘電体キャパシタのヒステリ
シス特性は、（ａ）に示されており、図８に示した比較
例の構造のヒステリシス特性は（ｂ）に示されている。
図１に示した第１実施形態の構造では、図９の（ａ）か
ら明らかなように、良好な飽和特性を示し、２Ｐｒ値
（Ｐｒ：残留分極値）で約１４μＣ／ｃｍ2になる。こ
れに対して、図８に示した比較例による構造では、図９
の（ｂ）に示されるように、そのヒステリシス特性は劣
化しており、２Ｐｒ値で約２μＣ／ｃｍ2であった。
【００３１】図９から明らかなように、上部電極にＩｒ
ＳｉＮ膜２３を用いることによって、キャパシタ形成後
に層間絶縁膜２５を形成した場合にも、水素のＳＢＴ膜
２２への拡散を阻止できることが分かる。その結果、キ
ャパシタ特性の劣化を抑制することができる。
ＳｉＮ膜２３を用いることによって、キャパシタ形成後
に層間絶縁膜２５を形成した場合にも、水素のＳＢＴ膜
２２への拡散を阻止できることが分かる。その結果、キ
ャパシタ特性の劣化を抑制することができる。
【００３２】図１０および図１１は、図１に示した第１
実施形態の構造に対する比較例の構造を示した断面図で
ある。図１０および図１１に示す構造では、強誘電体膜
であるＳＢＴ膜２２の側壁が露出する構造になってい
る。このため、図１０および図１１に示した比較例によ
る構造では、キャパシタ形成後の層間絶縁膜形成工程な
どにおいて、強誘電体膜が直接、水素雰囲気にさらされ
ることになる。これに対して、図１に示した第１実施形
態の構造では、ＳＢＴ膜２２の上面および側端面を覆う
ようにＩｒＳｉＮ膜２３が形成されているので、ＩｒＳ
ｉＮ膜２３を形成した段階で、ＳＢＴ膜２２の側端部が
側方に露出することはない。つまり、図１に示した第１
実施形態のキャパシタ構造では、ＳＢＴ膜２２は、下部
電極を構成するＩｒＳｉＮ膜２０およびＰｔ膜２１と、
上部電極を構成するＩｒＳｉＮ膜２３と、層間絶縁膜１
２とによって囲まれた構造になる。これにより、図１に
示した第１実施形態の構造では、キャパシタ構造を形成
した後に、そのキャパシタ構造を覆う層間絶縁膜２５を
形成する際にも、強誘電体膜であるＳＢＴ膜２２が直接
水素雰囲気にさらされることがない。したがって、図１
に示した第１実施形態の構造は、水素に対する耐性が強
い構造と言える。
実施形態の構造に対する比較例の構造を示した断面図で
ある。図１０および図１１に示す構造では、強誘電体膜
であるＳＢＴ膜２２の側壁が露出する構造になってい
る。このため、図１０および図１１に示した比較例によ
る構造では、キャパシタ形成後の層間絶縁膜形成工程な
どにおいて、強誘電体膜が直接、水素雰囲気にさらされ
ることになる。これに対して、図１に示した第１実施形
態の構造では、ＳＢＴ膜２２の上面および側端面を覆う
ようにＩｒＳｉＮ膜２３が形成されているので、ＩｒＳ
ｉＮ膜２３を形成した段階で、ＳＢＴ膜２２の側端部が
側方に露出することはない。つまり、図１に示した第１
実施形態のキャパシタ構造では、ＳＢＴ膜２２は、下部
電極を構成するＩｒＳｉＮ膜２０およびＰｔ膜２１と、
上部電極を構成するＩｒＳｉＮ膜２３と、層間絶縁膜１
２とによって囲まれた構造になる。これにより、図１に
示した第１実施形態の構造では、キャパシタ構造を形成
した後に、そのキャパシタ構造を覆う層間絶縁膜２５を
形成する際にも、強誘電体膜であるＳＢＴ膜２２が直接
水素雰囲気にさらされることがない。したがって、図１
に示した第１実施形態の構造は、水素に対する耐性が強
い構造と言える。
【００３３】上記のように、上部電極および下部電極と
して、それぞれ、ＩｒＳｉＮ膜２３および２０を用いる
ことによって、水素のＳＢＴ膜２２への拡散を阻止する
ことができる。
して、それぞれ、ＩｒＳｉＮ膜２３および２０を用いる
ことによって、水素のＳＢＴ膜２２への拡散を阻止する
ことができる。
【００３４】なお、下部電極を構成するＩｒＳｉＮ膜２
０は、水素拡散阻止バリア膜として機能することに加え
て、耐酸化バリア膜としても機能する。これにより、Ｓ
ＢＴ膜２２の焼結のための酸素雰囲気でのアニールにお
いて、タングステンプラグ１４が酸化されてＳＢＴ膜２
２が剥がれるという不都合を有効に防止することができ
る。
０は、水素拡散阻止バリア膜として機能することに加え
て、耐酸化バリア膜としても機能する。これにより、Ｓ
ＢＴ膜２２の焼結のための酸素雰囲気でのアニールにお
いて、タングステンプラグ１４が酸化されてＳＢＴ膜２
２が剥がれるという不都合を有効に防止することができ
る。
【００３５】（第２実施形態）図１２は、本発明の第２
実施形態によるキャパシタ素子の構造を示した断面図で
ある。図１２を参照して、この第２実施形態では、図１
に示した第１実施形態の構造において、ＳＢＴ膜２２と
ＩｒＳｉＮ膜２３との間に、Ｐｔ膜２４を挿入した構造
を有する。このように構成することによっても、第１実
施形態と同様、水素のＳＢＴ膜２２への拡散を阻止する
ことができ、その結果、キャパシタ特性の劣化はみられ
ない。
実施形態によるキャパシタ素子の構造を示した断面図で
ある。図１２を参照して、この第２実施形態では、図１
に示した第１実施形態の構造において、ＳＢＴ膜２２と
ＩｒＳｉＮ膜２３との間に、Ｐｔ膜２４を挿入した構造
を有する。このように構成することによっても、第１実
施形態と同様、水素のＳＢＴ膜２２への拡散を阻止する
ことができ、その結果、キャパシタ特性の劣化はみられ
ない。
【００３６】（第３実施形態）図１３は、本発明の第３
実施形態によるキャパシタ素子の構造を示した断面図で
ある。図１３を参照して、この第３実施形態では、図１
に示した第１実施形態の構造において、ＩｒＳｉＮ膜２
３の上にＰｔ膜２４を堆積した構造を有する。このよう
な第３実施形態の構造においても、第１実施形態と同
様、下部電極を構成するＩｒＳｉＮ膜２０と上部電極を
構成するＩｒＳｉＮ膜２３とによってＳＢＴ膜２２への
水素の拡散を阻止することができるので、キャパシタ特
性の劣化はみられない。
実施形態によるキャパシタ素子の構造を示した断面図で
ある。図１３を参照して、この第３実施形態では、図１
に示した第１実施形態の構造において、ＩｒＳｉＮ膜２
３の上にＰｔ膜２４を堆積した構造を有する。このよう
な第３実施形態の構造においても、第１実施形態と同
様、下部電極を構成するＩｒＳｉＮ膜２０と上部電極を
構成するＩｒＳｉＮ膜２３とによってＳＢＴ膜２２への
水素の拡散を阻止することができるので、キャパシタ特
性の劣化はみられない。
【００３７】（第４実施形態）図１４は、本発明の第４
実施形態によるキャパシタ素子の構造を示した断面図で
ある。図１４を参照して、この第４実施形態では、図１
に示した第１実施形態の構造において、キャパシタ部分
の下部電極の下に、水素の透過性の低い絶縁膜であるＳ
ｉＮ膜（シリコン窒化膜）、ＳｉＯＮ膜（シリコン酸化
窒化膜）またはＡｌ2Ｏ3膜（酸化アルミニウム膜）から
なる層間絶縁膜１２ａを設けている。その他の構造は第
１実施形態の構造と同様である。
実施形態によるキャパシタ素子の構造を示した断面図で
ある。図１４を参照して、この第４実施形態では、図１
に示した第１実施形態の構造において、キャパシタ部分
の下部電極の下に、水素の透過性の低い絶縁膜であるＳ
ｉＮ膜（シリコン窒化膜）、ＳｉＯＮ膜（シリコン酸化
窒化膜）またはＡｌ2Ｏ3膜（酸化アルミニウム膜）から
なる層間絶縁膜１２ａを設けている。その他の構造は第
１実施形態の構造と同様である。
【００３８】第４実施形態の構造では、上記のように構
成することによって、強誘電体膜であるＳＢＴ膜２２の
すべての部分が、水素の拡散を抑制する膜で囲まれるこ
とになる。すなわち、ＳＢＴ膜２２は、水素拡散阻止機
能を有するＩｒＳｉＮ膜２０および２３と、水素の透過
性の低い層間絶縁膜１２ａとによって囲まれた構造にな
る。これにより、水素拡散に対する耐性が第１実施形態
よりもさらに向上する。
成することによって、強誘電体膜であるＳＢＴ膜２２の
すべての部分が、水素の拡散を抑制する膜で囲まれるこ
とになる。すなわち、ＳＢＴ膜２２は、水素拡散阻止機
能を有するＩｒＳｉＮ膜２０および２３と、水素の透過
性の低い層間絶縁膜１２ａとによって囲まれた構造にな
る。これにより、水素拡散に対する耐性が第１実施形態
よりもさらに向上する。
【００３９】また、この第４実施形態では、水素の透過
性の低い層間絶縁膜１２ａは、キャパシタ構造の存在す
る部分のみに形成されており、その他の部分では除去さ
れている。これにより、ＭＯＳトランジスタ（図示せ
ず）をスイッチングトランジスタとして用いた半導体メ
モリにおいて、その水素の透過性の低い層間絶縁膜１２
ａが除去されている領域を介して、水素によるＭＯＳト
ランジスタの回復工程を行うことができる。その結果、
水素を含有するガスによって、製造工程で発生した格子
欠陥を回復する工程を容易に行うことができる。
性の低い層間絶縁膜１２ａは、キャパシタ構造の存在す
る部分のみに形成されており、その他の部分では除去さ
れている。これにより、ＭＯＳトランジスタ（図示せ
ず）をスイッチングトランジスタとして用いた半導体メ
モリにおいて、その水素の透過性の低い層間絶縁膜１２
ａが除去されている領域を介して、水素によるＭＯＳト
ランジスタの回復工程を行うことができる。その結果、
水素を含有するガスによって、製造工程で発生した格子
欠陥を回復する工程を容易に行うことができる。
【００４０】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００４１】たとえば、上記実施形態では、水素のバリ
ア膜として、ＩｒＳｉＮ膜２０および２３を用いたが、
本発明はこれに限らず、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、Ｎ
ｉ、ＣｏおよびＭｏの少なくともいずれか１つと、シリ
コンと、窒素とを含有する導電膜であっても同様の効果
を得ることができる。すなわち、これらの金属（Ｍ）
は、一般に窒化物を構成しにくいか、または、窒化物を
構成してもＭｘＮ（ｘ≧２）で安定状態となるものであ
る。このような金属とＳｉとＮとを結合させると、金属
（Ｍ）は、Ｎと結合するよりＳｉと結合しやすくなる。
また、ＮはＳｉと結合しやすくなる。そのため、そのＭ
−Ｓｉ−Ｎ膜は金属シリサイド（Ｍ−Ｓｉ）にＳｉ−Ｎ
を埋め込んだ構造になる。これにより、シリコン窒化
（Ｓｉ−Ｎ）膜が有する水素拡散阻止能力と金属シリサ
イド（Ｍ−Ｓｉ）が有する導電性とを同時に兼ね備える
ことができ、上記した第１実施形態のＩｒＳｉＮ膜と同
様の効果を得ることができる。
ア膜として、ＩｒＳｉＮ膜２０および２３を用いたが、
本発明はこれに限らず、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、Ｎ
ｉ、ＣｏおよびＭｏの少なくともいずれか１つと、シリ
コンと、窒素とを含有する導電膜であっても同様の効果
を得ることができる。すなわち、これらの金属（Ｍ）
は、一般に窒化物を構成しにくいか、または、窒化物を
構成してもＭｘＮ（ｘ≧２）で安定状態となるものであ
る。このような金属とＳｉとＮとを結合させると、金属
（Ｍ）は、Ｎと結合するよりＳｉと結合しやすくなる。
また、ＮはＳｉと結合しやすくなる。そのため、そのＭ
−Ｓｉ−Ｎ膜は金属シリサイド（Ｍ−Ｓｉ）にＳｉ−Ｎ
を埋め込んだ構造になる。これにより、シリコン窒化
（Ｓｉ−Ｎ）膜が有する水素拡散阻止能力と金属シリサ
イド（Ｍ−Ｓｉ）が有する導電性とを同時に兼ね備える
ことができ、上記した第１実施形態のＩｒＳｉＮ膜と同
様の効果を得ることができる。
【００４２】また、上記実施形態では、酸化物系誘電体
膜として強誘電体膜であるＳＢＴ膜２２を用いる例を示
したが、本発明はこれに限らず、ＳＢＴ膜に代えて、Ｐ
ＺＴ膜、ＳｒＢｉ2（Ｔａ，Ｎｂ）2Ｏ9、Ｂｉ4-xＬａx
Ｔｉ3Ｏ12など他の酸化物系の強誘電体膜を用いてもよ
い。
膜として強誘電体膜であるＳＢＴ膜２２を用いる例を示
したが、本発明はこれに限らず、ＳＢＴ膜に代えて、Ｐ
ＺＴ膜、ＳｒＢｉ2（Ｔａ，Ｎｂ）2Ｏ9、Ｂｉ4-xＬａx
Ｔｉ3Ｏ12など他の酸化物系の強誘電体膜を用いてもよ
い。
【００４３】また、上記実施形態では、強誘電体キャパ
シタ素子を用いて説明したが、本発明はこれに限らず、
酸化物系常誘電体を用いたキャパシタ素子を用いる場合
にも、水素による誘電率の低下などを抑制する効果を得
ることができる。すなわち、強誘電体膜であるＳＢＴ膜
２２に代えて、酸化物系常誘電体であるＳＴＯ、Ｔａ 2
Ｏ5またはＢＳＴ膜などを用いた場合においても効果を
得ることができる。
シタ素子を用いて説明したが、本発明はこれに限らず、
酸化物系常誘電体を用いたキャパシタ素子を用いる場合
にも、水素による誘電率の低下などを抑制する効果を得
ることができる。すなわち、強誘電体膜であるＳＢＴ膜
２２に代えて、酸化物系常誘電体であるＳＴＯ、Ｔａ 2
Ｏ5またはＢＳＴ膜などを用いた場合においても効果を
得ることができる。
【００４４】また、上記第１〜第４実施形態では、キャ
パシタ素子のみを含む構造について説明したが、本発明
はこれに限らず、キャパシタ素子とトランジスタとを組
み合わせて半導体メモリを構成したものについても同様
に適用可能である。さらに、本発明は、キャパシタ素子
のみならず、誘電体を用いる素子全般に適用可能であ
る。
パシタ素子のみを含む構造について説明したが、本発明
はこれに限らず、キャパシタ素子とトランジスタとを組
み合わせて半導体メモリを構成したものについても同様
に適用可能である。さらに、本発明は、キャパシタ素子
のみならず、誘電体を用いる素子全般に適用可能であ
る。
【００４５】また、上記実施形態では、下部電極とｎ型
ドーピング層１１とを接続するためのプラグ電極とし
て、タングステンプラグ１４を用いたが、本発明はこれ
に限らず、ポリシリコンプラグを用いてもよい。このよ
うにタングステンプラグやポリシリコンプラグを用いれ
ば、従来用いられているタングステンプラグやポリシリ
コンプラグの形成技術をそのまま適用することができ
る。これにより、ＳＢＴ膜２２への水素の拡散を防止す
ることが可能なスタック型キャパシタ構造を容易に形成
することができる。
ドーピング層１１とを接続するためのプラグ電極とし
て、タングステンプラグ１４を用いたが、本発明はこれ
に限らず、ポリシリコンプラグを用いてもよい。このよ
うにタングステンプラグやポリシリコンプラグを用いれ
ば、従来用いられているタングステンプラグやポリシリ
コンプラグの形成技術をそのまま適用することができ
る。これにより、ＳＢＴ膜２２への水素の拡散を防止す
ることが可能なスタック型キャパシタ構造を容易に形成
することができる。
【００４６】また、上記実施形態では、下部電極をＩｒ
ＳｉＮ膜２０およびＰｔ膜２１からなる２層構造とした
が、本発明はこれに限らず、下部電極を１層のみで形成
してもよい。
ＳｉＮ膜２０およびＰｔ膜２１からなる２層構造とした
が、本発明はこれに限らず、下部電極を１層のみで形成
してもよい。
【００４７】
【発明の効果】以上のように、本発明によれば、水素が
酸化物系誘電体膜に拡散するのを抑制することができる
ので、酸化物系誘電体膜の特性が劣化するのを防止する
ことができる。その結果、良好な素子特性を有する誘電
体素子を提供することができる。
酸化物系誘電体膜に拡散するのを抑制することができる
ので、酸化物系誘電体膜の特性が劣化するのを防止する
ことができる。その結果、良好な素子特性を有する誘電
体素子を提供することができる。
【図１】本発明の第１実施形態によるキャパシタ素子の
構造を示した断面図である。
構造を示した断面図である。
【図２】図１に示した第１実施形態のキャパシタ素子の
製造プロセスを説明するための断面図である。
製造プロセスを説明するための断面図である。
【図３】図１に示した第１実施形態のキャパシタ素子の
製造プロセスを説明するための断面図である。
製造プロセスを説明するための断面図である。
【図４】図１に示した第１実施形態のキャパシタ素子の
製造プロセスを説明するための断面図である。
製造プロセスを説明するための断面図である。
【図５】図１に示した第１実施形態のキャパシタ素子の
製造プロセスを説明するための断面図である。
製造プロセスを説明するための断面図である。
【図６】図１に示した第１実施形態のキャパシタ素子の
製造プロセスを説明するための断面図である。
製造プロセスを説明するための断面図である。
【図７】図１に示した第１実施形態のキャパシタ素子の
製造プロセスを説明するための断面図である。
製造プロセスを説明するための断面図である。
【図８】図１に示した第１実施形態のキャパシタ素子の
比較例による構造を示した断面図である。
比較例による構造を示した断面図である。
【図９】第１実施形態のキャパシタ素子の効果を説明す
るための特性図である。
るための特性図である。
【図１０】図１に示した第１実施形態のキャパシタ素子
の比較例による構造を示した断面図である。
の比較例による構造を示した断面図である。
【図１１】図１に示した第１実施形態のキャパシタ素子
の比較例による構造を示した断面図である。
の比較例による構造を示した断面図である。
【図１２】本発明の第２実施形態によるキャパシタ素子
の構造を示した断面図である。
の構造を示した断面図である。
【図１３】本発明の第３実施形態によるキャパシタ素子
の構造を示した断面図である。
の構造を示した断面図である。
【図１４】本発明の第４実施形態によるキャパシタ素子
の構造を示した断面図である。
の構造を示した断面図である。
１０ Ｓｉ基板 １１ ｎ型ドーピング層 １２、２５ 層間絶縁膜 １２ａ 層間絶縁膜（第２絶縁膜） １４ タングステンプラグ ２０ ＩｒＳｉＮ膜（第１導電膜） ２１、２４ Ｐｔ膜 ２２ ＳＢＴ膜（酸化物系誘電体膜，第１絶縁膜） ２３ ＩｒＳｉＮ膜（第２導電膜） ５０ キャパシタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 Ｆターム(参考） 5F038 AC01 AC05 AC15 CA10 EZ14 EZ20 5F058 BA11 BC20 BD01 BD05 BD10 BD15 BD18 BF46 BH01 BJ01 5F083 AD21 AD56 FR02 GA25 JA13 JA14 JA15 JA17 JA35 JA36 JA37 JA38 JA39 JA40 JA43 JA56 MA06 MA17 MA19 PR23 PR33 PR40
Claims (9)
- 【請求項１】 金属、シリコンおよび窒素を含有する第
１導電膜を含む下部電極と、 酸化物系誘電体膜を含む第１絶縁膜と、 金属、シリコンおよび窒素を含有する第２導電膜を含む
上部電極とを備え、 前記金属は、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、Ｎｉ、Ｃｏおよ
びＭｏからなるグループより選択される少なくとも１つ
を含む、誘電体素子。 - 【請求項２】 前記酸化物系誘電体膜を含む第１絶縁膜
は、前記第１導電膜を含む下部電極と、前記第２導電膜
を含む上部電極と、水素の透過性の低い第２絶縁膜とに
よって囲まれている、請求項１に記載の誘電体素子。 - 【請求項３】 前記水素の透過性の低い第２絶縁膜は、
前記第１絶縁膜、前記下部電極および前記上部電極が形
成される素子領域以外の領域では除去されている、請求
項２に記載の誘電体素子。 - 【請求項４】 前記水素の透過性の低い第２絶縁膜は、
シリコン窒化膜、シリコン酸化窒化膜および酸化アルミ
ニウム膜のうち少なくともいずれかを含む、請求項２ま
たは３に記載の誘電体素子。 - 【請求項５】 前記下部電極の上面および側端面を覆う
ように前記酸化物系誘電体膜を含む第１絶縁膜が形成さ
れているとともに、前記第１絶縁膜の上面および側端面
を覆うように前記上部電極が形成されている、請求項１
〜４のいずれか１項に記載の誘電体素子。 - 【請求項６】 前記第１導電膜は、プラグ上に形成され
ている、請求項１〜５のいずれか１項に記載の誘電体素
子。 - 【請求項７】 前記プラグは、ポリシリコンプラグおよ
びタングステンプラグのいずれかを含む、請求項６に記
載の誘電体素子。 - 【請求項８】 導電領域を含む半導体基板上に、前記導
電領域に達する開口部を有する層間絶縁膜を形成する工
程と、 前記開口部内および前記層間絶縁膜上に導電材料を形成
した後、研磨することによって、前記開口部内にプラグ
を形成する工程と、 前記プラグに接続するように、Ｉｒ、Ｐｔ、Ｒｕ、Ｒ
ｅ、Ｎｉ、ＣｏおよびＭｏからなるグループより選択さ
れる少なくとも１つを有する金属、シリコンおよび窒素
を含有する第１導電膜を含む下部電極を形成する工程
と、 前記下部電極上に、酸化物系誘電体膜を含む第１絶縁膜
を形成する工程と、 前記第１絶縁膜上に、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｅ、Ｎｉ、
ＣｏおよびＭｏからなるグループより選択される少なく
とも１つを有する金属、シリコンおよび窒素を含有する
第２導電膜を含む上部電極を形成する工程とを備えた、
誘電体素子の製造方法。 - 【請求項９】 前記酸化物系誘電体膜を含む第１絶縁膜
は、光露光によってパターニングされる、請求項８に記
載の誘電体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001029147A JP2002231903A (ja) | 2001-02-06 | 2001-02-06 | 誘電体素子およびその製造方法 |
| US10/060,260 US6762476B2 (en) | 2001-02-06 | 2002-02-01 | Dielectric element including oxide dielectric film and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001029147A JP2002231903A (ja) | 2001-02-06 | 2001-02-06 | 誘電体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002231903A true JP2002231903A (ja) | 2002-08-16 |
Family
ID=18893526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001029147A Pending JP2002231903A (ja) | 2001-02-06 | 2001-02-06 | 誘電体素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6762476B2 (ja) |
| JP (1) | JP2002231903A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173386A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066376A1 (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Limited | 誘電体膜の形成方法 |
| US7105400B2 (en) * | 2003-09-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| US7543142B2 (en) * | 2003-12-19 | 2009-06-02 | Intel Corporation | Method and apparatus for performing an authentication after cipher operation in a network processor |
| US7791141B2 (en) * | 2004-07-09 | 2010-09-07 | International Business Machines Corporation | Field-enhanced programmable resistance memory cell |
| US7709873B2 (en) * | 2005-03-31 | 2010-05-04 | Intel Corporation | Polymer memory with adhesion layer containing an immobilized metal |
| KR100791197B1 (ko) * | 2005-06-16 | 2008-01-02 | 후지쯔 가부시끼가이샤 | 유전체막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 |
| US7659602B2 (en) * | 2008-06-02 | 2010-02-09 | Qimonda Ag | Semiconductor component with MIM capacitor |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183569A (ja) | 1989-01-10 | 1990-07-18 | Seiko Epson Corp | 強誘電体記憶装置 |
| DE69014027T2 (de) | 1989-08-30 | 1995-06-01 | Nec Corp | Dünnfilmkondensatoren und deren Herstellungsverfahren. |
| US5111355A (en) | 1990-09-13 | 1992-05-05 | National Semiconductor Corp. | High value tantalum oxide capacitor |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| JPH08101137A (ja) | 1994-09-30 | 1996-04-16 | Sony Corp | 検査装置 |
| US5822175A (en) * | 1995-04-13 | 1998-10-13 | Matsushita Electronics Corporation | Encapsulated capacitor structure having a dielectric interlayer |
| US5612574A (en) | 1995-06-06 | 1997-03-18 | Texas Instruments Incorporated | Semiconductor structures using high-dielectric-constant materials and an adhesion layer |
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| US6004839A (en) | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| JP3474352B2 (ja) | 1996-03-18 | 2003-12-08 | 株式会社東芝 | 薄膜キャパシタ及び半導体装置 |
| JPH09289291A (ja) | 1996-04-19 | 1997-11-04 | Texas Instr Japan Ltd | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 |
| KR100234361B1 (ko) | 1996-06-17 | 1999-12-15 | 윤종용 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
| US5843830A (en) | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
| JPH1056145A (ja) | 1996-08-07 | 1998-02-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH1093043A (ja) | 1996-09-13 | 1998-04-10 | Mitsubishi Electric Corp | キャパシタを有する半導体装置 |
| JP3281839B2 (ja) | 1997-06-16 | 2002-05-13 | 三洋電機株式会社 | 誘電体メモリおよびその製造方法 |
| TW421858B (en) | 1997-06-30 | 2001-02-11 | Texas Instruments Inc | Integrated circuit capacitor and memory |
| JP3212930B2 (ja) * | 1997-11-26 | 2001-09-25 | 日本電気株式会社 | 容量及びその製造方法 |
| US6320213B1 (en) | 1997-12-19 | 2001-11-20 | Advanced Technology Materials, Inc. | Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same |
| US6178082B1 (en) | 1998-02-26 | 2001-01-23 | International Business Machines Corporation | High temperature, conductive thin film diffusion barrier for ceramic/metal systems |
| US5998258A (en) | 1998-04-22 | 1999-12-07 | Motorola, Inc. | Method of forming a semiconductor device having a stacked capacitor structure |
| JPH11307736A (ja) | 1998-04-22 | 1999-11-05 | Sharp Corp | 半導体メモリ素子の製造方法 |
| JP2000040800A (ja) | 1998-07-24 | 2000-02-08 | Sharp Corp | 強誘電体記憶素子及びその製造方法 |
| JP3249481B2 (ja) | 1998-11-13 | 2002-01-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6225656B1 (en) | 1998-12-01 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same |
| JP2000200886A (ja) | 1999-01-07 | 2000-07-18 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100316798B1 (ko) * | 1999-03-16 | 2001-12-22 | 박종섭 | 반도체장치의 커패시터 및 그의 제조방법 |
| JP2000340769A (ja) | 1999-06-01 | 2000-12-08 | Mitsubishi Electric Corp | キャパシタの電極構造 |
| US6235603B1 (en) | 1999-07-12 | 2001-05-22 | Motorola Inc. | Method for forming a semiconductor device using an etch stop layer |
| JP2001257327A (ja) * | 2000-03-10 | 2001-09-21 | Nec Corp | 半導体装置およびその製造方法 |
| KR100396879B1 (ko) * | 2000-08-11 | 2003-09-02 | 삼성전자주식회사 | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 |
| US7057246B2 (en) * | 2000-08-23 | 2006-06-06 | Reflectivity, Inc | Transition metal dielectric alloy materials for MEMS |
-
2001
- 2001-02-06 JP JP2001029147A patent/JP2002231903A/ja active Pending
-
2002
- 2002-02-01 US US10/060,260 patent/US6762476B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173386A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020105048A1 (en) | 2002-08-08 |
| US6762476B2 (en) | 2004-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100725451B1 (ko) | 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법 | |
| JP4827653B2 (ja) | 半導体装置とその製造方法 | |
| JP5251864B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006270095A (ja) | 強誘電体構造物、これの製造方法、これを含む半導体装置及びそれの製造方法 | |
| JP4930371B2 (ja) | 半導体装置及びその製造方法 | |
| JP5076890B2 (ja) | 半導体装置及びその製造方法 | |
| JP5672832B2 (ja) | 半導体装置とその製造方法 | |
| US6717197B2 (en) | Ferroelectric memory device and method of fabricating the same | |
| JPH11243184A (ja) | 高誘電率キャパシタおよび製造方法 | |
| US20020055191A1 (en) | Dielectric element including oxide-based dielectric film and method of fabricating the same | |
| JPWO2006103779A1 (ja) | 半導体装置及びその製造方法 | |
| JP5168273B2 (ja) | 半導体装置とその製造方法 | |
| US7244979B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002231903A (ja) | 誘電体素子およびその製造方法 | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2006310637A (ja) | 半導体装置 | |
| JP2006302976A (ja) | 半導体装置及びその製造方法 | |
| JP2005057103A (ja) | 半導体装置及びその製造方法 | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| JP2002289810A (ja) | 半導体装置およびその製造方法 | |
| JP4095582B2 (ja) | 半導体装置及びその製造方法 | |
| JP3797413B2 (ja) | 半導体装置およびその製造方法 | |
| KR100943011B1 (ko) | 반도체 장치 및 그 제조 방법 |