JP4095582B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4095582B2 JP4095582B2 JP2004172696A JP2004172696A JP4095582B2 JP 4095582 B2 JP4095582 B2 JP 4095582B2 JP 2004172696 A JP2004172696 A JP 2004172696A JP 2004172696 A JP2004172696 A JP 2004172696A JP 4095582 B2 JP4095582 B2 JP 4095582B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- srruo
- pzt
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000003990 capacitor Substances 0.000 claims description 65
- 238000004544 sputter deposition Methods 0.000 claims description 37
- 229910044991 metal oxide Inorganic materials 0.000 claims description 17
- 150000004706 metal oxides Chemical class 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 230000006386 memory function Effects 0.000 claims description 5
- 238000003980 solgel method Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 352
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 68
- 229910004121 SrRuO Inorganic materials 0.000 description 59
- 239000010936 titanium Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 40
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 37
- 229910052697 platinum Inorganic materials 0.000 description 34
- 150000004767 nitrides Chemical class 0.000 description 32
- 229910052719 titanium Inorganic materials 0.000 description 32
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 28
- 229910052721 tungsten Inorganic materials 0.000 description 28
- 239000010937 tungsten Substances 0.000 description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 24
- 239000001301 oxygen Substances 0.000 description 24
- 229910052760 oxygen Inorganic materials 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 16
- 238000002955 isolation Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 229910052741 iridium Inorganic materials 0.000 description 14
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229910052707 ruthenium Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052745 lead Inorganic materials 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910016062 BaRuO Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910002353 SrRuO3 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体装置及びその製造方法に関し、特に誘電体膜を用いたキャパシタを有する半導体装置及びその製造方法に関するものである。
近年、強誘電体薄膜を利用した不揮発性メモリである強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の開発が進んでいる。
ＦｅＲＡＭでは、キャパシタ部分にＰＺＴ（Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３）、ＢＩＴ（Ｂｉ４Ｔｉ３Ｏ１２）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）などの強誘電体材料を使用する。いずれも酸素八面体を基本構造とするペロブスカイト構造を基本とした結晶構造をもつ。これらの材料は従来のＳｉ酸化膜と異なり、アモルファス状態ではその特徴である強誘電性は発現しないため、使用することができない。よって結晶化するための工程、例えば高温での結晶化熱処理、高温でのＩｎ−ｓｉｔｕ結晶化プロセスなどが必要となる。材料にもよるが、一般的に少なくとも４００−７００℃の温度が結晶化のために必要となる。成膜方法としては、ＭＯＣＶＤ法、スパッタリング法、溶液法（ＣＳＤ：Ｃｈｅｍｉｃａｌ Ｓｏｌｕｔｉｏｎ Ｄｅｐｏｓｉｔｉｏｎ）がある。
また特許文献１には、このような強誘電体薄膜を利用した半導体装置の製造方法が開示されている。
特開２０００−２６０９５４号公報
上述したような代表的な強誘電体材料としてＰｂ化合物であるＰＺＴを利用したＦｅＲＡＭでは、本質的に疲労要素を含んでいるため、電極として導電性酸化物材料が求められる。導電性酸化物材料としては、ＰＺＴ等のペロブスカイト型酸化物材料と界面整合性の良い導電性ペロブスカイト型酸化物膜、例えばＳｒＲｕＯ３膜が用いられる。
しかしながら、Ｒｕ元素を含むＳｒＲｕＯ３を電極膜に適応すると、ＰＺＴとＳｒＲｕＯ３との膜界面及びＰＺＴ粒界中で余剰ＰｂとＲｕとが反応して、導電性であるリークパス（Ｐｂ２Ｒｕ２Ｏ７ーＸ等）を形成し、これに起因する漏れ電流増大により特性劣化問題が発生する。
本発明の目的は、誘電体膜を用いたキャパシタにおける漏れ電流を抑制する半導体装置及びその製造方法を提供することにある。
課題を解決し目的を達成するために、本発明の実施形態の半導体装置及びその製造方法は以下の如く構成されている。
本発明の一実施形態の半導体装置は、半導体基板と、前記半導体基板の上方に設けられた下部電極と、この下部電極の上方に設けられた誘電体膜と、この誘電体膜の上方に設けられた上部電極と、を有するキャパシタと、を備え、前記上部電極は、ＡＢＯ３ペロブスカイト型酸化物からなり、かつＢサイト元素としてＲｕ元素及びドープされたＴｉ元素を含む金属酸化物からなる。
本発明の一実施形態の半導体装置の製造方法は、半導体基板の上方に下部電極を設け、この下部電極の上方に誘電体膜を設け、この誘電体膜の上方に、ＡＢＯ３ペロブスカイト型酸化物からなり、かつＢサイト元素としてＲｕ元素及びドープされたＴｉ元素を含む金属酸化物からなる上部電極を設けることで、キャパシタを形成する。
本発明によれば、誘電体膜を用いたキャパシタにおける漏れ電流を抑制する半導体装置及びその製造方法を提供できる。すなわち本発明によれば、特性の優れた安定したキャパシタの形成を可能にしつつ、信頼性の高い微細かつ高密度で高集積なＦｅＲＡＭやＤＲＡＭなどの半導体装置を提供することが可能になる。
以下、実施の形態を図面を参照して説明する。
（第１の実施の形態）
図１の（ａ）〜（ｃ）は、本第１の実施の形態に係るＦｅＲＡＭの製造プロセスを示す断面図である。本第１の実施の形態では、キャパシタにおいて、強誘電体膜であるＰＺＴ（Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３）膜と上部電極をなす金属酸化物からなるＳｒＲｕＯ３膜との間に膜厚２．５ｎｍのチタン（Ｔｉ）元素を含む金属膜を配置し、このキャパシタをオフセット型ＦｅＲＡＭセルに適用した例について述べる。
図１の（ａ）〜（ｃ）は、本第１の実施の形態に係るＦｅＲＡＭの製造プロセスを示す断面図である。本第１の実施の形態では、キャパシタにおいて、強誘電体膜であるＰＺＴ（Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３）膜と上部電極をなす金属酸化物からなるＳｒＲｕＯ３膜との間に膜厚２．５ｎｍのチタン（Ｔｉ）元素を含む金属膜を配置し、このキャパシタをオフセット型ＦｅＲＡＭセルに適用した例について述べる。
まず、図１の（ａ）に示すように、Ｐ型Ｓｉ基板Ｓ表面のトランジスタ活性領域以外の領域に、素子分離のための溝を形成し、該溝内にＳｉＯ２を埋め込んで素子分離領域１０１を形成する（Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）。続いて、スイッチ動作を行うためのトランジスタを形成する。
まず、Ｓｉ基板Ｓ全面に熱酸化により厚さ６ｎｍ程度の酸化膜１０２を形成し、続いて酸化膜１０２全面にヒ素をドープしたｎ＋型多結晶シリコン膜１０３を形成し、さらに多結晶シリコン膜１０３上にＷＳｉｘ膜１０４を、ＷＳｉｘ膜１０４上に窒化膜１０５を形成する。その後、多結晶シリコン膜１０３、ＷＳｉｘ膜１０４、及び窒化膜１０５を通常の光リソグラフィ法及びＲＩＥ法により加工し、ゲート電極１００を形成する。
さらに、窒化膜１０６を堆積し、ＲＩＥによる側壁残しの手法によってゲート電極１００側壁にスペーサ部を設ける。同時に、プロセスの詳細は省くが、イオン注入法及び熱処理によってソース・ドレイン領域１０７を形成する。
次に、図１の（ｂ）に示すように、全面にＣＶＤ酸化膜１０８を堆積後、一旦ＣＭＰ法により平坦化を行い、トランジスタの一方のソース・ドレイン領域１０７に連通するコンタクトホール１０９を形成する。この後、スパッタリング法あるいはＣＶＤ法により薄いチタン膜を堆積し、フォーミングガス中で熱処理を行うことによってＴｉＮ膜１１０を形成する。続いて、ＣＶＤタングステン１１１を全面に堆積し、ＣＭＰ法によりコンタクトホール１０９外の領域からタングステン１１１を除去し、コンタクトホール１０９内にタングステンを埋め込む。
その後、全面にＣＶＤ窒化膜１１２を堆積し、さらにトランジスタの他方のソース・ドレイン領域１０７に連通するコンタクトホール１１３を形成し、同様にしてＴｉＮ膜１１４を形成し、タングステン１１５をコンタクトホール１１３内に埋め込み、キャパシタに連通するプラグを形成する。
この後、図１の（ｃ）に示すように、スパッタリング法により厚さ１０ｎｍのチタン膜１１６をＣＶＤ窒化膜１１２全面に堆積し、続いてスパッタリング法により厚さ１００ｎｍ程度の白金膜１１７をチタン膜１１６上全面に堆積する。この後、白金膜１１７上全面にキャパシタ下部電極２００となる厚さ１０ｎｍの第１のＳｒＲｕＯ３膜１１８をスパッタリング法により堆積し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）により第１のＳｒＲｕＯ３膜１１８の結晶化を行う。この際、たとえば５５０℃の温度下で第１のＳｒＲｕＯ３膜１１８を堆積することにより、質の良い結晶質ＳｒＲｕＯ３膜を容易に形成することが可能である。
さらに、第１のＳｒＲｕＯ３膜１１８上にキャパシタ誘電体膜３００となるＰＺＴ膜１１９をスパッタリング法により形成し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）によりＰＺＴ膜１１９の結晶化を行う。この後、ＰＺＴ膜１１９上に厚さ２．５ｎｍのチタン膜１２０をスパッタリング法により堆積し、さらにチタン膜１２０上にキャパシタ上部電極４００となる厚さ１０ｎｍの第２のＳｒＲｕＯ３膜（ＡＢＯ３ペロブスカイト型酸化物膜）１２１をスパッタリング法により堆積し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）により第２のＳｒＲｕＯ３膜１２１の結晶化を行う。この際、たとえば５５０℃の温度下で第２のＳｒＲｕＯ３膜１２１を堆積することにより、質の良い結晶質ＳｒＲｕＯ３膜を容易に形成することが可能である。その後、第２のＳｒＲｕＯ３膜１２１上に白金膜１２２をスパッタリング法により形成する。
続いて、一旦加工マスク材としてＣＶＤ酸化膜を堆積し、光リソグラフィ法とＲＩＥ法によって該ＣＶＤ酸化膜をパターンニングしフォトレジストを除去した後、白金膜１２２、第２のＳｒＲｕＯ３膜１２１、チタン膜１２０、ＰＺＴ膜１１９をＲＩＥ法によってエッチング加工し、さらに光リソグラフィ法とＲＩＥ法の組合せによって第１のＳｒＲｕＯ３膜１１８、白金膜１１７，チタン膜１１６の順にパターニング加工を行い、キャパシタ１０の形成を完了する。キャパシタ１０は不揮発性メモリ機能を有する。この後、キャパシタ１０全面にＣＶＤ酸化膜１２３を堆積してキャパシタ１０を覆い、加工時にＰＺＴ膜１１９に生じたダメージを除去するために、酸素雰囲気下で６５０℃程度の熱処理を行う。
この後、詳細は省略するが、ドライブ線、ビット線の形成、さらにトランジスタの他方のソース・ドレイン領域１０７に連通するコンタクトと白金膜１２２を結ぶ配線５０の形成、上層メタル配線の工程を経て、ＦｅＲＡＭが完成することになる。
なお、第２のＳｒＲｕＯ３膜１２１の代わりにＢａＲｕＯ３膜等も使用することも可能である。また、チタン膜１２０はスパッタリング法以外に、ＣＶＤ法やゾル−ゲル法によって形成することもできる。
以上のように、本第１の実施の形態によるＦｅＲＡＭのキャパシタは、Ｒｕ元素を含む金属酸化物を用いた上部電極とＰＺＴ膜との間にＴｉ元素を含む金属膜を設けている。これにより、ＰＺＴ膜と上部電極との膜界面及びＰＺＴ粒界中で余剰ＰｂとＲｕとが反応することを防止し、漏れ電流を抑制することができる。
（第２の実施の形態）
図２の（ａ）〜（ｃ）は、本第２の実施の形態に係るＦｅＲＡＭの製造プロセスを示す断面図である。本第２の実施の形態では、キャパシタにおいて、上部電極をなす金属酸化物からなるＳｒＲｕＯ３膜にチタン元素をドープして膜厚１０ｎｍのＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜とし、このキャパシタをオフセット型ＦｅＲＡＭセルに適用した例について述べる。なお、その他の構成は第１の実施の形態と同様である。
図２の（ａ）〜（ｃ）は、本第２の実施の形態に係るＦｅＲＡＭの製造プロセスを示す断面図である。本第２の実施の形態では、キャパシタにおいて、上部電極をなす金属酸化物からなるＳｒＲｕＯ３膜にチタン元素をドープして膜厚１０ｎｍのＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜とし、このキャパシタをオフセット型ＦｅＲＡＭセルに適用した例について述べる。なお、その他の構成は第１の実施の形態と同様である。
まず、図２の（ａ）に示すように、Ｐ型Ｓｉ基板Ｓ表面のトランジスタ活性領域以外の領域に、素子分離のための溝を形成し、該溝内にＳｉＯ２を埋め込んで素子分離領域２０１を形成する（Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）。続いて、スイッチ動作を行うためのトランジスタを形成する。
まず、Ｓｉ基板Ｓ全面に熱酸化により厚さ６ｎｍ程度の酸化膜２０２を形成し、続いて酸化膜２０２全面にヒ素をドープしたｎ＋型多結晶シリコン膜２０３を形成し、さらに多結晶シリコン膜２０３上にＷＳｉｘ膜２０４を、ＷＳｉｘ膜２０４上に窒化膜２０５を形成する。その後、多結晶シリコン膜２０３、ＷＳｉｘ膜２０４、及び窒化膜２０５を通常の光リソグラフィ法及びＲＩＥ法により加工し、ゲート電極１００を形成する。
さらに、窒化膜２０６を堆積し、ＲＩＥによる側壁残しの手法によってゲート電極１００側壁にスペーサ部を設ける。同時に、プロセス詳細は省くが、イオン注入法および熱処理によってソース・ドレイン領域２０７を形成する。
次に、図２の（ｂ）に示すように、全面にＣＶＤ酸化膜２０８を堆積後、一旦ＣＭＰ法により平坦化を行い、トランジスタの一方のソース・ドレイン領域２０７に連通するコンタクトホール２０９を形成する。この後、スパッタリング法あるいはＣＶＤ法により薄いチタン膜を堆積し、フォーミングガス中で熱処理を行うことによってＴｉＮ膜２１０を形成する。続いて、ＣＶＤタングステン２１１を全面に堆積し、ＣＭＰ法によりコンタクトホール１０９外の領域からタングステン２１１を除去し、コンタクトホール２０９内にタングステンを埋め込む。
その後、全面にＣＶＤ窒化膜２１２を堆積し、さらにトランジスタの他方のソース・ドレイン領域２０７に連通するコンタクトホール２１３を形成し、同様にしてＴｉＮ膜２１４を形成し、タングステン２１５をコンタクトホール２１３内に埋め込み、キャパシタに連通するプラグを形成する。
この後、図２の（ｃ）に示すように、スパッタリング法により厚さ１０ｎｍのチタン膜２１６をＣＶＤ窒化膜２１２全面に堆積し、続いてスパッタリング法により厚さ１００ｎｍ程度の白金膜２１７をチタン膜２１６上全面に堆積する。この後、白金膜２１７上全面にキャパシタ下部電極２００となる厚さ１０ｎｍのＳｒＲｕＯ３膜２１８をスパッタリング法により堆積し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）によりＳｒＲｕＯ３膜２１８の結晶化を行う。この際、たとえば５５０℃の温度下でＳｒＲｕＯ３膜２１８を堆積することにより、質の良い結晶質ＳｒＲｕＯ３膜を容易に形成することが可能である。
さらに、ＳｒＲｕＯ３膜２１８上にキャパシタ誘電体膜３００となるＰＺＴ膜２１９をスパッタリング法により形成し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）によりＰＺＴ膜２１９の結晶化を行う。この後、ＰＺＴ膜２１９上に、キャパシタ上部電極４００となる厚さ１０ｎｍのＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜（ＡＢＯ３ペロブスカイト型酸化物膜）２２０をスパッタリング法により堆積し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）によりＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜２２０の結晶化を行う。なお、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜２２０は、ＳｒＲｕＯ３膜にチタン元素をドープした膜であり、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３中のＴｉの含有率は５０％未満である。この際、たとえば５５０℃の温度下でＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜２２０を堆積することにより、質の良い結晶質Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜を容易に形成することが可能である。その後、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜２２０上に白金膜２２１をスパッタリング法により形成する。
続いて、一旦加工マスク材としてＣＶＤ酸化膜を堆積し、光リソグラフィ法とＲＩＥ法によって該ＣＶＤ酸化膜をパターンニングしフォトレジストを除去した後、白金膜２２１、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜２２０、ＰＺＴ膜２１９をＲＩＥ法によってエッチング加工し、さらに光リソグラフィ法とＲＩＥ法の組合せによってＳｒＲｕＯ３膜２１８、白金膜２１７、チタン膜２１６の順にパターニング加工を行い、キャパシタ２０の形成を完了する。キャパシタ２０は不揮発性メモリ機能を有する。この後、キャパシタ２０全面にＣＶＤ酸化膜２２２を堆積してキャパシタ２０を覆い、加工時にＰＺＴ膜２１９に生じたダメージを除去するために、酸素雰囲気下で６５０℃程度の熱処理を行う。
この後、詳細は省略するが、ドライブ線、ビット線の形成、さらにトランジスタの他方のソース・ドレイン領域２０７に連通するコンタクトと白金膜２２１を結ぶ配線５０の形成、上層メタル配線の工程を経て、ＦｅＲＡＭが完成することになる。
なお、本第２の実施の形態においては、キャパシタ上部電極としてＳｒＲｕＯ３にチタン元素をドープしたＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜２２０を形成しているが、このような材料に限定されることはなく、Ｂａ（Ｒｕ，Ｔｉ）Ｏ３膜等も使用することが可能である。
以上のように、本第２の実施の形態によるＦｅＲＡＭのキャパシタは、Ｒｕ元素とＴｉ元素とを含む金属酸化物を用いた上部電極を適用している。これにより、ＰＺＴ膜と上部電極との膜界面及びＰＺＴ粒界中で余剰ＰｂとＲｕとが反応することを防止し、漏れ電流を抑制することができる。
（第３の実施の形態）
図３の（ａ）〜（ｃ）は、本第３の実施の形態に係るＦｅＲＡＭの製造プロセスを示す断面図である。本第３の実施の形態では、キャパシタ下に位置するプラグ材にタングステンを用い、該キャパシタにおいて強誘電体膜であるＰＺＴ膜と上部電極をなす金属酸化物からなるＳｒＲｕＯ３膜との間に膜厚２．５ｎｍのチタン（Ｔｉ）元素を含む金属膜を配置し、ＣＯＰ型ＦｅＲＡＭセルに適用した例について述べる。
図３の（ａ）〜（ｃ）は、本第３の実施の形態に係るＦｅＲＡＭの製造プロセスを示す断面図である。本第３の実施の形態では、キャパシタ下に位置するプラグ材にタングステンを用い、該キャパシタにおいて強誘電体膜であるＰＺＴ膜と上部電極をなす金属酸化物からなるＳｒＲｕＯ３膜との間に膜厚２．５ｎｍのチタン（Ｔｉ）元素を含む金属膜を配置し、ＣＯＰ型ＦｅＲＡＭセルに適用した例について述べる。
まず、図３の（ａ）に示すように、Ｐ型Ｓｉ基板Ｓ表面のトランジスタ活性領域以外の領域に、素子分離のための溝を形成し、該溝内にＳｉＯ２を埋め込んで素子分離領域３０１を形成する（Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）。続いて、スイッチ動作を行うためのトランジスタを形成する。
まず、Ｓｉ基板Ｓ全面に熱酸化により厚さ６ｎｍ程度の酸化膜３０２を形成し、続いて酸化膜１０２全面にヒ素をドープしたｎ＋型多結晶シリコン膜３０３を形成し、さらに多結晶シリコン膜３０３上にＷＳｉｘ膜３０４を、ＷＳｉｘ膜３０４上に窒化膜３０５を形成する。その後、多結晶シリコン膜３０３、ＷＳｉｘ膜３０４、及び窒化膜３０５を通常の光リソグラフィ法及びＲＩＥ法により加工し、ゲート電極１００を形成する。
さらに、窒化膜３０６を堆積し、ＲＩＥによる側壁残しの手法によってゲート電極１００側壁にスペーサ部を設ける。同時に、プロセスの詳細は省くが、イオン注入法及び熱処理によってソース・ドレイン領域３０７を形成する。
次に、図３の（ｂ）に示すように、全面にＣＶＤ酸化膜３０８を堆積後、一旦ＣＭＰ法により平坦化を行い、トランジスタの一方のソース・ドレイン領域３０７に連通するコンタクトホール３０９を形成する。この後、スパッタリング法あるいはＣＶＤ法により薄いチタン膜を堆積し、フォーミングガス中で熱処理を行うことによってＴｉＮ膜３１０を形成する。続いて、ＣＶＤタングステン３１１を全面に堆積し、ＣＭＰ法によりコンタクトホール３０９外の領域からタングステン３１１を除去し、コンタクトホール３０９内にタングステンを埋め込む。
その後、全面にＣＶＤ窒化膜３１２を堆積し、さらにトランジスタの他方のソース・ドレイン領域３０７に連通するコンタクトホール３１３を形成し、同様にしてＴｉＮ膜３１４を形成し、タングステン３１５をコンタクトホール３１３内に埋め込み、キャパシタに連通するプラグを形成する。
この後、図３の（ｃ）に示すように、スパッタリング法により厚さ１０ｎｍのチタン膜３１６をＣＶＤ窒化膜３１２全面に堆積し、続いてスパッタリング法により厚さ１００ｎｍ程度のイリジウム膜３１７をチタン膜３１６上全面に堆積する。この後、イリジウム膜３１７上全面に厚さ５０ｎｍ程度の白金膜３１８をスパッタリング法により堆積する。この後、白金膜３１８上全面にキャパシタ下部電極２００となる厚さ１０ｎｍの第１のＳｒＲｕＯ３膜３１９をスパッタリング法により堆積し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）により第１のＳｒＲｕＯ３膜３１９の結晶化を行う。この際、たとえば５５０℃の温度下で第１のＳｒＲｕＯ３膜３１９を堆積することにより、質の良い結晶質ＳｒＲｕＯ３膜を容易に形成することが可能である。
さらに、第１のＳｒＲｕＯ３膜３１９上にキャパシタ誘電体膜３００となるＰＺＴ膜３２０をスパッタリング法により形成し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）によりＰＺＴ膜３２０の結晶化を行う。この後、ＰＺＴ膜３２０上に厚さ２．５ｎｍのチタン膜３２１をスパッタリング法により堆積し、さらにチタン膜３２１上にキャパシタ上部電極４００となる厚さ１０ｎｍの第２のＳｒＲｕＯ３膜（ＡＢＯ３ペロブスカイト型酸化物膜）３２２をスパッタリング法により堆積し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）により第２のＳｒＲｕＯ３膜３２２の結晶化を行う。この際、たとえば５５０℃の温度下で第２のＳｒＲｕＯ３膜３２２を堆積することにより、質の良い結晶質ＳｒＲｕＯ３膜を容易に形成することが可能である。その後、第２のＳｒＲｕＯ３膜３２２上に白金膜３２３をスパッタリング法により形成する。
続いて、一旦加工マスク材としてＣＶＤ酸化膜を堆積し、光リソグラフィ法とＲＩＥ法によって該ＣＶＤ酸化膜をパターンニングしフォトレジストを除去した後、白金膜３２３、第２のＳｒＲｕＯ３膜３２２、チタン膜３２１、ＰＺＴ膜３２０をＲＩＥ法によってエッチング加工し、さらに光リソグラフィ法とＲＩＥ法の組合せによって第１のＳｒＲｕＯ３膜３１９、白金膜３１８、イリジウム膜３１７，チタン膜３１６の順にパターニング加工を行い、キャパシタ３０の形成を完了する。キャパシタ３０は不揮発性メモリ機能を有する。この後、キャパシタ３０全面にＣＶＤ酸化膜３２４を堆積してキャパシタ３０を覆い、加工時にＰＺＴ膜３２１に生じたダメージを除去するために、酸素雰囲気下で６５０℃程度の熱処理を行う。この際、酸素はキャパシタ３０内にも浸透しダメージ回復に寄与する一方、その一部は下部電極２００にも達するが、イリジウム膜３１７に酸素拡散抑止効果があるため、下部のタングステン３１５が酸化することはない。
この後、詳細は省略するが、ドライブ線、ビット線の形成、上層メタル配線の工程を経て、ＦｅＲＡＭが完成することになる。
なお、本第３の実施の形態においては、イリジウム膜３１７を形成しているが、イリジウム膜の代わりにルテニウム等の貴金属材料及びその酸化物を用いることも可能である。また、膜厚１０ｎｍのＳｒＲｕＯ３膜３１９，３２２の代わりにＢａＲｕＯ３等も使用することが可能である。また、チタン膜３２１はスパッタリング法以外に、ＣＶＤ法やゾル−ゲル法によって形成することもできる。
以上のように、本第３の実施の形態によるＦｅＲＡＭのキャパシタは、Ｒｕ元素を含む金属酸化物を用いた上部電極とＰＺＴ膜との間にＴｉ元素を含む金属膜を設けている。これにより、ＰＺＴ膜と上部電極との膜界面及びＰＺＴ粒界中で余剰ＰｂとＲｕとが反応することを防止し、漏れ電流を抑制することができる。
（第４の実施の形態）
図４の（ａ）〜（ｃ）は、本第４の実施の形態に係るＦｅＲＡＭの製造プロセスを示す断面図である。本第４の実施の形態では、キャパシタ下に位置するプラグ材にタングステンを用い、キャパシタにおいて上部電極をなす金属酸化物からなるＳｒＲｕＯ３膜にチタン元素をドープして膜厚１０ｎｍのＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜とし、ＣＯＰ型ＦｅＲＡＭセルに適用した例について述べる。なお、その他の構成は第３の実施の形態と同様である。
図４の（ａ）〜（ｃ）は、本第４の実施の形態に係るＦｅＲＡＭの製造プロセスを示す断面図である。本第４の実施の形態では、キャパシタ下に位置するプラグ材にタングステンを用い、キャパシタにおいて上部電極をなす金属酸化物からなるＳｒＲｕＯ３膜にチタン元素をドープして膜厚１０ｎｍのＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜とし、ＣＯＰ型ＦｅＲＡＭセルに適用した例について述べる。なお、その他の構成は第３の実施の形態と同様である。
まず、図４の（ａ）に示すように、Ｐ型Ｓｉ基板Ｓ表面のトランジスタ活性領域以外の領域に、素子分離のための溝を形成し、該溝内にＳｉＯ２を埋め込んで素子分離領域４０１を形成する（Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）。続いて、スイッチ動作を行うためのトランジスタを形成する。
まず、Ｓｉ基板Ｓ全面に熱酸化により厚さ６ｎｍ程度の酸化膜４０２を形成し、続いて酸化膜４０２全面にヒ素をドープしたｎ＋型多結晶シリコン膜４０３を形成し、さらに多結晶シリコン膜４０３上にＷＳｉｘ膜４０４を、ＷＳｉｘ膜４０４上に窒化膜４０５を形成する。その後、多結晶シリコン膜４０３、ＷＳｉｘ膜４０４、及び窒化膜４０５を通常の光リソグラフィ法及びＲＩＥ法により加工し、ゲート電極１００を形成する。
さらに、窒化膜４０６を堆積し、ＲＩＥによる側壁残しの手法によってゲート電極１００側壁にスペーサ部を設ける。同時に、プロセス詳細は省くが、イオン注入法および熱処理によってソース・ドレイン領域４０７を形成する。
次に、図２の（ｂ）に示すように、全面にＣＶＤ酸化膜４０８を堆積後、一旦ＣＭＰ法により平坦化を行い、トランジスタの一方のソース・ドレイン領域４０７に連通するコンタクトホール４０９を形成する。この後、スパッタリング法あるいはＣＶＤ法により薄いチタン膜を堆積し、フォーミングガス中で熱処理を行うことによってＴｉＮ膜４１０を形成する。続いて、ＣＶＤタングステン４１１を全面に堆積し、ＣＭＰ法によりコンタクトホール４０９外の領域からタングステン４１１を除去し、コンタクトホール４０９内にタングステンを埋め込む。
その後、全面にＣＶＤ窒化膜４１２を堆積し、さらにトランジスタの他方のソース・ドレイン領域４０７に連通するコンタクトホール４１３を形成し、同様にしてＴｉＮ膜４１４を形成し、タングステン４１５をコンタクトホール４１３内に埋め込み、キャパシタに連通するプラグを形成する。
この後、図４の（ｃ）に示すように、スパッタリング法により厚さ１０ｎｍのチタン膜４１６をＣＶＤ窒化膜４１２全面に堆積し、続いてスパッタリング法により厚さ１００ｎｍ程度のイリジウム膜４１７をチタン膜４１６上全面に堆積する。続いて、スパッタリング法により厚さ５０ｎｍ程度の白金膜４１８をイリジウム膜４１７上全面に堆積する。この後、白金膜４１８上全面にキャパシタ下部電極２００となる厚さ１０ｎｍのＳｒＲｕＯ３膜４１９をスパッタリング法により堆積し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）によりＳｒＲｕＯ３膜４１９の結晶化を行う。この際、たとえば５５０℃の温度下でＳｒＲｕＯ３膜４１９を堆積することにより、質の良い結晶質ＳｒＲｕＯ３膜を容易に形成することが可能である。
さらに、ＳｒＲｕＯ３膜４１９上にキャパシタ誘電体膜３００となるＰＺＴ膜４２０をスパッタリング法により形成し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）によりＰＺＴ膜４２０の結晶化を行う。この後、ＰＺＴ膜４２０上に、キャパシタ上部電極４００となる厚さ１０ｎｍのＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜（ＡＢＯ３ペロブスカイト型酸化物膜）４２１をスパッタリング法により堆積し、一旦酸素雰囲気中での急速加熱処理（ＲＴＡ）によりＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜４２１の結晶化を行う。なお、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜４２１は、ＳｒＲｕＯ３膜にチタン元素をドープした膜であり、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３中のＴｉの含有率は５０％未満である。この際、たとえば５５０℃の温度下でＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜４２１を堆積することにより、質の良い結晶質Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜を容易に形成することが可能である。その後、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜４２１上に白金膜４２２をスパッタリング法により形成する。
続いて、一旦加工マスク材としてＣＶＤ酸化膜を堆積し、光リソグラフィ法とＲＩＥ法によって該ＣＶＤ酸化膜をパターンニングしフォトレジストを除去した後、白金膜４２２、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜４２１、ＰＺＴ膜４２０をＲＩＥ法によってエッチング加工し、さらに光リソグラフィ法とＲＩＥ法の組合せによってＳｒＲｕＯ３膜４１９、白金膜４１８、イリジウム膜４１７，チタン膜４１６の順にパターニング加工を行い、キャパシタ４０の形成を完了する。キャパシタ４０は不揮発性メモリ機能を有する。この後、キャパシタ４０全面にＣＶＤ酸化膜４２３を堆積してキャパシタ４０を覆い、加工時にＰＺＴ膜４２０に生じたダメージを除去するために、酸素雰囲気下で６５０℃程度の熱処理を行う。この際、酸素はキャパシタ４０内にも浸透しダメージ回復に寄与する一方、その一部は下部電極２００にも達するが、イリジウム膜４１７に酸素拡散抑止効果があるため、下部のタングステン４１５が酸化することはない。
この後、詳細は省略するが、ドライブ線、ビット線の形成、上層メタル配線の工程を経て、ＦｅＲＡＭが完成することになる。
なお、本第４の実施の形態においては、イリジウム膜４１７を形成しているが、イリジウム膜の代わりにルテニウム等の貴金属材料及びその酸化物を用いることも可能である。また、膜厚１０ｎｍのＳｒ（Ｒｕ，Ｔｉ）Ｏ３膜４２１の代わりにＢａ（Ｒｕ，Ｔｉ）Ｏ３等も使用することが可能である。
以上のように、本第４の実施の形態によるＦｅＲＡＭのキャパシタは、Ｒｕ元素とＴｉ元素とを含む金属酸化物を用いた上部電極を適用している。これにより、ＰＺＴ膜と上部電極との膜界面及びＰＺＴ粒界中で余剰ＰｂとＲｕとが反応することを防止し、漏れ電流を抑制することができる。
図５は、本実施の形態と従来技術の製造プロセスにより形成したＰＺＴキャパシタのリーク電流特性を示す図である。図５において、本実施の形態によるリーク電流特性は白丸で、従来技術によるリーク電流特性は黒丸で示している。
本実施の形態の製造プロセスによるＰＺＴキャパシタは、Ｓｉ基板上に形成したＳｉＯ２膜上に１０ｎｍのチタン膜を形成後、１００ｎｍの白金膜を形成し、さらに１０ｎｍのＳｒＲｕＯ３膜を形成し、続いて１４０ｎｍのＰＺＴ膜、２．５ｎｍ〜５ｎｍ（例えば２．５ｎｍ）のチタン膜、１０ｎｍのＳｒＲｕＯ３膜、５０ｎｍの白金膜を順次堆積している。
従来技術の製造プロセスによるＰＺＴキャパシタは、Ｓｉ基板上に形成したＳｉＯ２膜上に１０ｎｍのチタン膜を形成後、１００ｎｍの白金膜を形成し、さらに１０ｎｍのＳｒＲｕＯ３膜を形成し、続いて１４０ｎｍのＰＺＴ膜、１０ｎｍのＳｒＲｕＯ３膜、５０ｎｍの白金膜を順次堆積している。
本実施の形態、従来技術とも、ＳｒＲｕＯ３膜及びＰＺＴ膜に関しては、アモルファス膜をスパッタリング成膜後、酸素雰囲気中でアニールにより結晶化させた。図５に示されるように、本実施の形態のようにＰＺＴ膜と上部ＳｒＲｕＯ３膜との界面にチタン膜を適用することで、従来技術に比べて漏れ電流を抑制することができる。
以上のように、本実施の形態によるＦｅＲＡＭのキャパシタは、Ｒｕ元素を含む金属酸化物を用いた上部電極とＰＺＴ膜との間にＴｉ元素を含む金属膜を設けるか、またはＲｕ元素とＴｉ元素とを含む金属酸化物を用いた上部電極を適用している。このようなＴｉ元素を含む構造とすることで、ＰＺＴ膜と上部電極との膜界面及びＰＺＴ粒界中で余剰ＰｂとＲｕとが反応することを防止し、漏れ電流を抑制することができる。よって、優れた特性を有するＦｅＲＡＭを実現することが可能となり、信頼性の高い半導体装置を提供することが可能になる。
なお、本実施の形態によるキャパシタは、ＰＺＴに限らず、ＢＩＴ（Ｂｉ４Ｔｉ３Ｏ１２）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）などの強誘電体材料を使用することができる。また、本実施の形態による強誘電体膜を用いたキャパシタは、ＦｅＲＡＭに限らずＤＲＡＭにおいても適用することができ、微細かつ高集積な優れた特性を有するＤＲＡＭを提供することができる。よって、信頼性の高いＦｅＲＡＭ、微細なＤＲＡＭを提供することが可能となる。
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
Ｓ…Ｓｉ基板 １０〜４０…キャパシタ １００…ゲート電極 ２００…下部電極 ３００…誘電体膜 ４００…上部電極 １０１…素子分離領域 １０２…酸化膜 １０３…多結晶シリコン膜 １０４…ＷＳｉｘ膜 １０５…窒化膜 １０６…窒化膜 １０７…ソース・ドレイン領域 １０８…酸化膜 １０９…コンタクトホール １１０…ＴｉＮ膜 １１１…タングステン １１２…窒化膜 １１３…コンタクトホール １１４…ＴｉＮ膜 １１５…タングステン １１６…チタン膜 １１７…白金膜 １１８…第１のＳｒＲｕＯ３膜 １１９…ＰＺＴ膜 １２０…チタン膜 １２１…第２のＳｒＲｕＯ３膜 １２２…白金膜 １２３…酸化膜 ２０１…素子分離領域 ２０２…酸化膜 ２０３…多結晶シリコン膜 ２０４…ＷＳｉｘ膜 ２０５…窒化膜 ２０６…窒化膜 ２０７…ソース・ドレイン領域 ２０８…酸化膜 ２０９…コンタクトホール ２１０…ＴｉＮ膜 ２１１…タングステン ２１２…窒化膜 ２１３…コンタクトホール ２１４…ＴｉＮ膜 ２１５…タングステン ２１６…チタン膜 ２１７…白金膜 ２１８…第１のＳｒＲｕＯ３膜 ２１９…ＰＺＴ膜 ２２０…Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜 ２２１…白金膜 ２２２…酸化膜 ３０１…素子分離領域 ３０２…酸化膜 ３０３…多結晶シリコン膜 ３０４…ＷＳｉｘ膜 ３０５…窒化膜 ３０６…窒化膜 ３０７…ソース・ドレイン領域 ３０８…酸化膜 ３０９…コンタクトホール ３１０…ＴｉＮ膜 ３１１…タングステン ３１２…窒化膜 ３１３…コンタクトホール ３１４…ＴｉＮ膜 ３１５…タングステン ３１６…チタン膜 ３１７…イリジウム膜 ３１８…白金膜 ３１９…第１のＳｒＲｕＯ３膜 ３２０…ＰＺＴ膜 ３２１…チタン膜 ３２２…第２のＳｒＲｕＯ３膜 ３２３…白金膜 ３２４…酸化膜 ４０１…素子分離領域 ４０２…酸化膜 ４０３…多結晶シリコン膜 ４０４…ＷＳｉｘ膜 ４０５…窒化膜 ４０６…窒化膜 ４０７…ソース・ドレイン領域 ４０８…酸化膜 ４０９…コンタクトホール ４１０…ＴｉＮ膜 ４１１…タングステン ４１２…窒化膜 ４１３…コンタクトホール ４１４…ＴｉＮ膜 ４１５…タングステン ４１６…チタン膜 ４１７…イリジウム膜 ４１８…白金膜 ４１９…ＳｒＲｕＯ３膜 ４２０…ＰＺＴ膜 ４２１…Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３膜 ４２２…白金膜 ４２３…酸化膜
Claims (8)
- 半導体基板と、
前記半導体基板の上方に設けられた下部電極と、この下部電極の上方に設けられた誘電体膜と、この誘電体膜の上方に設けられた上部電極と、を有するキャパシタと、を備え、
前記上部電極は、ＡＢＯ３ペロブスカイト型酸化物からなり、かつＢサイト元素としてＲｕ元素及びドープされたＴｉ元素を含む金属酸化物からなることを特徴とする半導体装置。 - 前記誘電体膜は、Ｐｂを含むことを特徴とする請求項１に記載の半導体装置。
- 前記金属酸化物は、Ａサイト元素がＳｒ元素またはＢａ元素であり、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３またはＢａ（Ｒｕ，Ｔｉ）Ｏ３であることを特徴とする請求項１に記載の半導体装置。
- 前記キャパシタは、強誘電体を含み不揮発性メモリ機能を有することを特徴とする請求項１に記載の半導体装置。
- 半導体基板の上方に下部電極を設け、
この下部電極の上方に誘電体膜を設け、
この誘電体膜の上方に、ＡＢＯ３ペロブスカイト型酸化物からなり、かつＢサイト元素としてＲｕ元素及びドープされたＴｉ元素を含む金属酸化物からなる上部電極を設けることで、キャパシタを形成することを特徴とする半導体装置の製造方法。 - 前記誘電体膜は、Ｐｂを含むことを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記金属酸化物は、Ａサイト元素がＳｒ元素またはＢａ元素であり、Ｓｒ（Ｒｕ，Ｔｉ）Ｏ３またはＢａ（Ｒｕ，Ｔｉ）Ｏ３であることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記金属酸化物は、スパッタリング法、ＣＶＤ法、またはゾル−ゲル法によって形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004172696A JP4095582B2 (ja) | 2004-06-10 | 2004-06-10 | 半導体装置及びその製造方法 |
| US10/882,203 US20050274999A1 (en) | 2004-06-10 | 2004-07-02 | Semiconductor device and method of manufacturing the same |
| US11/616,680 US7456456B2 (en) | 2004-06-10 | 2006-12-27 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004172696A JP4095582B2 (ja) | 2004-06-10 | 2004-06-10 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005353829A JP2005353829A (ja) | 2005-12-22 |
| JP4095582B2 true JP4095582B2 (ja) | 2008-06-04 |
Family
ID=35459611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004172696A Expired - Fee Related JP4095582B2 (ja) | 2004-06-10 | 2004-06-10 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20050274999A1 (ja) |
| JP (1) | JP4095582B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4713286B2 (ja) | 2004-12-03 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20070212797A1 (en) * | 2006-03-08 | 2007-09-13 | Suk-Hun Choi | Method of forming a ferroelectric device |
| JP2008071897A (ja) * | 2006-09-13 | 2008-03-27 | Toshiba Corp | 半導体メモリ及び半導体メモリの製造方法 |
| JP5010891B2 (ja) * | 2006-10-16 | 2012-08-29 | 富士通株式会社 | 抵抗変化型素子 |
| US20090085085A1 (en) * | 2007-10-01 | 2009-04-02 | James Chyi Lai | Dram cell with capacitor in the metal layer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586790B2 (en) * | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP3745553B2 (ja) | 1999-03-04 | 2006-02-15 | 富士通株式会社 | 強誘電体キャパシタ、半導体装置の製造方法 |
| JP2001196547A (ja) | 2000-01-12 | 2001-07-19 | Fujitsu Ltd | 半導体装置 |
| JP4011334B2 (ja) | 2001-12-04 | 2007-11-21 | 富士通株式会社 | 強誘電体キャパシタの製造方法およびターゲット |
-
2004
- 2004-06-10 JP JP2004172696A patent/JP4095582B2/ja not_active Expired - Fee Related
- 2004-07-02 US US10/882,203 patent/US20050274999A1/en not_active Abandoned
-
2006
- 2006-12-27 US US11/616,680 patent/US7456456B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7456456B2 (en) | 2008-11-25 |
| JP2005353829A (ja) | 2005-12-22 |
| US20050274999A1 (en) | 2005-12-15 |
| US20070111334A1 (en) | 2007-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405121B2 (en) | Semiconductor device with capacitors and its manufacture method | |
| JP5251864B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006344929A (ja) | 強誘電体キャパシタの製造方法及びこれを利用した半導体装置の製造方法 | |
| JP3782401B2 (ja) | 半導体装置 | |
| US7573120B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
| US7456456B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6503792B2 (en) | Method for fabricating a patterned metal-oxide-containing layer | |
| JP2008135543A (ja) | 不揮発性記憶装置およびその製造方法 | |
| US6872618B2 (en) | Methods of forming ferroelectric capacitors with metal oxide for inhibiting fatigue | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| US20080160642A1 (en) | Semiconductor device | |
| US20070010066A1 (en) | Method for manufacturing semiconductor device | |
| JP4284228B2 (ja) | 半導体装置の製造方法 | |
| JP4220459B2 (ja) | 半導体装置 | |
| JP2002289810A (ja) | 半導体装置およびその製造方法 | |
| JP5487140B2 (ja) | 半導体装置の製造方法 | |
| JP2009105223A (ja) | 半導体装置及びその製造方法 | |
| JP2005093605A (ja) | 半導体装置およびその製造方法 | |
| JP4004682B2 (ja) | 半導体装置及びその製造方法 | |
| JP3930453B2 (ja) | 半導体装置 | |
| US20020115227A1 (en) | Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure | |
| JP2001102543A (ja) | 半導体装置及びその製造方法 | |
| JP2010278058A (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2008060503A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |