JP2006344929A - 強誘電体キャパシタの製造方法及びこれを利用した半導体装置の製造方法 - Google Patents
強誘電体キャパシタの製造方法及びこれを利用した半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006344929A JP2006344929A JP2006092049A JP2006092049A JP2006344929A JP 2006344929 A JP2006344929 A JP 2006344929A JP 2006092049 A JP2006092049 A JP 2006092049A JP 2006092049 A JP2006092049 A JP 2006092049A JP 2006344929 A JP2006344929 A JP 2006344929A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hard mask
- lower electrode
- forming
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 88
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims description 216
- 238000005530 etching Methods 0.000 claims description 123
- 238000005229 chemical vapour deposition Methods 0.000 claims description 69
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- 238000004544 sputter deposition Methods 0.000 claims description 29
- 238000005137 deposition process Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 27
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 25
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 claims description 25
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- MYHVOZRQLIUCAH-UHFFFAOYSA-N [Ru]=O.[Ca] Chemical compound [Ru]=O.[Ca] MYHVOZRQLIUCAH-UHFFFAOYSA-N 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 18
- RVLXVXJAKUJOMY-UHFFFAOYSA-N lanthanum;oxonickel Chemical compound [La].[Ni]=O RVLXVXJAKUJOMY-UHFFFAOYSA-N 0.000 claims description 16
- 229910052741 iridium Inorganic materials 0.000 claims description 15
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 15
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- 229910052707 ruthenium Inorganic materials 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 229910052763 palladium Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052746 lanthanum Inorganic materials 0.000 claims description 9
- 229910000914 Mn alloy Inorganic materials 0.000 claims description 7
- 229910000929 Ru alloy Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052797 bismuth Inorganic materials 0.000 claims description 7
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 7
- 239000011575 calcium Substances 0.000 claims description 7
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 7
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 7
- CJTCBBYSPFAVFL-UHFFFAOYSA-N iridium ruthenium Chemical compound [Ru].[Ir] CJTCBBYSPFAVFL-UHFFFAOYSA-N 0.000 claims description 7
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 6
- 229910052791 calcium Inorganic materials 0.000 claims description 6
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 3
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052712 strontium Inorganic materials 0.000 claims description 2
- 239000011572 manganese Substances 0.000 claims 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims 1
- 229910052748 manganese Inorganic materials 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 475
- 239000010408 film Substances 0.000 description 256
- 239000011229 interlayer Substances 0.000 description 56
- 229910052751 metal Inorganic materials 0.000 description 46
- 239000002184 metal Substances 0.000 description 46
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 150000004767 nitrides Chemical class 0.000 description 28
- 239000000126 substance Substances 0.000 description 25
- 238000000151 deposition Methods 0.000 description 16
- 239000007789 gas Substances 0.000 description 15
- 239000012298 atmosphere Substances 0.000 description 14
- 229910044991 metal oxide Inorganic materials 0.000 description 13
- 150000004706 metal oxides Chemical class 0.000 description 13
- 238000005498 polishing Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000011261 inert gas Substances 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 230000010287 polarization Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 238000004380 ashing Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910001873 dinitrogen Inorganic materials 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 238000007517 polishing process Methods 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000000635 electron micrograph Methods 0.000 description 6
- 238000005201 scrubbing Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 239000002313 adhesive film Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000003980 solgel method Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- -1 tungsten nitride Chemical class 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 3
- 125000002524 organometallic group Chemical group 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 241000877463 Lanio Species 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- PWYYWQHXAPXYMF-UHFFFAOYSA-N strontium(2+) Chemical compound [Sr+2] PWYYWQHXAPXYMF-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】向上された特性を有する強誘電体キャパシタ及びこれを利用した半導体装置の製造方法が開示される。
【解決手段】基板上に少なくとも一つの下部電極膜を含む下部電極層を形成した後、下部電極層上に強誘電体層を形成する。強誘電体層上に上部電極層を形成した後、上部電極層上に第１ハードマスク及び第２ハードマスクを具備するハードマスク構造物を形成する。ハードマスク構造物を利用して、上部電極層、強誘電体層、及び下部電極層をエッチングして、基板上に下部電極、強誘電体層パターン、及び上部電極を形成する。強誘電体層パターンのエッチング損傷による強誘電体層パターンの劣化を防止する一方、強誘電体層パターンの有効面積を拡張させて強誘電体キャパシタの電気的及び強誘電的特性を改善することができる。
【選択図】図１１
Description
本発明は、強誘電体キャパシタの製造方法及びこれを利用した半導体装置の製造方法に係り、より詳細には、有効面積の拡張を通じて向上された強誘電的及び電気的特性を有する強誘電体キャパシタの製造方法及びこれを利用した半導体装置及びその製造方法に関する。
半導体メモリ装置は、電源供給が中断された場合に、保存されたデータを失う揮発性半導体メモリ装置と、電源供給が中断される場合にも保存されたデータを失わない不揮発性半導体メモリ装置とに区分される。前記揮発性半導体メモリ装置としては、ＤＲＡＭ装置やＳＲＡＭ装置等が挙げられ、前記不揮発性半導体メモリ装置としては、ＥＰＲＯＭ装置、ＥＥＰＲＯＭ装置、又はフラッシュメモリ装置等が開発されている。
これに対し、ＦＲＡＭ装置は、読み書きが全部可能な揮発性であるＲＡＭ装置の特性と不揮発性であるＲＯＭ装置の特性を全部有している。前記ＦＲＡＭ装置において、現在の製造技術水準がＤＲＡＭ装置に達していないので、ＦＲＡＭ装置の動作速度がＤＲＡＭ装置に対して相対的に劣化するが、ＦＲＡＭ装置は電源供給が中断されても、強誘電体が有している自発分極特性のために、保存された情報を失わないという優れた情報保存特性を有する。又、前記ＦＲＡＭ装置は、ＥＰＲＯＭ装置やＥＥＰＲＯＭ装置に対して低い電力で駆動させることができ、情報の入出力回数を顕著に増加させることができるという長所も有する。
前記ＦＲＡＭ装置の製造のために、開発されている強誘電体は大きく２種類に区分される。その一つは、ＰＺＴ［Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３］系列の強誘電体であり、他の一つは、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）系列の強誘電体である。ＰＺＴ系列の強誘電体の場合には、約６５０℃程度の相対的に低い温度で製造することができ、残留分極が大きいという長所が有するが、ＰＺＴ系列の強誘電体は分極反転を反復する場合に、強誘電体薄膜の疲労現象が深刻になり、有害な鉛（Ｐｂ）を含有しているという短所を有する。ＳＢＴ系列の強誘電体は白金（Ｐｔ）電極を使用して、約１０００回以上の分極反転を繰り返しても疲労現象が現れず、分極−電圧履歴曲線（Ｐ−Ｖ ｈｙｓｔｅｒｅｓｉｓ）が特定方向に傾く現象がないという長所を有する。しかし、ＳＢＴ系列の強誘電体は結晶化のために、約８００℃以上の高温で熱処理をしなければならないという短所を有する。
前記強誘電体を利用して強誘電体キャパシタを製造する方法は、特許文献１、特許文献２、及び特許文献３に開示されている。
韓国特許出願公開第２００１／１１３２７１号明細書
韓国特許出願公開第２００１／４３０６号明細書
米国特許出願公開第２００４／１７５９５４号明細書
図１乃至図３は、従来の強誘電体キャパシタの製造方法を説明するための断面図である。
図１を参照すると、半導体基板１０上に酸化物を使用して絶縁膜１５を形成した後、フォトリソグラフィ工程で絶縁膜１５をエッチングして、絶縁膜１５に半導体基板１０に形成されたコンタクト領域（図示せず）を露出させるホールを形成する。
前記ホールを埋め立てながら絶縁膜１５上に導電層を形成した後、絶縁膜１５が露出されるまで、前記導電層を除去して前記ホール内にパッド２５を形成する。
絶縁膜１５及びパッド２５上に第１下部電極層３０及び第２下部電極層３５を順次に形成する。ここで、第１下部電極層３０は、金属窒化物を使用して形成され、第２下部電極層３５は金属を使用して形成される。
第２下部電極層３５上にＰＺＴ又はＳＢＴのような強誘電体を使用して強誘電体層４０を形成した後、強誘電体層４０上に上部電極層４５を形成する。上部電極層４５は、金属酸化物又は金属を使用して形成される。
上部電極層４５上にハードマスク層５０を形成する。ハードマスク層５０は、窒化物を使用して形成される。従って、第１下部電極層３０とハードマスク層５０は全て窒化物を含む。
図２を参照すると、ハードマスク層５０上にフォトレジストパターン（図示せず）を形成した後、前記フォトレジストパターンをエッチングマスクとして利用してハードマスク層５０をパターニングすることにより、上部電極層４５上にハードマスク５１を形成する。
ハードマスク５１をエッチングマスクとして利用して、上部電極層４５及び強誘電体層４０を順次にエッチングすることによって、第２下部電極層３５上に強誘電体層パターン６０及び上部電極５５を形成する。
図３を参照すると、ハードマスク５１を継続的にエッチングマスクとして利用して、第２下部電極層３５をパターニングすることにより、第１下部電極層３０上に第２下部電極層パターン６５を形成する。
その後、第１下部電極層３０をエッチングしながら、同時にハードマスク５１を除去して、絶縁膜１５上に強誘電体キャパシタ８０を形成する。強誘電体キャパシタ８０は、下部電極、強誘電体層パターン６０、及び上部電極５５を含む。前記下部電極は、絶縁膜１５及びパッド２５上に順次に形成された第１下部電極層パターン７０及び第２下部電極層パターン６５を含む。
しかし、前述した従来の強誘電体キャパシタの製造方法において、窒化物からなるハードマスク５１を利用して、上部電極層４５、強誘電体層４０、及び第２下部電極層３５をエッチングするので、強誘電体キャパシタ８０の実質的に低い側壁傾斜角度（α）を有するので、強誘電体キャパシタ８０の有効面積が減少される問題点がある。これを添付図面を参照して説明すると、次の通りである。
図４は、従来の強誘電体キャパシタの断面電子顕微鏡写真を示す図である。
図３及び図４を参照すると、窒化物ハードマスク５１を利用して、上部電極５５、強誘電体層パターン６０、及び第２下部電極層パターン６５をエッチングする工程が進行されるにつれて、初期には約８０°の側壁傾斜角度を有する上部電極５５と強誘電体層パターン６０の側壁が漸次崩れながら約６０°以下の低い側壁傾斜を有することになる。たとえ、第１下部電極層パターン７０が形成されると、強誘電体キャパシタ８０の側壁傾斜角度（α）は少し増加されるが、上部電極５５と強誘電体層パターン６０の側壁傾斜角度が低いので、結局、強誘電体キャパシタ８０は実質的に６８°以上の側壁傾斜角度（α）を有するのは難しくなる。特に、高温で強誘電体層４０をエッチングする場合には、前記高温エッチング工程の間、窒化物ハードマスク５１が強誘電体層４０を十分に保護しないので、強誘電体層パターン６０の側壁傾斜角度が大幅に低くなるのみならず、強誘電体層パターン６０にエッチング損傷が発生することになる。このように、強誘電体キャパシタ８０が低い側壁傾斜角度（α）を有する場合、強誘電体層パターン６０を含む強誘電体キャパシタ８０の有効面積が減少することになる。従って、強誘電体層パターン６０に蓄積される電荷も減少されると同時に、強誘電体層パターン８０の２Ｐｒ値のような分極特性も低下されることにより、結局、強誘電体キャパシタ８０のデータセンシングマージンも大幅減少することになる。又、強誘電体層パターン６０にエッチング損傷が発生する場合、強誘電体層パターン６０から漏洩電流が増加し、強誘電体層パターン６０のデータ保存特性が低下される等のように、強誘電体キャパシタ８０の強誘電的及び電気的特性も大きく劣化される問題が発生する。
本発明の第１目的は、有効面積の拡張を通じて向上された強誘電的及び電気的特性を有する強誘電体キャパシタの製造方法を提供することにある。
本発明の第２目的は、有効面積の拡張を通じて向上された強誘電的及び電気的特性を有する強誘電体キャパシタを具備する半導体装置の製造方法を提供することにある。
前記した本発明の第１目的を達成するために、本発明の好ましい実施例による強誘電体キャパシタの製造方法において、基板上に少なくとも一つの下部電極膜を含む下部電極層を形成した後、前記下部電極層上に強誘電体層を形成する。前記強誘電体層上に上部電極層を形成した後、前記上部電極層上に第１ハードマスク及び第２ハードマスクを具備するハードマスク構造物を形成する。次いで、前記ハードマスク構造物を利用して、前記上部電極層、前記強誘電体層、及び前記下部電極層をエッチングして、前記基板上に下部電極、強誘電体層パターン、及び上部電極を形成する。前記ハードマスク構造物を形成する段階において、前記強誘電体層上に順次に第１ハードマスク層及び第２ハードマスク層を形成した後、前記第２ハードマスク層及び前記第１ハードマスク層をエッチングして前記上部電極層上に前記第１ハードマスク及び前記第２ハードマスクを形成する。
前述した本発明の第２目的を達成するために、本発明の好ましい実施例による半導体装置の製造方法において、基板上に下部構造物を形成した後、前記下部構造物上に絶縁構造物を形成する。次いで、前記絶縁構造物を貫通して前記下部構造物に接触されるパッドを形成した後、前記パッド及び絶縁構造物上に少なくとも一つの下部電極膜を含む下部電極層を形成する。継続して、前記下部電極層上に強誘電体層を形成した後、前記強誘電体層上に上部電極層を形成する。次いで、前記上部電極層上に第１ハードマスク及び第２ハードマスクを具備するハードマスク構造物を形成した後、前記ハードマスク構造物を利用して、前記上部電極層、前記強誘電体層、及び前記下部電極層をエッチングして、前記絶縁構造物及びパッド上に下部電極、強誘電体層パターン、及び上部電極を形成する。
本発明によると、第１及び第２ハードマスクを含むハードマスク構造物を利用して、上部電極、強誘電体層パターン、及び下部電極を形成することにより、高い側壁傾斜角度によって拡張された有効面積を有する強誘電体キャパシタを形成することができる。従って、このような強誘電体層パターンを含む強誘電体キャパシタのデータセンシングマージンをより大きく確保することができ、データ保存力又は分極保存力等のような強誘電的特性が改善された強誘電体キャパシタを形成することができる。又、前記ハードマスク構造物を利用して強誘電体層パターンのエッチング損傷による劣化を最小化することができるので、強誘電体層パターンから漏洩電流が発生することを防止することができるので、強誘電体キャパシタの電気的特性を向上させることができる。又、前記強誘電体キャパシタを具備するＦＲＡＭ装置のような半導体装置の信頼性を充分に確保することができる。
以下、本発明による好ましい実施例による強誘電体キャパシタの製造方法及びこれを利用した半導体装置の製造方法を添付図面を参照して詳細に説明する。添付図面において、基板、層（膜）、領域、パッド、パターン、又は構造物の寸法は、本発明の明確性のために、実際より拡大して示した。又、添付図面において、実質的に同じであるか、類似な部材には、同じであるか、類似な参照符号を付与する。本発明において、各層（膜）、領域、パッド、パターン、又は構造物が基板、各層（膜）、領域、パッド、又はパターンの「上に」、「上部に」、又は「下部」に形成されると言及される場合には、各層（膜）、領域、パッド、パターン、又は構造物が直接基板、各層（膜）、領域、パッド、又はパターン上に形成されるか、下に位置することを意味するか、他の層（膜）、他の領域、他のパッド、他のパターン、又は他の構造物が基板上に追加的に形成されることができる。又、各層（膜）、領域、パッド、パターン、構造物、又は電極が「第１」、「第２」、及び／又は「第３」として言及される場合、このような部材を限定するためのものではないが、但し、各層（膜）、領域、パッド、構造物、又は電極を区分するためのものである。従って、「第１」、「第２」、及び／又は「第３」は、各層（膜）、領域、パッド、パターン、構造物、又は電極に対してそれぞれ選択的に又は交換的に使用されることができる。
強誘電体キャパシタの製造方法
強誘電体キャパシタの製造方法
図５及び図６は、本発明の一実施例による強誘電体キャパシタの製造方法を説明するための工程順序図を示す図であり、図７乃至図１３は、本発明の一実施例による強誘電体キャパシタの製造方法を説明するための断面図を示す図である。
図５及び図７を参照すると、基板１００上に下部構造物１０５を形成する（段階Ｓ１０）。基板１００は、シリコンウェーハ乃至ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板のような半導体基板又は金属酸化物単結晶基板を含む。例えば、基板１００は、アルミニウム酸化物（Ａｌ２Ｏ３）単結晶基板、ストロンチウムチタニウム酸化物（ＳｒＴｉＯ３）単結晶基板又はマグネシウム酸化物（ＭｇＯ）単結晶基板等を含む。下部構造物１０５は、基板１００に形成されたコンタクト領域、パッド、プラグ、導電性配線、導電性パターン、ゲート構造物、又はトランジスタ等を具備する。
下部構造物１０５をカバーしながら、基板１００上に絶縁構造物１１０を形成する（段階Ｓ２０）。絶縁構造物１１０は、下部電極１９０（図１３参照）と下部構造物１０５を電気的に絶縁させる。絶縁構造物１１０は、少なくとも一つの絶縁膜又は層間絶縁膜を具備する。絶縁構造物１１０は、酸化物、窒化物、及び／又は酸窒化物を使用して形成される。例えば、絶縁構造物１１０は、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ＦＯＸ（Ｆｌｏｗａｂｌｅ ＯＸｉｄｅ）、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化物、シリコン窒化物、又はシリコン酸窒化物等を使用し形成される。ここで、絶縁構造物１１０は、化学気相蒸着（ＣＶＤ）工程、プラズマ化学気相成長工程（ＰＥＣＶＤ）、原子層積層（ＡＬＤ）工程、又は高密度プラズマ化学気相蒸着（ＨＤＰ−ＣＶＤ）工程を利用して形成される。
図５及び図８を参照すると、絶縁構造物１１０を部分的にエッチングして、下部構造物１０５を露出させるホール（図示せず）を形成した後、前記ホールを満たしながら、絶縁構造物１１０上に導電層を形成する。前記導電層は、不純物でドーピングされたポリシリコン、金属、又は導電性金属窒化物を使用して形成される。例えば、前記導電層は、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタニウム（Ｔｉ）、タングステン窒化物（ＷＮ）、アルミニウム窒化物（ＡｌＮ）、又はチタニウム窒化物（ＴｉＮ）等を使用して形成される。前記導電層は、スパッタリング工程、化学気相蒸着（ＣＶＤ）工程、原子層積層（ＡＬＤ）工程、又はパルスレーザー蒸着（ＰＬＤ）工程を利用して形成される。
絶縁構造物１１０が露出されるまで、前記導電層を部分的に除去して、前記ホールを埋め立てるパッド１１５を形成する（段階Ｓ３０）。前記導電層は、エッチバック工程、化学機械的研磨（ＣＭＰ）工程、又は化学機械的研磨（ＣＭＰ）とエッチバックを組合せた工程を利用して部分的にエッチングされる。
パッド１１５及び絶縁構造物１１０上に下部電極層１３０を形成する（段階Ｓ４０）。下部電極層１３０は、パッド１１５及び絶縁構造物１１０上に順次に形成された第１下部電極膜１２０及び第２下部電極膜１２５を含む。第１下部電極膜１２０は、絶縁構造物１１０の上面から約５０〜３００Å程度の厚さに形成される。又、第２下部電極膜１２５は、第１下部電極膜１２０の上面から約３００〜１２００Å程度の厚さに形成される。
より具体的に、第１下部電極膜１２０は、パッド１１５及び絶縁構造物１１０上に導電性金属窒化物を化学気相蒸着（ＣＶＤ）工程、原子層積層（ＡＬＤ）工程、スパッタリング工程、又はパルスレーザー蒸着（ＰＬＤ）工程で蒸着して形成される。例えば、第１下部電極膜１２０は、チタニウムアルミニウム窒化物（ＴｉＡｌＮ）、アルミニウム窒化物、チタニウム窒化物、チタニウムシリコン窒化物（ＴｉＳｉＮ）、タンタル窒化物（ＴａＮ）、タンタルシリコン窒化物（ＴａＳｉＮ）、又はタングステン窒化物等を使用して形成される。好ましくは、第１下部電極膜１２０は、パッド１１５及び絶縁構造物１１０上にチタニウムアルミニウム窒化物を原子層積層工程で蒸着して形成される。
第２下部電極膜１２５は、金属をスパッタリング工程、パルスレーザー蒸着（ＰＬＤ）工程、化学気相蒸着（ＣＶＤ）工程、又は原子層積層（ＡＬＤ）工程で第１下部電極膜１２０上に蒸着して形成される。例えば、第２下部電極膜１２５は、イリジウム（Ｉｒ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、又は金（Ａｕ）等を使用して形成される。好ましくは、第２下部電極膜１２５は、第１下部電極膜１２０上にイリジウムをスパッタリング工程で蒸着して形成される。第２下部電極膜１２５を形成する段階において、基板１００が収容された反応チャンバーは、約２０〜３５０℃程度の温度及び約３〜１０ｍＴｏｒｒ程度の圧力で維持される。この際、第２下部電極膜１２５は、不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加して形成される。例えば、前記不活性ガスは、アルゴンガス、窒素ガス、ヘリウムガス、又はこれらが混合されたガスを含む。
本発明の他の実施例によると、絶縁構造物１１０と第１下部電極膜１２０との間 の接着力を向上させるために、絶縁構造物１１０と第１下部電極膜１２０との間に接着膜（図示せず）を更に形成することができる。前記接着膜は、絶縁構造物１１０及びパッド２１５上に金属又は導電性金属窒化物をスパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程で蒸着して形成される。例えば、前記接着膜は、チタニウム、タンタル、アルミニウム、タングステン、チタニウム窒化物、タンタル窒化物、アルミニウム窒化物、又はタングステン窒化物を使用して形成される。
図５及び図９を参照すると、第２下部電極膜１２５上に強誘電体層１３５を形成する（段階Ｓ５０）。強誘電体層１３５は、第２下部電極膜１２５の上面から約２００〜１２００Å程度の厚さに形成される。強誘電体層１３５は、有機金属化学気相蒸着（ＭＯＣＶＤ）工程、ゾル−ゲル工程、原子層積層工程、又は化学気相蒸着工程を利用して形成される。
本発明の一実施例によると、強誘電体層１３５は、ＰＺＴ［Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３］、ＳＢＴ（ＳｒＢｉ２Ｔｉ２Ｏ９）、ＢＬＴ［Ｂｉ（Ｌａ、Ｔｉ）Ｏ３］、ＰＬＺＴ［Ｐｂ（Ｌａ、Ｚｒ）ＴｉＯ３］、及びＢＳＴ［Ｂｉ（Ｓｒ、Ｔｉ）Ｏ３］等の強誘電体を使用して形成される。本発明の他の実施例によると、強誘電体層１３５は、カルシウム、ランタン、マンガン、乃至ビスマス等の金属がドーピングされたＰＺＴ、ＳＢＴ、ＢＬＴ、ＰＬＺＴ、又はＢＳＴ等の強誘電体を使用して形成される。本発明の更に他の実施例によると、強誘電体層１３５は、チタニウム酸化物（ＴｉＯＸ）、タンタル酸化物（ＴａＯＸ）、アルミニウム酸化物（ＡｌＯＸ）、亜鉛酸化物（ＺｎＯＸ）、又はハフニウム酸化物（ＨｆＯＸ）等の金属酸化物を使用して形成される。好ましくは、強誘電体層１３５は、第２下部電極膜１２５上にＰＺＴを有機金属化学気相蒸着工程で蒸着して形成される。前記有機金属化学気相蒸着工程で第２下部電極膜１２５上に強誘電体層１３５を形成する段階において、基板１００が収容された反応チャンバーは、約３５０〜６５０℃程度の温度及び約１〜１０Ｔｏｒｒ程度の圧力に維持される。又、強誘電体層１３５は、前記反応チャンバー内に有機金属前駆体及び酸化剤を供給した後、前記有機金属前駆体と酸化剤を反応させて第２下部電極膜１２５上に形成される。この場合、前記有機金属前駆体は、鉛又は鉛を含む第１化合物、ジルコニウム、又はジルコニウムを含む第２化合物、そしてチタニウム又はチタニウムを含む第３化学物からなる。又、前記酸化剤は、酸素（Ｏ２）、オゾン（Ｏ３）、二酸化窒素（ＮＯ２）、酸化二窒素（Ｎ２Ｏ）等を含む。
強誘電体層１３５上には、上部電極層１４０が形成される（段階Ｓ６０）。上部電極層１４０は、強誘電体層１３５上に金属酸化物又は金属をスパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程で蒸着して形成される。例えば、上部電極層１４０は、イリジウム、白金、ルテニウム、パラジウム、金、白金−マンガン合金、イリジウム−ルテニウム合金、イリジウム酸化物（ＩｒＯＸ）、ストロンチウムルテニウム酸化物（ＳｒＲｕＯ３：ＳＲＯ）、ストロンチウムチタニウム酸化物（ＳＴＯ）、ランタンニッケル酸化物（ＬａＮｉＯ３：ＬＮＯ）、又はカルシウムルテニウム酸化物（ＣａＲｕＯ３：ＣＲＯ）等を使用して形成される。上部電極層１４０は、強誘電体層１３５の上面から約１００〜１２００Å程度の厚さに形成される。上部電極層１４０を形成する段階において、基板１００が収容された反応チャンバーは約２０〜３５０℃程度の温度及び約３〜１０ｍＴｏｒｒ程度の圧力に維持される。ここで、上部電極層１４０は不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加することによって形成される。
本発明の他の実施例によると、強誘電体層１３５上に上部電極層１４０を形成した後、強誘電体層１３５及び上部電極層１４０を酸素ガス、窒素ガス、又はこれらの混合ガス雰囲気下で急速熱処理工程（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ：ＲＴＰ）で熱処理することにより、上部電極層１４０及び強誘電体層１３５を構成する物質を結晶化させる。この場合、前記急速熱処理工程は、約５００〜６５０℃程度の温度で約３０秒〜３分間行われる。
図５及び図１０を参照すると、上部電極層１４０上に第１ハードマスク層１４５を形成する（段階Ｓ７０）。第１ハードマスク層１４５は、上部電極層１４０の上面から約１００〜３００Å程度の厚さに形成される。第１ハードマスク層１４５は、上部電極層１４０、強誘電体層１３５、及び下部電極層１３０に対してエッチング選択比を有する物質を使用して形成される。例えば、第１ハードマスク層１４５は、ストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、カルシウムルテニウム酸化物、シリコン窒化物、又はシリコン酸窒化物を使用して形成される。好ましくは、第１ハードマスク層１４５は、ストロンチウムルテニウム酸化物を使用して形成される。又、第１ハードマスク層１４５は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して形成される。
本発明の一実施例において、上部電極層１４０がストロンチウムルテニウム酸化物からなる場合、第１ハードマスク層１４５は、シリコン窒化物、シリコン酸窒化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、又はカルシウムルテニウム酸化物を使用して形成される。本発明の他の実施例によると、上部電極層１４０がイリジウム、白金、ルテニウム、パラジウム、金、白金−マンガン合金、イリジウム−ルテニウム合金、又はイリジウム酸化物からなる場合、第１ハードマスク層１４５は、ストロンチウムルテニウム酸化物を使用して形成される。
図６及び図１０を参照すると、第１ハードマスク層１４５上には、第２ハードマスク層１５０が形成される（段階Ｓ８０）。第２ハードマスク層１５０は、第１ハードマスク層１４５の上面から約３００〜１０００Å程度の厚さに形成される。これによって、第１ハードマスク層１４５と第２ハードマスク層１５０の厚さの比は、約１：１〜１：１０程度になる。第２ハードマスク層１５０は、化学気相蒸着工程、プラズマ化学気相成長工程、パルスレーザー蒸着工程、又は原子層積層工程を利用して形成される。第２ハードマスク層１５０は、第１ハードマスク層１４５、上部電極層１４０、及び強誘電体層１３５に対してエッチング選択比を有する物質を使用して形成される。例えば、第２ハードマスク層１５０は、ドーピングされないポリシリコン、シリコン酸化物、シリコン窒化物のような窒化物、又はシリコン酸窒化物のような酸窒化物を使用して形成される。好ましくは、第２ハードマスク層１５０は、シリコン窒化物を使用して形成される。
図６及び図１１を参照すると、第２ハードマスク層１５０上にフォトレジストパターン（図示せず）を形成した後、前記フォトレジストパターンをエッチングマスクとして利用して、第２ハードマスク層１５０を部分的にエッチングすることにより、第１ハードマスク層１４５上に第２ハードマスク１５５を形成する（段階Ｓ９０）。
前記フォトレジストパターンをアッシング工程及び／又はストリッピング工程を利用して除去した後、第２ハードマスク１５５をエッチングマスクとして利用して、第１ハードマスク層１４５を部分的にエッチングすることにより、上部電極層１４０上に第１ハードマスク１６０を形成する（段階Ｓ１００）。これによって、上部電極層１４０上には、第１ハードマスク１６０及び第２ハードマスク１５５を具備するハードマスク構造物１６５が形成される。ここで、スピンスクラッビング工程（spin scrubbing process）を利用して、前記エッチング工程を通じて形成された第２ハードマスク１６０の表面を改善することができる。
本発明の他の実施例によると、前記フォトレジストパターンをエッチングマスクとして利用して、第２ハードマスク層１５０及び第１ハードマスク層１４０を連続的にパターニングすることにより、上部電極１７０上にハードマスク構造物１６５を形成することができる。
図６及び図１２を参照すると、ハードマスク構造物１６５をエッチングマスクとして利用して上部電極層１４０を部分的にエッチングすることによって、強誘電体層１３５上に上部電極１７０を形成する（段階Ｓ１１０）。この場合、上部電極１７０は、下部の面積より若干狭い上部面積を有するように形成される。即ち、上部電極１７０の側壁は、実質的に約８０〜９０°の傾斜角度を有する。第２及び第１ハードマスク１５５、１６０を含むハードマスク構造物１６５をエッチングマスクとして利用して、上部電極層１４０をパターニングするエッチング工程の間、第２ハードマスク１５５もある程度消耗されるので、第２ハードマスク１５５の厚さが薄くなる。
強誘電体層１３５上に上部電極１７０を形成した後、第２ハードマスク１５５を第１ハードマスク１６０から除去する（段階Ｓ１２０）。これによって、上部電極１７０の上には、第１ハードマスク１６０のみが残留することになる。本発明の他の実施例によると、スピンスクラッビング工程を利用して、第２ハードマスク１５５の除去によって露出された第１ハードマスク１６０の表面状態を改善することができる。
図６及び図１３を参照すると、第１ハードマスク１６０をエッチングマスクとして利用して、強誘電体層１３５をエッチングして第２下部電極膜１２５上に強誘電体層パターン１７５を形成する（段階Ｓ１３０）。強誘電体層１３５を低温でエッチングする場合には、強誘電体層パターン１７５が低い側壁傾斜角度を有することになる。これによって、強誘電体キャパシタ１９５が要求される高い側壁傾斜角度を有するために、強誘電体層１３５を高温でエッチングして強誘電体層パターン１７５を形成する。例えば、強誘電体層１３５は、約２００〜４００℃程度の温度でエッチングされる。
図１４は、本発明の一実施例によって強誘電体層パターン１７５を形成した状態を示す断面電子顕微鏡写真である。
図１４に示すように、第１ハードマスク１６０を利用して強誘電体層１３５をパターニングすることにより得られる強誘電体層パターン１７５は、約８０〜９０°程度の高い側壁傾斜角度を有する。又、前述したように、高温で強誘電体層１３５をエッチングするエッチング工程の間、第１ハードマスク１６０が上部電極１７０を効果的に保護するので、上部電極１７０の側壁も実質的に約８０〜９０°程度の高い側壁傾斜角度をそのまま維持する。
継続して、第１ハードマスク１６０をエッチングマスクとして利用するエッチング工程を通じて第２下部電極膜１２５、及び第１下部電極膜１２０を順次にパターニングすることによって、絶縁構造物１１０上に下部電極１９０を形成する（段階Ｓ１４０）。
上部電極１７０から第１ハードマスク１６０を除去して、基板１００の上部に下部電極１９０、強誘電体層パターン１７５、及び上部電極１７０を具備する強誘電体キャパシタ１９５を形成する。下部電極１９０は、絶縁構造物１１０及びパッド１１５上に形成された第１下部電極膜パターン１８５と第１下部電極膜パターン１８５上に形成された第２下部電極膜パターン１８０を含む。第１下部電極膜パターン１８５は、強誘電体層パターン１７５から酸素が拡散されることを防止し、第２下部電極膜パターン１８０は強誘電体層パターン１７５を構成する強誘電体の結晶性を向上させる役割を果たす。又、第１下部電極膜パターン１８５は、絶縁構造物１１０上に前記接着膜が形成されない場合、絶縁構造物１１０と第２下部電極膜パターン１８０との間の接着力を向上させる機能も果たす。
本発明の他の実施例によると、第２ハードマスク１５５を除去することなく、第２ハードマスク１５５及び第１ハードマスク１６０を共にエッチングマスクとして利用して、強誘電体層パターン１７５及び下部電極１９０を形成することができる。ここで、強誘電体層１３５、第２下部電極膜１２５、及び第１下部電極膜１２０を部分的にエッチングする間、第２ハードマスク１５５は実質的に殆ど消耗されるので、強誘電体キャパシタ１９５を形成した後、第２ハードマスク１５５を除去するための別の工程を必要としない。
図１５は、本発明の一実施例によって製造された強誘電体キャパシタの断面電子顕微鏡写真を示す図である。
図１３及び図１５に示すように、第１及び第２ハードマスク１６０、１５５を具備するハードマスク構造物１６５を利用して形成された強誘電体キャパシタ１９５は、基板１００に平行な方向に対して約８０〜９０°程度の高い側壁傾斜角度（θ１）を有する。即ち、上部電極１７０、強誘電体層パターン１７５、及び下部電極１９０を形成する比較的長時間のエッチングの間、第２及び第１ハードマスク１５５、１６０が上部電極１７０及び強誘電体層パターン１７５を効果的に保護するので、上部電極１７０と強誘電体層パターン１７５のそれぞれ約８０〜９０°程度の高い側壁傾斜角度を維持する。これによって、強誘電体キャパシタ１９５も約８０〜９０°程度の高い側壁傾斜角度（θ１）を有し、結局、強誘電体キャパシタ１９５の有効面積を拡張させることができる。強誘電体層パターン１７５が高い側壁傾斜を有する場合には、強誘電体層パターン１７５に蓄積される電荷量を増加させることができるので、強誘電体層パターン１７５の２Ｐｒ値が向上される。このように、強誘電体層パターン１７５の分極特性が向上されると、強誘電体キャパシタ１９５のデータ保存力乃至分極保存力（polarization retention）が向上され、結局、強誘電体キャパシタ１９５は大きく増加された電気的及び強誘電的特性を有することになる。又、第１ハードマスク１６０が強誘電体層パターン１７５のエッチング損傷を効果的に防止することができるので、強誘電体層パターン１７５から漏洩電流が発生されることを遮断することができると同時に、強誘電体層パターン１７５の劣化を最小化することができる。従って、このような強誘電体層パターン１７５を含む強誘電体キャパシタ１９５の電気的特性をより向上させることができる。
図１６乃至図１９は、本発明の他の実施例による強誘電体キャパシタの製造方法を説明するための断面図を示す。
図１６を参照すると、基板２００上にコンタクト領域、パッド、プラグ、導電性配線、導電性パターン、ゲート構造物、又はトランジスタ等を含む下部構造物２０５を形成する。基板２００は、シリコンウェーハ乃至ＳＯＩ基板のような半導体基板又は金属酸化物単結晶基板を含む。
下部構造物２０５をカバーしながら、基板２００上に少なくとも一つの絶縁膜又は層間絶縁膜を含む絶縁構造物２１０を形成する。絶縁構造物２１０は、下部電極２９０（図１８参照）と下部構造物２０５を電気的に絶縁させる。
絶縁構造物２１０を部分的にエッチングして、下部構造物２０５を露出させるホール（図示せず）を形成した後、前記ホールを満たしながら絶縁構造物２１０上に導電層を形成する。
絶縁構造物２１０が露出されるまで前記導電層を部分的に除去して、前記ホールを埋め立てるパッド２１５を形成する。パッド２１５は、エッチバック工程、化学機械的研磨工程、又は化学機械的研磨とエッチバックを組合せた工程を利用して形成される。
パッド２１５及び絶縁構造物２１０上に第１下部電極膜２２０及び第２下部電極膜２２５を順次に形成して、下部電極層２３０を完成する。第１下部電極膜２２０は、絶縁構造物２１０の上面から約５０〜３００Å程度の厚さに形成され、第２下部電極膜２２５は、第１下部電極膜２２０の上面から約３００〜１２００Å程度の厚さに形成される。第１下部電極膜２２０は、導電性金属窒化物を使用して形成され、第２下部電極膜２２５は金属を使用して形成される。
前述したように、絶縁構造物２１０と第１下部電極膜２２０との間の接着力を向上させるために、絶縁構造物２１０と第１下部電極膜２２０との間に金属又は導電性金属窒化物からなる接着膜（図示せず）が更に形成されることができる。
第２下部電極膜２２５上に有機金属化学気相蒸着工程、ゾル−ゲル工程、原子層積層工程、又は化学気相蒸着工程を利用して強誘電体層２３５を形成する。強誘電体層２３５は、第２下部電極膜２２５の上面から約２００〜１２００Å程度の厚さに形成される。強誘電体層１３５は、強誘電体、金属がドーピングされた強誘電体又は金属酸化物を使用して形成される。
強誘電体層２３５上に上部電極層２４０を形成する。上部電極層２４０は、強誘電体層２３５上に順次に形成された第１上部電極膜２４１及び第２上部電極膜２４３を含む。
第１上部電極膜２４１は、強誘電体層２３５の上面から約１０〜３００Å程度の厚さに形成される。第１上部電極膜２４１は、金属がドーピングされた金属酸化物を強誘電体層２３５上にスパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程で蒸着して形成される。例えば、第１上部電極膜２４１は、銅、鉛、ビスマス等の金属がドーピングされたストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、又はカルシウムルテニウム酸化物等を使用して形成される。好ましくは、第１上部電極膜２４１は、銅又は鉛がドーピングされたストロンチウムルテニウム酸化物を強誘電体層２３５上にスパッタリング工程で蒸着して形成する。第１上部電極膜２４１を形成する間、基板２００が位置する反応チャンバーは約２０〜３５０℃程度の温度、及び約３〜１０ｍＴｏｒｒ程度の圧力に維持される。又、第１上部電極膜２４０は不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加することによって形成される。
第２上部電極膜２４３は、第１上部電極膜２４１の上面から約３００〜１０００Å程度の厚さに形成される。第２上部電極膜２４３は、第１上部電極膜２４１上に金属、合金、又は金属酸化物をスパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程で蒸着して形成する。例えば、第２上部電極膜２４３は、イリジウム、白金、ルテニウム、パラジウム、金、白金−マンガン合金、イリジウム−ルテニウム合金、又はイリジウム酸化物等を使用して形成される。第２上部電極膜２４３を形成する間、基板２００が収容された反応チャンバーは約２０〜３５０℃程度の温度、及び約３〜１０ｍＴｏｒｒ程度の圧力で維持される。この場合、第２上部電極膜２４３は、不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加することによって形成される。
強誘電体層２３５上に第１及び第２上部電極膜２４１、２４３を含む上部電極層２４０を形成した後、強誘電体層２３５及び上部電極層２４０を酸素ガス、窒素ガス、又はこれらの混合ガス雰囲気下で急速熱処理工程（ＲＴＰ）で熱処理することにより、上部電極層２４０及び強誘電体層２３５を構成する物質を結晶化させる。
図１７を参照すると、第２上部電極膜２４３上に第１ハードマスク層及び第２ハードマスク層を順次に形成する。前記第１ハードマスク層は、第２上部電極膜２４３の上面から約１００〜３００Å程度の厚さに形成され、前記第２ハードマスク層は、前記第１ハードマスク層の上面から約３００〜１０００Å程度の厚さに形成される。前記第１ハードマスク層は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して形成され、前記第２ハードマスク層は、化学気相蒸着工程、プラズマ化学気相成長工程、パルスレーザー蒸着工程、又は原子層積層工程を利用して形成される。
前記第２ハードマスク層上にフォトレジストパターンを形成した後、前記フォトレジストパターンをエッチングマスクとして利用して、前記第２ハードマスク層及び前記第１ハードマスク層をパターニングすることにより、第２上部電極膜２４３上にハードマスク構造物２６５を形成する。ハードマスク構造物２６５は、上部電極層２４０上に順次に形成された第１ハードマスク２６０及び第２ハードマスク２５５を含む。
第１ハードマスク２６０は、第１及び第２上部電極膜２４１、２４３、強誘電体層２３５、そして第１及び第２下部電極膜２２０、２２５に対して高いエッチング選択比を有する物質からなる。例えば、第１ハードマスク２６０は、ストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、カルシウムルテニウム酸化物、シリコン窒化物、又はシリコン酸窒化物からなる。好ましくは、第１ハードマスク２６０は、ストロンチウムルテニウム酸化物からなる。第２ハードマスク２５５は、第１ハードマスク２６０、第１及び第２上部電極膜２４１、２４３、及び強誘電体層２３５に対してエッチング選択比を有する物質を使用して形成される。例えば、第２ハードマスク２５５は、ドーピングされないポリシリコン、シリコン酸化物、シリコン窒化物のような窒化物、又はシリコン酸窒化物のような酸窒化物からなる。好ましくは、第２ハードマスク２５５は、シリコン窒化物からなる。
図１８を参照すると、前記フォトレジストパターンをアッシング工程及び／又はストリッピング工程を利用して除去した後、ハードマスク構造物２６５をエッチングマスクとして利用して、第２及び第１上部電極膜２４３、２４１を順次にエッチングすることにより、強誘電体層２３５上に上部電極２７０を形成する。上部電極２７０は、強誘電体層２３５上に順次に形成された第１上部電極膜パターン２７３、及び第２上部電極膜パターン２７１を具備する。第１及び第２上部電極膜パターン２７３、２７１は、それぞれ下部が上部に対して若干広い面積を有するように形成される。これによって、第１及び第２上部電極膜パターン２７３、２７１を含む上部電極２７０の側壁は、約８０〜９０°程度の傾斜角度を有する。
上部電極２７０を形成した後、第２ハードマスク２５５を第１ハードマスク２６０から除去して、第２上部電極膜パターン２７１上に第１ハードマスク２６０のみを残留させる。
第１ハードマスク２６０をエッチングマスクとして利用して高温で強誘電体層２３５をエッチングすることにより、第２下部電極膜２２５上に強誘電体層パターン２７５を形成する。強誘電体層２３５をエッチングする高温エッチング工程の間、第１ハードマスク２６０が強誘電体層パターン２７５を効果的に保護するので、強誘電体層パターン２７５は約８０〜９０°程度の高い側壁傾斜角度を有する。
第１ハードマスク２６０を継続エッチングマスクとして利用するエッチング工程を通じて第２下部電極膜２２５及び第１下部電極膜２２０を順次にエッチングすることにより、絶縁構造物２１０上に下部電極２９０を形成する。下部電極２９０は、絶縁構造物２１０及びパッド２１５上に順次に形成された第１下部電極膜パターン２８５及び第２下部電極膜パターン２８０を含む。ここで、第２及び第１下部電極膜パターン２８０、２８５は、それぞれ下部が上部に対して若干広い面積を有するように形成される。第１ハードマスク２６０を利用して下部電極２９０を形成するので、下部電極２９０の側壁は約８０〜９０°程度の高い傾斜角度を有する。
図１９を参照すると、上部電極２７０から第１ハードマスク２６０を除去して、基板２００の上部に下部電極２９０、強誘電体層パターン２７５、及び上部電極２７０を含む強誘電体キャパシタ２９５を形成する。強誘電体層１３５、第２下部電極膜２２５、及び第１下部電極膜２２０に対して高いエッチング選択比を有する物質からなる第１ハードマスク２６０を使用して強誘電体キャパシタ２９５を形成するので、強誘電体キャパシタ２９５の側壁は約８０〜９０°程度の高い傾斜角度（θ２）を有する。
図２０乃至図２２は、本発明の更に他の実施例による強誘電体キャパシタの製造方法を説明するための断面図である。
図２０を参照すると、基板３００上にコンタクト領域、導電性配線、導電性パターン、パッド、プラグ、又はトランジスタ等を含む下部構造物３０５を形成する。
下部構造物３０５をカバーしながら、基板３００上にＰＳＧ、ＵＳＧ、ＳＯＧ、ＦＯＸ、ＰＥ−ＴＥＯＳ、又はＨＤＰ−ＣＶＤ酸化物等を使用して絶縁構造物３１０を形成する。絶縁構造物３１０は、化学気相蒸着工程、プラズマ化学気相成長工程、又は高密度プラズマ化学気相蒸着工程で形成される。
絶縁構造物３１０上に第１フォトレジストパターン（図示せず）を形成した後、前記第１フォトレジストパターンをエッチングマスクとして利用して、絶縁構造物３１０を部分的にエッチングすることによって、絶縁構造物３１０に下部構造物３０５を露出させるホールを形成する。
スパッタリング工程、化学気相蒸着工程、又は原子層積層工程を利用して前記ホールを満たしながら、絶縁構造物３１０上にタングステン、アルミニウム、銅、又はチタニウム等のような金属や、タングステン窒化物、アルミニウム窒化物、又はチタニウム窒化物等のような導電性金属窒化物を使用して導電層を形成する。
化学機械的研磨工程、エッチバック工程、又は化学機械的研磨とエッチバックを組合せた工程を利用して、絶縁構造物３１０が露出されるまで前記導電層を除去することによって、前記ホールを埋め立て露出された下部構造物３１０に接触されるパッド３１５を形成する。
絶縁構造物３１０及びパッド３１５上に約５０〜３００Å程度の厚さに第１下部電極膜３２０を形成する。第１下部電極膜３２０は、金属窒化物を化学気相蒸着工程、スパッタリング工程、又は原子層積層工程で蒸着して形成される。
第１下部電極膜３１０上に約３００〜１０００Å程度の厚さに第２下部電極膜３２５を形成する。第２下部電極膜３２５は、イリジウム、白金、ルテニウム、パラジウム、又は金等の金属をスパッタリング工程、パルスレーザー蒸着工程、又は原子層積層工程で形成する。
第２下部電極膜３２５上に約１０〜５００Å程度の厚さに第３下部電極膜３２７を形成して、絶縁構造物３１０及びパッド３１５上に下部電極層３３０を形成する。第３下部電極膜３２７は、銅、鉛、又はヒ素等の金属がドーピングされたストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、又はカルシウムルテニウム酸化物等のような金属酸化物を使用して形成する。第３下部電極膜３２７を形成する段階において、基板３００が収容された反応チャンバーは約２０〜３５０℃程度の温度、及び約３〜１０ｍＴｏｒｒ程度の圧力に維持される。第３下部電極膜３２７は、アルゴンガス、窒素ガス、又はヘリウムガスを含む不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加することにより形成される。
有機金属化学気相蒸着工程、ゾル−ゲル工程、又は原子層積層工程を利用して、第３下部電極膜３２７上に約２００〜１０００Å程度の厚さに強誘電体層３３５を形成する。強誘電体層３３５は、強誘電性物質やカルシウム、ランタン、マンガン、又はビスマス等の金属がドーピングされた強誘電性物質乃至金属酸化物を使用して形成される。
スパッタリング工程、パルスレーザー蒸着工程、又は原子層積層工程を利用して、強誘電体層３３５上に約１０〜３００Å程度の厚さに第１上部電極膜３４１を形成する。第１上部電極膜３４１は、銅、鉛、又はビスマスのような金属がドーピングされたストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、又はカルシウムルテニウム酸化物等の金属酸化物を使用して形成される。
第１上部電極膜３４１上にイリジウム、白金、ルテニウム、パラジウム、又は金等の金属を使用して第２上部電極膜３４３を形成する。これによって、強誘電体層３３５上には、第１及び第２上部電極膜３４１、３４３を含む上部電極層３４０が形成される。第２上部電極膜３３３は、スパッタリング工程、パルスレーザー蒸着工程、又は原子層積層工程を利用して、第１上部電極膜３４１の上面から約３００〜１０００Å程度の厚さに形成される。
第２上部電極膜３４３を形成した後、強誘電体層３３５及び上部電極層３４０を酸素ガス、窒素ガス、又はこれらの混合ガス雰囲気下で急速熱処理工程で熱処理して、上部電極層３４０及び強誘電体層３３５を構成する物質を結晶化させる。
図２１を参照すると、第２上部電極膜３４３上に第１ハードマスク層及び第２ハードマスク層を順次に形成する。前記第１ハードマスク層は、第２上部電極膜３４３の上面から約１００〜３００Å程度の厚さに形成され、前記第２ハードマスク層は、前記第１ハードマスク層の上面から約３００〜１０００Å程度の厚さに形成される。前記第１ハードマスク層は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して形成され、前記第２ハードマスク層は、化学気相蒸着工程、プラズマ化学気相成長工程、パルスレーザー蒸着工程、又は原子層積層工程を利用して形成される。
前記第２ハードマスク層上に第２フォトレジストパターンを形成した後、前記第２フォトレジストパターンをエッチングマスクとして利用して、前記第２ハードマスク層及び前記第１ハードマスク層をエッチングすることにより、第２上部電極膜３４３上にハードマスク構造物３６５を形成する。ハードマスク構造物３６５は、上部電極層３４０上に順次に形成された第１ハードマスク３６０及び第２ハードマスク３５５を含む。
第１ハードマスク３６０は、第１及び第２上部電極膜３４１、３４３、強誘電体層３３５、そして第１乃至第３下部電極膜３２０、３２５、３２７に対して高いエッチング選択比を有する物質からなる。例えば、第１ハードマスク３６０は、ストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、カルシウムルテニウム酸化物、シリコン窒化物、又はシリコン酸窒化物からなる。第２ハードマスク３５５は、第１ハードマスク３６０、第１及び第２上部電極膜３４１、２４３、及び強誘電体層３３５に対してエッチング選択比を有する物質を使用して形成される。例えば、第２ハードマスク３５５はドーピングされないポリシリコン、シリコン酸化物、シリコン窒化物のような窒化物、又はシリコン酸窒化物のような酸窒化物からなる。
前記第２フォトレジストパターンをアッシング工程及び／又はストリッピング工程を利用して除去した後、ハードマスク構造物３６５をエッチングマスクとして利用して、第２及び第１上部電極膜３４３、３４１を順次にパターニングすることにより、強誘電体層３３５上に上部電極３７０を形成する。上部電極３７０は、強誘電体層３３５上に順次に形成された第１上部電極膜パターン３７３及び第２上部電極膜パターン３７１を具備する。これによって、第１及び第２上部電極膜パターン３７３、３７１を含む上部電極３７０の側壁は約８０〜９０°程度の傾斜角度を有する。
図２２を参照すると、上部電極３７０を形成した後、第２ハードマスク３５５を第１ハードマスク３６０から除去して、第２上部電極膜パターン３７１上に第１ハードマスク３６０のみを残留させる。
第１ハードマスク３６０をエッチングマスクとして利用して、高温で強誘電体層３３５をエッチングすることにより、第３下部電極膜３２７上に強誘電体層パターン３７５を形成する。強誘電体層３３５をエッチングする高温エッチング工程の間、第１ハードマスク３６０が強誘電体層パターン３７５を効果的に保護するので、強誘電体層パターン３７５は約８０〜９０°程度の高い側壁傾斜角度を有する。
第１ハードマスク３６０を継続エッチングマスクとして利用するエッチング工程を通じて第３下部電極膜３２７、第２下部電極膜３２５、及び第１下部電極膜３２０を順次にパターニングすることにより、絶縁構造物３１０及びパッド３１５上に下部電極３９０を形成する。下部電極３９０は、絶縁構造物３１０及びパッド３１５上に順次に形成された第１下部電極膜パターン３８５、第２下部電極膜パターン３８０、及び第３下部電極膜パターン３７７を含む。第３乃至第１下部電極膜パターン３７７、３８０、３８５は、それぞれ下部が上部に対して若干広い面積を有するように形成される。第１ハードマスク３６０を利用して下部電極３９０を形成するので、下部電極３９０の側壁も約８０〜９０°程度の高い傾斜角度を有する。
上部電極３７０から第１ハードマスク３６０を除去して、基板３００の上部に下部電極３９０、強誘電体層パターン３７５、及び上部電極３７０を含む強誘電体キャパシタ３９５を形成する。強誘電体層３３５、第３下部電極膜３２７、第２下部電極膜３２５、及び第１下部電極膜３２０に対して高いエッチング選択比を有する物質からなる第１ハードマスク３６０を使用して強誘電体キャパシタ３９５を形成するので、強誘電体キャパシタ３９５の側壁も全体的に約８０〜９０°程度の高い傾斜角度（θ３）を有する。
図２３乃至図２７は、本発明の更に他の実施例による強誘電体キャパシタの製造方法を説明するための断面図を示す。
図２３を参照すると、基板４００上に下部構造物４０５を形成する。基板４００は、シリコンウェーハ乃至ＳＯＩ基板のような半導体基板又は金属酸化物単結晶基板を含む。例えば、基板４００は、アルミニウム酸化物単結晶基板、ストロンチウムチタニウム酸化物単結晶基板、又はマグネシウム酸化物単結晶基板等を含む。下部構造物４０５は、基板４００に形成されたコンタクト領域、パッド、プラグ、導電性配線、導電性パッド、ゲート構造物、又はトランジスタ等を具備する。
下部構造物４０５をカバーしながら、基板４００上に絶縁構造物４１０を形成する。絶縁構造物４１０は、下部電極４９０（図２７参照）と下部構造物４０５を電気的に絶縁させる。絶縁構造物４１０は、それぞれ酸化物、窒化物、及び／又は酸窒化物からなる少なくとも一つの絶縁膜又は層間絶縁膜を具備する。例えば、絶縁構造物４１０は、ＢＰＳＧ、ＰＳＧ、ＵＳＧ、ＳＯＧ、ＦＯＸ、ＰＥ−ＴＥＯＳ、ＨＤＰ−ＣＶＤ酸化物、シリコン窒化物、又はシリコン酸窒化物等を使用して形成される。絶縁構造物４１０は、化学気相蒸着工程、プラズマ化学気相成長工程、原子層積層工程、又は高密度プラズマ化学気相蒸着工程を利用して形成される。
絶縁構造物４１０を部分的にエッチングして、下部構造物４０５を露出させるホール（図示せず）を形成した後、前記ホールを満たしながら、絶縁構造物４１０上に導電層を形成する。前記導電層は、不純物でドーピングされたポリシリコン、金属、又は導電性金属窒化物を使用して形成される。例えば、前記導電層は、タングステン、アルミニウム、銅、チタニウム、タングステン窒化物、アルミニウム窒化物、又はチタニウム窒化物等を使用して形成される。前記導電層は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して形成される。
絶縁構造物４１０が露出されるまで、前記導電層を部分的に除去して前記ホールを埋め立てるパッド４１５を形成する。ここで、前記導電層は、エッチバック工程、化学機械的研磨工程、又は化学機械的研磨とエッチバックを組合せた工程を利用して部分的にエッチングされる。前記ホールを埋め立てるパッド４１５の上部をエッチングして、パッド４１５が前記ホールを部分的に満たすようにする。即ち、前記ホールの上部側壁が露出されるようにパッド４１５を部分的に除去する。
本発明の他の実施例によると、前記導電層を部分的に除去する工程をより長時間進行して、前記ホールを部分的に埋め立てるパッド４１５を形成することができる。
前記ホールを完全に満たしながら、パッド４１５及び絶縁構造物４２０上に第１下部電極膜４２０を形成する。第１下部電極膜４２０は、導電性金属窒化物を化学気相蒸着工程、原子層積層工程、スパッタリング工程、又はパルスレーザー蒸着工程で蒸着して形成される。例えば、第１下部電極膜４２０は、チタニウムアルミニウム窒化物、アルミニウム窒化物、チタニウム窒化物、チタニウムシリコン窒化物、タンタル窒化物、タンタルシリコン窒化物、又はタングステン窒化物等を使用して形成される。好ましくは、第１下部電極膜４２０は、パッド４１５及び絶縁構造物４１０上にチタニウムアルミニウム窒化物を原子層積層工程で蒸着して形成される。
図２４を参照すると、化学機械的研磨工程、エッチバック工程、又は化学機械的研磨とエッチバックを組合せた工程を利用して絶縁構造物４１０が露出されるまで、第１下部電極膜４２０を部分的に除去して、パッド４１５上に前記ホールを完全に埋め立てる第１下部電極膜パターン４８５を形成する。即ち、前記ホールは、パッド４１５及び第１下部電極膜パターン４８５によって完全に満たされる。又、第１下部電極膜パターン４８５は、パッド４１５上にのみ位置することになる。
絶縁構造物４１０及び第１下部電極膜パターン４８５上に第２下部電極膜４２５を形成する。第２下部電極膜４２５は、第１下部電極膜パターン４８５又は絶縁構造物４１０の上面から約３００〜１２００Å程度の厚さに形成される。第２下部電極膜４２５は、イリジウム、白金、ルテニウム、パラジウム、又は金等の金属をスパッタリング工程、パルスレーザー蒸着工程、化学気相蒸着工程、又は原子層積層工程で第１下部電極膜パターン４８５及び絶縁構造物４１０上に蒸着して形成される。好ましくは、第２下部電極膜４２５は、イリジウムをスパッタリング工程で蒸着して形成される。第２下部電極膜４２５を形成する段階において、基板４００が収容された反応チャンバーは、約２０〜３５０℃程度の温度及び約３〜１０ｍＴｏｒｒ程度の圧力に維持される。この場合、第２下部電極膜４２５は、アルゴンガス、窒素ガス、ヘリウムガス、又はこれらが混合されたガスを含む不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加して形成される。
図２５を参照すると、第２下部電極膜４２５上に有機金属化学気相蒸着工程、ゾル−ゲル工程、原子層積層工程、又は化学気相蒸着工程を利用して、強誘電体層４３５を形成する。強誘電体層１３５は、第２下部電極膜１２５の上面から約２００〜１２００Å程度の厚さに形成される。強誘電体層４３５は、ＰＺＴ、ＳＢＴ、ＢＬＴ、ＰＬＺＴ、又はＢＳＴ等の強誘電体を使用して形成される。又、強誘電体層４３５は、カルシウム、ランタン、マンガン、乃至ビスマスがドーピングされたＰＺＴ、ＳＢＴ、ＢＬＴ、ＰＬＺＴ、又はＢＳＴを使用して形成される。又、強誘電体層４３５は、チタニウム酸化物、タンタル酸化物、アルミニウム酸化物、亜鉛酸化物、又はハフニウム酸化物等を使用して形成される。好ましくは、強誘電体層４３５は、第２下部電極膜４２５上にＰＺＴを有機金属化学気相蒸着工程で蒸着して形成される。前記強誘電体層４３５を形成する段階において、基板４００が収容された反応チャンバーは約３５０〜６５０℃程度の温度及び約１〜１０Ｔｏｒｒ程度の圧力に維持される。
強誘電体層４３５上にスパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して上部電極層４４０を形成する。上部電極層４４０は、イリジウム、白金、ルテニウム、パラジウム、金、白金−マンガン合金、イリジウム−ルテニウム合金、イリジウム酸化物、ストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、又はカルシウムルテニウム酸化物等を使用して形成される。上部電極層４４０は、強誘電体層４３５の上面から約１００〜１２００Å程度の厚さに形成される。上部電極層４４０を形成する段階において、基板４００が収容された反応チャンバーは、約２０〜３５０℃程度の温度及び約３〜１０ｍＴｏｒｒ程度の圧力に維持される。この場合、上部電極層４４０は、不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加することにより形成される。
強誘電体層４３５上に上部電極層４４０を形成した後、強誘電体層４３５及び上部電極層４４０を酸素ガス、窒素ガス、又はこれらの混合ガス雰囲気下で急速熱処理工程で熱処理して、上部電極層４４０及び強誘電体層４３５を構成する物質を結晶化させる。前記急速熱処理工程は、約５００〜６５０℃程度の温度で約３０秒〜３分間進行される。
上部電極層４４０上に第１ハードマスク層及び第２ハードマスク層を順次に形成する。前記第１ハードマスク層は、上部電極層４４０の上面から約１００〜３００Å程度の厚さに形成される。前記第１ハードマスク層は、上部電極層４４０、強誘電体層４３５、及び第２下部電極膜４２５に対して高いエッチング選択比を有する物質を使用して形成される。例えば、前記第１ハードマスク層は、ストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、カルシウムルテニウム酸化物、シリコン窒化物、又はシリコン酸窒化物を使用して形成される。好ましくは、前記第１ハードマスク層は、ストロンチウムルテニウム酸化物を使用して形成される。又、前記第１ハードマスク層は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して形成される。上部電極層４４０がストロンチウムルテニウム酸化物からなる場合、前記第１ハードマスク層は、シリコン窒化物、シリコン酸窒化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、又はカルシウムルテニウム酸化物を使用して形成される。上部電極層４４０がイリジウム、白金、ルテニウム、パラジウム、金、白金−マンガン合金、イリジウム−ルテニウム合金、又はイリジウム酸化物からなる場合、前記第１ハードマスク層は、ストロンチウムルテニウム酸化物を使用して形成される。
前記第２ハードマスク層は、前記第１ハードマスク層の上面から約３００〜１０００Å程度の厚さに形成される。即ち、前記第１ハードマスク層に対する前記第２ハードマスク層の厚さの比は、約１：１〜１：１０程度になる。前記第２ハードマスク層は、化学気相蒸着工程、プラズマ化学気相成長工程、パルスレーザー蒸着工程、又は原子層積層工程を利用して形成される。前記第２ハードマスク層は、前記第１ハードマスク層、上部電極層４４０、及び強誘電体層４３５に対してエッチング選択比を有する物質を使用して形成される。例えば、前記第２ハードマスク層はドーピングされないポリシリコン、シリコン酸化物、シリコン窒化物のような窒化物、又はシリコン酸窒化物のような酸窒化物を使用して形成される。好ましくは、前記第２ハードマスク層は、シリコン窒化物を使用して形成される。
前記第２ハードマスク層上にフォトレジストパターン（図示せず）を形成した後、前記フォトレジストパターンをエッチングマスクとして利用して、前記第２ハードマスク層を部分的にエッチングすることにより、前記第１ハードマスク層上に第２ハードマスク４５５を形成する。
前記フォトレジストパターンをアッシング工程及び／又はストリッピング工程を利用して除去した後、第２ハードマスク４５５をエッチングマスクとして利用して前記第１ハードマスク層を部分的にエッチングすることにより、上部電極層４４０上に第１ハードマスク４６０を形成する。従って、上部電極層４４０上には、第１ハードマスク４６０及び第２ハードマスク４５５を含むハードマスク構造物４６５が形成される。この場合、スピンスクラッビング工程を利用して前記エッチング工程を通じて形成された第２ハードマスク４６０の表面を改善することができる。一方、前記フォトレジストパターンをエッチングマスクとして利用して、前記第２ハードマスク層及び前記第１ハードマスク層を連続的にエッチングすることによって、上部電極層４４０上にハードマスク構造物６６５を形成することもできる。
図２６を参照すると、ハードマスク構造物４６５をエッチングマスクとして利用して上部電極層４４０をパターニングすることにより、強誘電体層４３５上に上部電極４７０を形成する。上部電極４７０は、実質的に約８０〜９０°の側壁傾斜角度を有する。第２及び第１ハードマスク４５５、４６０を含むハードマスク構造物４６５をエッチングマスクとして利用して上部電極層４４０をエッチングするエッチング工程の間、第２ハードマスク４５５もある程度消耗されるので、第２ハードマスク４５５の厚さが薄くなる。
第２ハードマスク４５５を第１ハードマスク４６０から除去して、上部電極４７０上に第１ハードマスク４６０のみを残留させる。この場合、スピンスクラッビング工程を利用して、第２ハードマスク４５５の除去によって露出された第１ハードマスク４６０の表面状態を改善することができる。
図２７を参照すると、第１ハードマスク４６０をエッチングマスクとして利用して強誘電体層４３５をエッチングすることによって、第２下部電極膜４２５上に強誘電体層パターン４７５を形成する。ここで、強誘電体層４３５を低温でエッチングする場合には、強誘電体層パターン１７５が低い側壁傾斜角度を有するので、強誘電体層４３５を約２００〜４００℃程度の高温でエッチングして強誘電体層パターン４７５を形成する。第１ハードマスク４６０を利用して強誘電体層４３５をエッチングすることによって得られる強誘電体層パターン４７５は、約８０〜９０°程度の高い側壁傾斜角度を有する。又、高温で強誘電体層４３５をエッチングするエッチング工程の間、第１ハードマスク４６０が上部電極４７０を効果的に保護するので、上部電極４７０の側壁も実質的に約８０〜９０°程度の高い側壁傾斜角度を維持する。
第１ハードマスク４６０を継続的にエッチングマスクとして利用するエッチング工程を通じて第２下部電極膜４２５をエッチングすることにより、絶縁構造物４１０及び第１下部電極膜パターン４８５上に第２下部電極膜パターン４８０を形成する。これによって、第１下部電極膜パターン４８５及び第２下部電極膜パターン４８０を具備する下部電極４９０が形成される。
上部電極４７０から第１ハードマスク４６０を除去すると、基板４００の上部には下部電極４９０、強誘電体層パターン４７５、及び上部電極４７０を具備する強誘電体キャパシタ４９５が完成される。第１及び第２ハードマスク４６０、４５５を含むハードマスク構造物４６５を利用して形成された強誘電体キャパシタ４９５は、基板４００に平行な方向に対して約８０〜９０°程度の高い側壁傾斜角度（θ３）を有する。上部電極４７０、強誘電体層パターン４７５、及び下部電極４９０を形成する比較的長時間のエッチングの間、第２及び第１ハードマスク４５５、４６０が上部電極４７０及び強誘電体層パターン４７５を効果的に保護するので、上部電極４７０と強誘電体層パターン４７５がそれぞれ約８０〜９０°程度の高い側壁傾斜角度を維持する。これによって、強誘電体キャパシタ４９５も約８０〜９０°程度の高い側壁傾斜角度（θ３）を有し、結局、強誘電体キャパシタ１９５の有効面積を拡張させることができる。又、第１ハードマスク４６０が強誘電体層パターン４７５のエッチング損傷を効果的に防止することができるので、強誘電体層パターン４７５から漏洩電流が発生されることを遮断できると同時に、強誘電体層パターン４７５の劣化を最小化することができる。
半導体装置の製造方法
半導体装置の製造方法
図２８乃至図３２は、本発明の一実施例による半導体装置の製造方法を説明するための断面図を示す。
図２８を参照すると、シャロートレンチ素子分離工程のような素子分離工程を利用して半導体基板５００上に素子分離膜５０３を形成することにより、半導体基板５００にアクティブ領域及びフィールド領域を画定する。熱酸化法や化学気相蒸着工程で素子分離膜５０３が形成された半導体基板５００上に薄い厚さのゲート酸化膜を形成する。
前記ゲート酸化膜上に第１導電層及び第１マスク層を順次に形成する。前記第１導電層は、不純物でドーピングされたポリシリコンで形成され、前記第１マスク層は、後続して形成される第１層間絶縁膜５２７に対してエッチング選択比を有する物質を使用して形成される。例えば、第１層間絶縁膜５２７が酸化物からなる場合に、前記第１マスク層はシリコン窒化物のような窒化物からなる。
前記第１マスク層上に第１フォトレジストパターン（図示せず）を形成した後、前記第１フォトレジストパターンをエッチングマスクとして利用して前記第１マスク層、第１導電層、及びゲート酸化膜を順次にパターニングすることにより、半導体基板５００上にそれぞれゲート酸化膜パターン５０６、ゲート導電層パターン５０９、及びゲートマスクパターン５１２を含むゲート構造物５１５を形成する。
本発明の他の実施例によると、前記第１フォトレジストパターンをエッチングマスクとして利用して前記第１マスク層をパターニングすることにより、前記第１導電層上にゲートマスクパターン５１２をまず形成する。その後、アッシング工程及び／又はストリッピング工程でゲートマスクパターン５１２上の第１フォトレジストパターンを除去した後、ゲートマスクパターン５１２をエッチングマスクとして利用して、前記第１導電層及びゲート酸化膜を順次にパターニングすることにより、半導体基板５００上にそれぞれゲート酸化膜パターン５０６、ゲート導電層パターン５０９、及びゲートマスクパターン５１２を含むゲート構造物５１５を形成することができる。
前記ゲート構造物５１５が形成された半導体基板５００上にシリコン窒化物のような窒化物からなる第１絶縁膜を形成した後、前記第１絶縁膜を異方性エッチングして、各ゲート構造物５１５の側面にゲートスペーサ５１８を形成する。
図２８を更に参照すると、ゲートスペーサ５１８が形成されたゲート構造物５１５をイオン注入マスクとして利用して、ゲート構造物５１５の間に露出される半導体基板５００にイオン注入工程で不純物を注入した後、熱処理工程を行って半導体基板５００にソース／ドレイン領域に該当される第１コンタクト領域５２１及び第２コンタクト領域５２４を形成する。ここで、第１及び第２コンタクト領域５２１、５２４は、強誘電体キャパシタ５８０（図３２参照）のための第１パッド５３０とビットラインのための第２パッド５３３がそれぞれ接触されるキャパシタコンタクト領域及びビットラインコンタクト領域に区分される。例えば、第１コンタクト領域５２１は、第１パッド５３０が接触されるキャパシタコンタクト領域に該当され、第２コンタクト領域５２４は、第２パッド５３３が接続されるビットラインコンタクト領域に該当される。これによって、半導体基板５００上にはそれぞれゲート構造物５１５、ゲートスペーサ５１８、及びコンタクト領域５２１、５２４を含むトランジスタが形成される。
本発明の他の実施例によると、各ゲート構造物５１５の側壁にゲートスペーサ５１８を形成する前に、ゲート構造物５１５の間に露出される半導体基板５００に低い濃度の不純物を１次的にイオン注入する。その後、ゲート構造物５１５の側壁にゲートスペーサ５１８を形成した後、前記１次イオン注入された半導体基板５００に高い濃度の不純物を２次的にイオン注入して、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する第１及び第２コンタクト領域５２１、５２４を形成することができる。
前記ゲート構造物５１５をカバーしながら半導体基板５００上に酸化物からなる第１層間絶縁膜５２７を形成する。第１層間絶縁膜５２７は、ＢＰＳＧ、ＰＳＧ、ＳＯＧ、ＰＥ−ＴＥＯＳ、ＵＳＧ、又はＨＤＰ−ＣＶＤ酸化物を化学気相蒸着工程、プラズマ化学気相成長工程、高密度プラズマ化学気相蒸着工程、又は原子層積層工程を利用して形成する。
化学機械的研磨工程、エッチバック工程、又は化学機械的研磨とエッチバックを組合せた工程を利用して第１層間絶縁膜５２７の上部を除去することにより、第１層間絶縁膜５２７の上面を平坦化させる。ここで、第１層間絶縁膜５２７は、ゲートマスクパターン５１８の上面から所定の高さを有するように形成される。一方、ゲートマスクパターン５１８の上面が露出されるまで、第１層間絶縁膜５２７をエッチングして第１層間絶縁膜５２７の上面を平坦化することができる。
第１層間絶縁膜５２７上に第２フォトレジストパターン（図示せず）を形成した後、前記第２フォトレジストパターンをエッチングマスクとして利用して、第１層間絶縁膜５２７を部分的にエッチングすることにより、第１層間絶縁膜５２７に半導体基板５００に形成された第１及び第２コンタクト領域５２１、５２４を露出させる第１コンタクトホール（図示せず）を形成する。好ましくは、酸化物からなる第１層間絶縁膜５２７をエッチングする時、窒化物からなるゲートマスクパターン５１８に対して高いエッチング選択比を有するエッチングガスを使用して第１層間絶縁膜５２７をエッチングする。従って、前記第１コンタクトホールは、ゲート構造物５１５に対して自己整列されながら、第１及び第２コンタクト領域５２１、５２４を露出させる。前記第１コンタクトホールのうち、一部はキャパシタコンタクト領域である第１コンタクト領域５２１を露出させ、前記第１コンタクトホールのうち、他の部分はビットラインコンタクト領域である第２コンタクト領域５２４を露出させる。
前記第２フォトレジストパターンをアッシング及び／又はストリッピング工程を通じて除去した後、第１及び第２コンタクト領域５２１、５２４を露出させる前記第１コンタクトホールを満たしながら第１層間絶縁膜５２７上に第２導電層を形成する。前記第２導電層は、高濃度の不純物でドーピングされたポリシリコン又は金属を使用して形成する。
化学機械的研磨工程、エッチバック工程、又は化学機械的研磨とエッチバックを組合せた工程を利用して、第１層間絶縁膜５２７の上面が露出されるまで前記第２導電層を部分的に除去することにより、それぞれ前記第１コンタクトホールを埋め立てる自己整列されたコンタクトパッドである第１パッド５３０及び第２パッド５３３を形成する。第１パッド５３０は、キャパシタコンタクト領域である第１コンタクト領域５２１上に形成され、第２パッド５３３は、ビットラインコンタクト領域である第２コンタクト領域５２４上に形成される。即ち、第１パッド５３０は、キャパシタコンタクト領域に接触され、第２パッド５３３はビットラインコンタクト領域に接触される。
第１及び第２パッド５３０、５３３を含む第１層間絶縁膜５２７上に第２層間絶縁膜５３６を形成する。第２層間絶縁膜５３６は、後続して形成されるビットライン５３９と第１パッド５３０を電気的に絶縁させる役割を果たす。第２層間絶縁膜５３６は、ＢＰＳＧ、ＰＳＧ、ＳＯＧ、ＰＥ−ＴＥＯＳ、ＵＳＧ、又はＨＤＰ−ＣＶＤ酸化物を化学気相蒸着工程、プラズマ化学気相成長工程、高密度プラズマ化学気相蒸着工程、又は原子層積層工程を利用して形成する。本発明の一実施例によると、第１及び第２層間絶縁膜５２７、５３６は、前記酸化物のうち、同じ物質を使用して形成することができる。本発明の他の実施例によると、第１及び第２層間絶縁膜５２７、５３６は、前記酸化物のうち、互いに異なる物質を使用して形成することができる。
化学機械的研磨工程、エッチバック工程、又は化学機械的研磨とエッチバックを組合せた工程を利用して、第２層間絶縁膜５３６を部分的に除去することにより、第２層間絶縁膜５３６の上面を平坦化させる。
第２層間絶縁膜５３６上に第３フォトレジストパターン（図示せず）を形成した後、前記第３フォトレジストパターンをエッチングマスクとして利用して、第２層間絶縁膜５３６を部分的にエッチングすることにより、第２層間絶縁膜５３６に第１層間絶縁膜５２７を埋め立てた第２パッド５３３を露出させる第２コンタクトホール５３７を形成する。
図２９を参照すると、前記第３フォトレジストパターンをアッシング及び／又はストリッピング工程を利用して除去した後、第２コンタクトホール５３７を満たしながら第２層間絶縁膜５３６上に第３導電層を形成する。
前記第３導電層上に第４フォトレジストパターン（図示せず）を形成した後、前記第４フォトレジストパターンをエッチングマスクとして利用して前記第３導電層をエッチングすることにより、第２コンタクトホール５３７を満たしながら第２層間絶縁膜５３６上にビットライン５３９を形成する。ビットライン５３９は、大体が金属／金属化合物で構成された第１層及び金属からなる第２層で構成される。例えば、前記第１層は、チタニウム／チタニウム窒化物（Ｔｉ／ＴｉＮ）からなり、前記第２層はタングステン（Ｗ）からなる。
化学気相蒸着工程、プラズマ化学気相成長工程、高密度プラズマ化学気相蒸着工程、又は原子層積層工程を利用して、ビットライン４３９をカバーしながら、第２層間絶縁膜５３６上に第３層間絶縁膜５４２を形成する。第３層間絶縁膜５４２は、ＢＰＳＧ、ＰＳＧ、ＳＯＧ、ＰＥ−ＴＥＯＳ、ＵＳＧ、又はＨＤＰ−ＣＶＤ酸化物を使用して形成される。第３層間絶縁膜５４２は、第２層間絶縁膜５３６と同じ物質を使用するか、異なる物質を使用して形成することができる。好ましくは、低温で蒸着されながらボイド（ｖｏｉｄ）やシーム（ｓｅａｍ）を発生させず、ビットライン５３９間のギャップを埋めることができるＨＤＰ−ＣＶＤ酸化物を利用して第３層間絶縁膜５４２を形成する。
化学機械的研磨工程、エッチバック工程、又は化学機械的研磨とエッチバックを組合せた工程で第３層間絶縁膜５４２を部分的に除去することにより、第３層間絶縁膜５４２の上面を平坦化させる。本発明の他の実施例によると、隣接するビットライン５３９の間に位置する第３層間絶縁膜５４２内にボイドが発生する現象を防止するために、ビットライン５３９及び第２層間絶縁膜５３８上に窒化物からなる追加絶縁膜を形成した後、このような追加絶縁膜上に第３層間絶縁膜５４２を形成することもできる。
第３層間絶縁膜５４２上に第５フォトレジストパターン（図示せず）を形成した後、前記第５フォトレジストパターンをエッチングマスクとして利用して第３層間絶縁膜５４２及び第２層間絶縁膜５３６を部分的にエッチングすることにより、第１パッド５３０を露出させる第３コンタクトホール５４３を形成する。本発明の他の実施例によると、第３コンタクトホール５４３を形成した後、追加的な洗浄工程を行って第３コンタクトホール５４３を通じて露出される第１パッド５３０の表面に存在する自然酸化膜やポリマー又は各種異物質等を除去することができる。
図３０を参照すると、第３コンタクトホール５４３を満たしながら、第３層間絶縁膜５４２上に第４導電層を形成した後、化学機械的研磨、エッチバック、又はこれらを組合せた工程を利用して第３層間絶縁膜５４２の上面が露出されるまで、前記第４導電層を部分的に除去することにより、第３コンタクトホール５４３内にそれぞれ第３パッド５４５を形成する。第３パッド５４５は、大体が不純物でドーピングされたポリシリコンで形成され、第１パッド５３０とこれに後続して形成される下部電極５６９（図３１参照）とを互いに連結させる役割を果たす。下部電極５６９は、第３パッド５４５及び第１パッド５３０を通じて第１コンタクト領域５２１に電気的に連結される。
第３パッド５４５及び第３層間絶縁膜５４２上に、約５０〜３００Å程度の厚さを有する第１下部電極膜５４８及び約３００〜１０００Å程度の厚さを有する第２下部電極膜５５１を順次に形成する。これによって、第３パッド５４５及び第３層間絶縁膜５４２上には下部電極層５５２が形成される。第１下部電極膜５４８は、金属窒化物を化学気相蒸着工程、スパッタリング工程、又は原子層積層工程で積層して形成され、第２下部電極膜５５１は金属をスパッタリング工程、パルスレーザー蒸着工程、又は原子層積層工程で積層して形成される。
第２下部電極膜５５１上に約２００〜１０００Å程度の厚さを有する強誘電体層５５４を形成する。強誘電体層５５４は、強誘電性物質や、カルシウム、ランタン、マンガン、又はビスマス等の金属がドーピングされた強誘電性物質乃至金属酸化物を有機金属化学気相蒸着工程、ゾル−ゲル工程、又は原子層積層工程で積層して形成される。本発明の他の実施例によると、強誘電体層５５４を形成する前に、第２下部電極膜５５１上に約１０〜５００Å程度の厚さを有する第３下部電極膜（図示せず）を形成することができる。前記第３下部電極膜は、銅、鉛、又はヒ素等のような金属がドーピングされたストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、又はカルシウムルテニウム酸化物を使用して形成される。前記第３下部電極膜は、約２０〜３５０℃程度の温度、約３〜１０ｍＴｏｒｒ程度の低い圧力及び不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加して形成される。
強誘電体層５５４上に約１０〜１２００Å程度の厚さを有する上部電極層５５７を形成する。上部電極層５５７は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して形成される。上部電極層５５７は、イリジウム、白金、ルテニウム、パラジウム、金、白金−マンガン合金、イリジウム−ルテニウム合金、イリジウム酸化物、ストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、又はカルシウムルテニウム酸化物等を使用して形成される。上部電極層５４０は、約２０〜３５０℃程度の温度、約３〜１０ｍＴｏｒｒ程度の圧力及び不活性ガス雰囲気下で約３００〜１０００Ｗ程度の電力を印加して形成される。
強誘電体層５５４上に上部電極層５５７を形成した後、強誘電体層５５４及び上部電極層５５７を酸素ガス、窒素ガス、又はこれらの混合ガス雰囲気下で急速熱処理工程で熱処理して、上部電極層５５７及び強誘電体層５５４を構成する物質を結晶化させる。
図３０を更に参照すると、上部電極層５５７上に第１ハードマスク層及び第２ハードマスク層を順次に形成する。前記第１ハードマスク層は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して上部電極層５５７の上面から約１００〜３００Å程度の厚さに形成される。前記第１ハードマスク層は、上部電極層５５７、強誘電体層５５４、及び下部電極層５５２に対して高いエッチング選択比を有する物質を使用して形成される。前記第１ハードマスク層は、ストロンチウムルテニウム酸化物、ストロンチウムチタニウム酸化物、ランタンニッケル酸化物、カルシウムルテニウム酸化物、シリコン窒化物、又はシリコン酸窒化物を使用して形成される。
前記第２ハードマスク層は、化学気相蒸着工程、プラズマ化学気相成長工程、パルスレーザー蒸着工程、又は原子層積層工程を利用して、前記第１ハードマスク層の上面から約３００〜１０００Å程度の厚さに形成される。前記第２ハードマスク層は、前記第１ハードマスク層、上部電極層５５７、及び強誘電体層５５４に対してエッチング選択比を有する物質を使用して形成される。例えば、前記第２ハードマスク層は、ドーピングされないポリシリコン、シリコン酸化物、シリコン窒化物のような窒化物、又はシリコン酸窒化物のような酸窒化物を使用して形成される。
前記第２ハードマスク層上に第６フォトレジストパターン（図示せず）を形成した後、前記第６フォトレジストパターンをエッチングマスクとして利用して、前記第２ハードマスク層を部分的にエッチングすることにより、前記第１ハードマスク層上に第２ハードマスク５６３を形成する。
前記第６フォトレジストパターンをアッシング及び／又はストリッピング工程を利用して除去した後、第２ハードマスク５６０をエッチングマスクとして利用して、前記第１ハードマスク層をパターニングすることにより、上部電極層５５７上に第１ハードマスク５０を形成する。これによって、上部電極層５５７上には、第１ハードマスク５６０及び第２ハードマスク５６３を含むハードマスク構造物５６４が形成される。ここで、スピンスクラッビング工程を利用して、前記エッチング工程を通じて形成された第２ハードマスク５６３の表面を改善することができる。一方、前記第６フォトレジストパターンをエッチングマスクとして利用して、前記第２ハードマスク層及び前記第１ハードマスク層を連続的にエッチングすることにより、上部電極層５５７上にハードマスク構造物５６４を形成することもできる。
図３１を参照すると、ハードマスク構造物５６４をエッチングマスクとして利用して上部電極層５５７をエッチングすることにより、強誘電体層５５４上に上部電極５７５を形成する。上部電極５７５は、実質的に約８０〜９０°の側壁傾斜角度を有する。
第２ハードマスク５６３を第１ハードマスク５６０から除去して、上部電極５７５上に第１ハードマスク５６０のみを残留させる。前述したように、スピンスクラッビング工程を利用して第２ハードマスク５６３の除去によって露出された第１ハードマスク５６０の表面状態を改善することができる。
第１ハードマスク５６０をエッチングマスクとして利用して、高温で強誘電体層５５４をエッチングすることにより、第２下部電極膜５５１上に約８０〜９０°程度の高い側壁傾斜角度を有する強誘電体層パターン５７２を形成する。高温で強誘電体層５５４をエッチングするエッチング工程の間、第１ハードマスク５６０が上部電極５７５を充分に保護するので、上部電極５７５の側壁は約８０〜９０°程度の高い側壁傾斜角度を維持する。
第１ハードマスク５６０を継続的にエッチングマスクとして利用するエッチング工程を通じて、第２下部電極膜５５１及び第１下部電極膜５４８を順次にエッチングすることにより、第３層間絶縁膜５４２及び第３パッド５４５上に下部電極５６９を形成する。
図３２を参照すると、上部電極５７５から第１ハードマスク５６０を除去して、基板５００の上部に下部電極５６９、強誘電体層パターン５７２、及び上部電極５７５を具備する強誘電体キャパシタ５８０を完成する。第１及び第２ハードマスク５６０、５６３を含むハードマスク構造物５６４を利用して形成された強誘電体キャパシタ５８０は、半導体基板５００に平行な方向に対して約８０〜９０°程度の高い側壁傾斜角度を有する。
図示していないが、強誘電体キャパシタ５８０をカバーする追加層間絶縁膜及び前記追加絶縁膜を通じて強誘電体キャパシタ５８０の上部電極５７５に接触される上部配線を形成してＦＲＡＭ装置のような半導体メモリ装置を完成する。
本発明によると、第１及び第２ハードマスクを含むハードマスク構造物を利用して、上部電極、強誘電体層パターン、及び下部電極を形成することにより、高い側壁傾斜角度によって拡張された有効面積を有する強誘電体キャパシタを形成することができる。従って、このような強誘電体層パターンを含む強誘電体キャパシタのデータセンシングマージンをより大きく確保することができ、データ保存力又は分極保存力等のような強誘電的特性が改善された強誘電体キャパシタを形成することができる。又、前記ハードマスク構造物を利用して強誘電体層パターンのエッチング損傷による劣化を最小化することができるので、強誘電体層パターンから漏洩電流が発生することが防止できるので、強誘電体キャパシタの電気的特性を向上させることができる。又、前記強誘電体キャパシタを具備するＦＲＡＭ装置のような半導体装置の信頼性を充分に確保することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と趣旨を離れることなく、本発明を修正または変更できる。
１００、２００、３００、４００ 半導体基板
１０５、２０５、３０５、４０５ 下部構造物
１１０、２１０、３１０、４１０ 絶縁構造物
１１５、２１５、３１５、４１５ パッド
１２０、２２０、３２０、４２０、５４８ 第１下部電極膜
１２５、２２５、３２５、４２５、５５１ 第２下部電極膜
１３０、２３０、３３０、５５２ 下部電極層
１３５、２３５、３３５、４３５、５５４ 強誘電体層
１４０、２４０、３４０、４４０、５５７ 上部電極層
１４５ 第１ハードマスク層
１５０ 第２ハードマスク層
１５５、２５５、３５５、４５５、５６３ 第２ハードマスク
１６０、２６０、３６０、４６０、５６０ 第１ハードマスク
１６５、２６５、３６５、４６５、５６４ ハードマスク構造物
１７０、２７０、３７０、４７０、５７５ 上部電極
１７５、２７５、３７５、４７５、５７２ 強誘電体層パターン
１８０、２８０、３８０、４８０、５６６ 第２下部電極膜パターン
１８５、２８５、３８５、４８５、５６３ 第１下部電極膜パターン
１９０、２９０、３９０、４９０、５６９ 下部電極
１９５、２９５、３９５、４９５、５８０ 強誘電体キャパシタ
２４１、３４１ 第１上部電極膜
２４３、３４３ 第２上部電極膜
２７１、３７１ 第２上部電極膜パターン
２７３、３７３ 第１上部電極膜パターン
３２７ 第３下部電極膜
３７７ 第３下部電極膜パターン
５０３ 素子分離膜
５０６ ゲート酸化膜パターン
５０９ ゲート導電層パターン
５１２ ゲートマスクパターン
５１５ ゲート構造物
５１８ ゲートスペーサ
５２１ 第１コンタクト領域
５２４ 第２コンタクト領域
５２７ 第１層間絶縁膜
５３０ 第１パッド
５３３ 第２パッド
５３６ 第２層間絶縁膜
５３９ ビットライン
５４２ 第３層間絶縁膜
５４５ 第３パッド
１０５、２０５、３０５、４０５ 下部構造物
１１０、２１０、３１０、４１０ 絶縁構造物
１１５、２１５、３１５、４１５ パッド
１２０、２２０、３２０、４２０、５４８ 第１下部電極膜
１２５、２２５、３２５、４２５、５５１ 第２下部電極膜
１３０、２３０、３３０、５５２ 下部電極層
１３５、２３５、３３５、４３５、５５４ 強誘電体層
１４０、２４０、３４０、４４０、５５７ 上部電極層
１４５ 第１ハードマスク層
１５０ 第２ハードマスク層
１５５、２５５、３５５、４５５、５６３ 第２ハードマスク
１６０、２６０、３６０、４６０、５６０ 第１ハードマスク
１６５、２６５、３６５、４６５、５６４ ハードマスク構造物
１７０、２７０、３７０、４７０、５７５ 上部電極
１７５、２７５、３７５、４７５、５７２ 強誘電体層パターン
１８０、２８０、３８０、４８０、５６６ 第２下部電極膜パターン
１８５、２８５、３８５、４８５、５６３ 第１下部電極膜パターン
１９０、２９０、３９０、４９０、５６９ 下部電極
１９５、２９５、３９５、４９５、５８０ 強誘電体キャパシタ
２４１、３４１ 第１上部電極膜
２４３、３４３ 第２上部電極膜
２７１、３７１ 第２上部電極膜パターン
２７３、３７３ 第１上部電極膜パターン
３２７ 第３下部電極膜
３７７ 第３下部電極膜パターン
５０３ 素子分離膜
５０６ ゲート酸化膜パターン
５０９ ゲート導電層パターン
５１２ ゲートマスクパターン
５１５ ゲート構造物
５１８ ゲートスペーサ
５２１ 第１コンタクト領域
５２４ 第２コンタクト領域
５２７ 第１層間絶縁膜
５３０ 第１パッド
５３３ 第２パッド
５３６ 第２層間絶縁膜
５３９ ビットライン
５４２ 第３層間絶縁膜
５４５ 第３パッド
Claims (35)
- 基板上に少なくとも一つの下部電極膜を含む下部電極層を形成する段階と、
前記下部電極層上に強誘電体層を形成する段階と、
前記強誘電体層上に上部電極層を形成する段階と、
前記上部電極層上に第１ハードマスク及び第２ハードマスクを具備するハードマスク構造物を形成する段階と、
前記ハードマスク構造物をエッチングマスクとして利用して、前記上部電極層、前記強誘電体層、及び前記下部電極層を部分的にエッチングして前記基板上に下部電極、強誘電体層パターン、及び上部電極を形成する段階と、を含む強誘電体キャパシタの製造方法。 - 前記ハードマスク構造物を形成する段階は、
前記強誘電体層上に第１ハードマスク層を形成する段階と、
前記第１ハードマスク層上に第２ハードマスク層を形成する段階と、
前記第２ハードマスク層及び前記第１ハードマスク層をエッチングして前記上部電極層上に前記第１ハードマスク及び前記第２ハードマスクを形成する段階と、を更に含むことを特徴とする請求項１記載の強誘電体キャパシタの製造方法。 - 前記第１ハードマスク層は、前記上部電極層に対してエッチング選択比を有する物質を使用して形成されることを特徴とする請求項２記載の強誘電体キャパシタの製造方法。
- 前記第２ハードマスク層は、前記第１ハードマスク層、前記上部電極層、及び前記強誘電体層に対してエッチング選択比を有する物質を使用して形成されることを特徴とする請求項２記載の強誘電体キャパシタの製造方法。
- 前記上部電極層、前記強誘電体層、及び前記下部電極層を部分的にエッチングする段階は、
前記第２ハードマスクをエッチングマスクとして利用して前記第１ハードマスク層及び前記上部電極層を部分的にエッチングする段階と、
前記第１ハードマスクをエッチングマスクとして利用して、前記強誘電体層及び前記下部電極層を部分的にエッチングする段階と、を更に含むことを特徴とする請求項４記載の強誘電体キャパシタの製造方法。 - 前記第１ハードマスク層は、ストロンチウムルテニウム酸化物（ＳＲＯ）、ストロンチウムチタニウム酸化物（ＳＴＯ）、カルシウムルテニウム酸化物（ＣＲＯ）、シリコン窒化物、及びシリコン酸窒化物からなる群から選択されたいずれか一つを使用して形成されることを特徴とする請求項２記載の強誘電体キャパシタの製造方法。
- 前記第１ハードマスク層は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又は、パルスレーザー蒸着工程を利用して形成されることを特徴とする請求項２記載の強誘電体キャパシタの製造方法。
- 前記第２ハードマスク層は、シリコン窒化物、シリコン酸化物、ドーピングされないポリシリコン、及びシリコン酸窒化物からなる群から選択されたいずれか一つを使用して形成されることを特徴とする請求項２記載の強誘電体キャパシタの製造方法。
- 前記第２ハードマスク層は、化学気相蒸着工程、原子層積層工程、パルスレーザー蒸着工程、又はプラズマ化学気相成長工程を利用して形成されることを特徴とする請求項２記載の強誘電体キャパシタの製造方法。
- 前記第１ハードマスクと前記第２ハードマスクの厚さの比は、１：１〜１：１０であることを特徴とする請求項１記載の強誘電体キャパシタの製造方法。
- 前記上部電極を形成した後、前記強誘電体層パターンを形成する前に、前記第２ハードマスクを除去する段階を更に含むことを特徴とする請求項１２記載の強誘電体キャパシタの製造方法。
- 前記強誘電体キャパシタの側壁は、前記基板に水平な方向に対して８０〜９０°の角度を有することを特徴とする請求項１記載の強誘電体キャパシタの製造方法。
- 前記下部電極層を形成する段階は、
前記基板上に第１下部電極膜を形成する段階と、
前記第１下部電極膜上に第２下部電極膜を形成する段階と、を更に含むことを特徴とする請求項１記載の強誘電体キャパシタの製造方法。 - 前記第１下部電極膜は、チタニウムアルミニウム窒化物、アルミニウム窒化物、チタニウム窒化物、チタニウムシリコン窒化物、タンタル窒化物、及びタンタルシリコン窒化物からなる群から選択されたいずれか一つを使用して形成され、前記第２下部電極膜はイリジウム、白金、ルテニウム、パラジウム、及び金からなる群から選択されたいずれか一つを使用して形成されることを特徴とする請求項１３記載の強誘電体キャパシタの製造方法。
- 前記下部電極層を形成する段階は、前記第２下部電極膜上に第３下部電極膜を形成する段階を更に含むことを特徴とする請求項１３記載の強誘電体キャパシタの製造方法。
- 前記第３下部電極膜は、ストロンチウムルテニウム酸化物（ＳＲＯ）、ストロンチウムチタニウム酸化物（ＳＴＯ）、ランタンニッケル酸化物（ＬＮＯ）、及びカルシウムルテニウム酸化物（ＣＲＯ）からなる群から選択されたいずれか一つを使用して形成されることを特徴とする請求項１５記載の強誘電体キャパシタの製造方法。
- 前記下部電極層を形成する前に、
前記基板上に絶縁構造物を形成する段階と、
前記絶縁構造物を貫通するホールを形成する段階と、
前記ホールを部分的に埋め立てるパッドを形成する段階と、を更に含むことを特徴とする請求項１記載の強誘電体キャパシタの製造方法。 - 前記下部電極層を形成する段階は、
前記パッド上に前記ホールを完全に埋め立てる第１下部電極膜を形成する段階と、
前記第１下部電極膜及び前記絶縁構造物上に第２下部電極膜を形成する段階と、を含むことを特徴とする請求項１７記載の強誘電体キャパシタの製造方法。 - 前記強誘電体層は、ＰＺＴ［Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３］、ＳＢＴ（ＳｒＢｉ２Ｔｉ２Ｏ９）、ＢＬＴ［Ｂｉ（Ｌａ、Ｔｉ）Ｏ３］、ＰＬＺＴ［Ｐｂ（Ｌａ、Ｚｒ）ＴｉＯ３］、及びＢＳＴ［Ｂｉ（Ｓｒ、Ｔｉ）Ｏ３］からなる群から選択されたいずれか一つ、又は、カルシウム（Ｃａ）、ランタン（Ｌｎ）、マンガン（Ｍｎ）、又はビスマス（Ｂｉ）がドーピングされたＰＺＴ、ＳＢＴ、ＢＬＴ、ＰＬＺＴ、及びＢＳＴからなる群から選択されたいずれか一つを使用して形成されることを特徴とする請求項１記載の強誘電体キャパシタの製造方法。
- 前記上部電極層は、イリジウム、白金、ルテニウム、白金−マンガン合金、イリジウム−ルテニウム合金、イリジウム酸化物、ストロンチウムルテニウム酸化物（ＳＲＯ）、ストロンチウムチタニウム酸化物（ＳＴＯ）、ランタンニッケル酸化物（ＬＮＯ）、及びカルシウムルテニウム酸化物（ＣＲＯ）からなる群から選択されたいずれか一つを使用して形成されることを特徴とする請求項１記載の強誘電体キャパシタの製造方法。
- 前記上部電極層を形成する段階は、
前記強誘電体層上に第１上部電極膜を形成する段階と、
前記第２上部電極膜上に第２上部電極膜を形成する段階と、を更に含むことを特徴とする請求項１記載の強誘電体キャパシタの製造方法。 - 前記第１上部電極膜は、ストロンチウムルテニウム酸化物（ＳＲＯ）、ストロンチウムチタニウム酸化物（ＳＴＯ）、ランタンニッケル酸化物（ＬＮＯ）、及びカルシウムルテニウム酸化物（ＣＲＯ）からなる群から選択されたいずれか一つを使用して形成され、前記第２上部電極膜は、イリジウム、白金、ルテニウム、パラジウム、及び金からなる群から選択されたいずれか一つを使用して形成されることを特徴とする請求項２１記載の強誘電体キャパシタの製造方法。
- 基板上に下部構造物を形成する段階と、
前記下部構造物上に絶縁構造物を形成する段階と、
前記絶縁構造物を貫通して前記下部構造物に接触されるパッドを形成する段階と、
前記パッド及び絶縁構造物上に少なくとも一つの下部電極膜を含む下部電極層を形成する段階と、
前記下部電極層上に強誘電体層を形成する段階と、
前記強誘電体層上に上部電極層を形成する段階と、
前記上部電極層上に第１ハードマスク及び第２ハードマスクを具備するハードマスク構造物を形成する段階と、
前記ハードマスク構造物をエッチングマスクとして利用して、前記上部電極層、前記強誘電体層、及び前記下部電極層を部分的にエッチングして、前記絶縁構造物及びパッド上に下部電極、強誘電体層パターン、並びに上部電極を形成する段階と、を含む半導体装置の製造方法。 - 前記ハードマスク構造物を形成する段階は、
前記強誘電体層上に第１ハードマスク層を形成する段階と、
前記第１ハードマスク層上に第２ハードマスク層を形成する段階と、
前記第２ハードマスク層及び前記第１ハードマスク層を部分的にエッチングして前記上部電極層上に前記第１ハードマスク及び前記第２ハードマスクを形成する段階と、を更に含むことを特徴とする請求項２３記載の半導体装置の製造方法。 - 前記第１ハードマスク層は、前記上部電極層に対してエッチング選択比を有する物質を使用し形成され、前記第２ハードマスク層は、前記第１ハードマスク層、前記上部電極層、及び前記強誘電体層に対してエッチング選択比を有する物質を使用して形成されることを特徴とする請求項２４記載の半導体装置の製造方法。
- 前記上部電極層、前記強誘電体層、及び前記下部電極層を部分的にエッチングする段階は、
前記第２ハードマスクをエッチングマスクとして利用して前記第１ハードマスク層及び前記上部電極層を部分的にエッチングする段階と、
前記第１ハードマスクをエッチングマスクとして利用して前記強誘電体層及び前記下部電極層を部分的にエッチングする段階と、を更に含むことを特徴とする請求項２５記載の半導体装置の製造方法。 - 前記第１ハードマスク層は、ストロンチウムルテニウム酸化物（ＳＲＯ）、ストロンチウムチタニウム酸化物（ＳＴＯ）、カルシウムルテニウム酸化物（ＣＲＯ）、シリコン窒化物、及びシリコン酸窒化物からなる群から選択されたいずれか一つを使用して形成され、前記第２ハードマスク層は、シリコン窒化物、シリコン酸化物、ドーピングされないポリシリコン、及びシリコン酸窒化物からなる群から選択されたいずれか一つを使用して形成されることを特徴とする請求項２４記載の半導体装置の製造方法。
- 前記第１ハードマスク層は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又は、パルスレーザー蒸着工程を利用して形成され、前記第２ハードマスク層は、化学気相蒸着工程、原子層積層工程、パルスレーザー蒸着工程、又はプラズマ化学気相成長工程を利用して形成されることを特徴とする請求項２４記載の半導体装置の製造方法。
- 前記上部電極を形成した後、前記強誘電体層パターンを形成する前に、前記第２ハードマスクを除去する段階を更に含むことを特徴とする請求項２４記載の半導体装置の製造方法。
- 前記第１ハードマスクと前記第２ハードマスクの厚さの比は、１：１〜１：１０であることを特徴とする請求項２３記載の半導体装置の製造方法。
- 前記下部電極層を形成する段階は、
前記絶縁構造物及び前記パッド上に第１下部電極膜を形成する段階と、
前記第１下部電極膜上に第２下部電極膜を形成する段階と、を更に含むことを特徴とする請求項２３記載の半導体装置の製造方法。 - 前記下部電極層を形成する段階は、前記第２下部電極膜上に第３下部電極膜を形成する段階を更に含むことを特徴とする請求項３１記載の半導体装置の製造方法。
- 前記パッドを形成する段階は、
前記絶縁構造物に前記下部構造物を露出させるホールを形成する段階と、
前記ホールを満たしながら前記絶縁構造物上に導電層を形成する段階と、
前記導電層を除去して前記ホールを部分的に埋め立てる前記パッドを形成する段階と、を更に含むことを特徴とする請求項２３記載の半導体装置の製造方法。 - 前記下部電極層を形成する段階は、
前記パッド上に前記ホールを完全に埋め立てる第１下部電極膜を形成する段階と、
前記第１下部電極膜及び前記絶縁構造物上に第２下部電極膜を形成する段階と、を含むことを特徴とする請求項３３記載の半導体装置の製造方法。 - 前記上部電極層を形成する段階は、
前記強誘電体層上に第１上部電極膜を形成する段階と、
前記第２上部電極膜上に第２上部電極膜を形成する段階と、を更に含むことを特徴とする請求項２３記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048531A KR100725451B1 (ko) | 2005-06-07 | 2005-06-07 | 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006344929A true JP2006344929A (ja) | 2006-12-21 |
| JP2006344929A5 JP2006344929A5 (ja) | 2009-04-16 |
Family
ID=37493308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006092049A Withdrawn JP2006344929A (ja) | 2005-06-07 | 2006-03-29 | 強誘電体キャパシタの製造方法及びこれを利用した半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060273366A1 (ja) |
| JP (1) | JP2006344929A (ja) |
| KR (1) | KR100725451B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021534575A (ja) * | 2018-08-10 | 2021-12-09 | 東京エレクトロン株式会社 | ルテニウムハードマスクプロセス |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456829B1 (ko) * | 2002-06-17 | 2004-11-10 | 삼성전자주식회사 | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 |
| JP4596167B2 (ja) * | 2006-02-24 | 2010-12-08 | セイコーエプソン株式会社 | キャパシタの製造方法 |
| JP5028829B2 (ja) * | 2006-03-09 | 2012-09-19 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
| KR100763559B1 (ko) * | 2006-07-18 | 2007-10-04 | 삼성전자주식회사 | 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법 |
| US7582549B2 (en) | 2006-08-25 | 2009-09-01 | Micron Technology, Inc. | Atomic layer deposited barium strontium titanium oxide films |
| US7833914B2 (en) * | 2007-04-27 | 2010-11-16 | Micron Technology, Inc. | Capacitors and methods with praseodymium oxide insulators |
| US8154850B2 (en) * | 2007-05-11 | 2012-04-10 | Paratek Microwave, Inc. | Systems and methods for a thin film capacitor having a composite high-k thin film stack |
| US10115527B2 (en) | 2015-03-09 | 2018-10-30 | Blackberry Limited | Thin film dielectric stack |
| US10297658B2 (en) | 2016-06-16 | 2019-05-21 | Blackberry Limited | Method and apparatus for a thin film dielectric stack |
| US10950444B2 (en) * | 2018-01-30 | 2021-03-16 | Tokyo Electron Limited | Metal hard mask layers for processing of microelectronic workpieces |
| JP7066585B2 (ja) * | 2018-09-19 | 2022-05-13 | キオクシア株式会社 | 記憶装置 |
| JP7310146B2 (ja) * | 2019-01-16 | 2023-07-19 | 東京エレクトロン株式会社 | ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法 |
| US20200286685A1 (en) * | 2019-03-06 | 2020-09-10 | Intel Corporation | Capacitor with epitaxial strain engineering |
| US11532439B2 (en) * | 2019-03-07 | 2022-12-20 | Intel Corporation | Ultra-dense ferroelectric memory with self-aligned patterning |
| US20220415651A1 (en) * | 2021-06-29 | 2022-12-29 | Applied Materials, Inc. | Methods Of Forming Memory Device With Reduced Resistivity |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040800A (ja) * | 1998-07-24 | 2000-02-08 | Sharp Corp | 強誘電体記憶素子及びその製造方法 |
| US6674633B2 (en) * | 2001-02-28 | 2004-01-06 | Fujitsu Limited | Process for producing a strontium ruthenium oxide protective layer on a top electrode |
| US6495413B2 (en) * | 2001-02-28 | 2002-12-17 | Ramtron International Corporation | Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits |
| KR20030002095A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 제조 방법 |
| JP4014902B2 (ja) * | 2002-03-15 | 2007-11-28 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100875647B1 (ko) * | 2002-05-17 | 2008-12-24 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR100454255B1 (ko) * | 2002-12-30 | 2004-10-26 | 주식회사 하이닉스반도체 | 하드마스크를 이용한 캐패시터의 제조 방법 |
| US7250349B2 (en) * | 2003-03-06 | 2007-07-31 | Texas Instruments Incorporated | Method for forming ferroelectric memory capacitor |
-
2005
- 2005-06-07 KR KR1020050048531A patent/KR100725451B1/ko not_active IP Right Cessation
-
2006
- 2006-03-29 JP JP2006092049A patent/JP2006344929A/ja not_active Withdrawn
- 2006-06-06 US US11/447,545 patent/US20060273366A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021534575A (ja) * | 2018-08-10 | 2021-12-09 | 東京エレクトロン株式会社 | ルテニウムハードマスクプロセス |
| JP7357846B2 (ja) | 2018-08-10 | 2023-10-10 | 東京エレクトロン株式会社 | ルテニウムハードマスクプロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060127507A (ko) | 2006-12-13 |
| US20060273366A1 (en) | 2006-12-07 |
| KR100725451B1 (ko) | 2007-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100725451B1 (ko) | 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법 | |
| JP5047250B2 (ja) | 半導体素子の製造方法 | |
| US6730951B2 (en) | Capacitor, semiconductor memory device, and method for manufacturing the same | |
| KR100449949B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조방법 | |
| KR100718267B1 (ko) | 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| US8236643B2 (en) | Method of manufacturing semiconductor device including ferroelectric capacitor | |
| JP2007043166A (ja) | 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法 | |
| US20130052753A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20150084160A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5168273B2 (ja) | 半導体装置とその製造方法 | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| US6872618B2 (en) | Methods of forming ferroelectric capacitors with metal oxide for inhibiting fatigue | |
| JP2006310637A (ja) | 半導体装置 | |
| JP2002373975A (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ素子 | |
| JP2006147935A (ja) | 半導体装置 | |
| JP2005093605A (ja) | 半導体装置およびその製造方法 | |
| JP2005347491A (ja) | 半導体装置の製造方法 | |
| KR100846368B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| KR100470159B1 (ko) | 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법 | |
| KR20070054895A (ko) | 강유전체 커패시터를 포함하는 반도체 장치의 제조 방법 | |
| KR20070052808A (ko) | 강유전체 커패시터를 포함하는 반도체 장치의 제조 방법 | |
| KR20040008638A (ko) | 하부전극이 절연막에 고립된 구조를 갖는 강유전체 메모리소자의 제조방법 | |
| KR20030023142A (ko) | 반도체 소자 제조 방법 | |
| KR20070101423A (ko) | 하부전극의 제조방법 및 이를 이용한 강유전체 커패시터의제조 방법 | |
| KR20080102092A (ko) | 강유전체 커패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090227 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091030 |