JP4014902B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4014902B2
JP4014902B2 JP2002072199A JP2002072199A JP4014902B2 JP 4014902 B2 JP4014902 B2 JP 4014902B2 JP 2002072199 A JP2002072199 A JP 2002072199A JP 2002072199 A JP2002072199 A JP 2002072199A JP 4014902 B2 JP4014902 B2 JP 4014902B2
Authority
JP
Japan
Prior art keywords
film
etching
hard mask
conductive
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002072199A
Other languages
English (en)
Other versions
JP2003273326A (ja
Inventor
玄一 小室
健吉 末沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002072199A priority Critical patent/JP4014902B2/ja
Priority to US10/352,930 priority patent/US6746878B2/en
Priority to TW092102037A priority patent/TWI222117B/zh
Priority to EP03250684A priority patent/EP1345258B1/en
Priority to KR1020030011202A priority patent/KR100848240B1/ko
Publication of JP2003273326A publication Critical patent/JP2003273326A/ja
Priority to US10/831,178 priority patent/US7139161B2/en
Application granted granted Critical
Publication of JP4014902B2 publication Critical patent/JP4014902B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、半導体基板上方にキャパシタを有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
近年、強誘電体キャパシタや高誘電体キャパシタを用いた半導体メモリが有望視されている。例えば、強誘電体キャパシタは次のような工程によって形成される。
【０００３】
まず、図１(a) に示すように、半導体基板１０１を覆う層間絶縁膜１０４の上に第１金属層１０６、ＰＺＴ層１０７、第２金属層１０８を順に形成する。なお、半導体基板１０１には素子分離絶縁層１０２に囲まれた不純物拡散領域１０３が形成され、不純物拡散領域１０３上の層間絶縁膜１０４には導電性プラグ１０５が形成されている。
【０００４】
第２金属層１０８の上に窒化チタン層１１０、酸化シリコン層１１１を順に形成した後に、酸化シリコン層１１１と窒化チタン層１１０をフォトリソグラフィー法によりパターニングして導電性プラグ１０５の上方にキャパシタ平面形状のハードマスク１１２として残す。
【０００５】
次に、図１(b) に示すように、ハードマスク１１２に覆われない領域の第２金属層１０８、ＰＺＴ層１０７及び第１金属層１０６を順にエッチングすることにより、層間絶縁膜１０４上にスタック型の強誘電体キャパシタ１１３が形成される。
【０００６】
この後に、図１(c) に示すように、ハードマスク１１２を構成する酸化シリコン層１１１を除去し、ついで、エッチャントを変えて窒化チタン層１１０を除去する。
【０００７】
以上のように、第１金属層１０６、ＰＺＴ層１０７、第２金属層１０８のパターニングのためにレジストマスクを用いずにハードマスク１１２を使用したのは次のような理由による。
【０００８】
スタック型の強誘電体キャパシタ１１３を形成するために、レジストマスクを使用して第１金属層１０６、ＰＺＴ層１０７、第２金属層１０８を連続してエッチングすると、レジストマスクはそれらの層１０６，１０７，１０８に対してエッチング選択性に乏しくてエッチング中に消滅してしまうからである。
【０００９】
ところで、金属膜のパターニングのために上記した二層構造のハードマスクを使用し、かつエッチングガスとして塩素、酸素及びアルゴンからなる混合ガスを使用することは特開平１１−３４５１０号公報に記載されている。また、特開平１１−３４５１０号公報には、金属膜のエッチングの最中にハードマスクのSiO2膜が消滅することが記載されている。
【００１０】
【発明が解決しようとする課題】
第１及び第２金属層に挟まれるＰＺＴ層のパターニングにはハードマスクとして酸化シリコン層を用いるのが好ましい。従って、ＰＺＴ層のエッチング中にハードマスクである酸化シリコン層が消滅することは、ＰＺＴ層のエッチングレートの著しい低下を招くので、ＰＺＴ層のエッチングが終わるまではハードマスクとして酸化シリコン層１１１を残すことが重要である。
【００１１】
従って、第２金属層１０８、ＰＺＴ層１０７及び第１金属層１０６のエッチングを終えた後の状態では、図１(b) に示したように、第２金属層１０８の上にはハードマスク１１２を構成する窒化チタン層１１０だけでなく酸化シリコン層１１１が残っていることになる。
【００１２】
酸化シリコン層１１１と窒化チタン層１１０は、キャパシタ１１３の形成を終えた後にエッチングにより除去される。
【００１３】
しかし、ハードマスク１１２を構成するSiO2層１１１を除去する際に、キャパシタ１１３の周辺では、酸化シリコンからなる層間絶縁膜１０４もエッチングされてしまい、キャパシタ１１２とその周辺で生じる段差が大きくなる。そのような段差が大きくなると、複数のキャパシタ１１２の間では二層目の層間絶縁膜の埋込が悪くなるという不都合が生じる。
【００１４】
本発明の目的は、キャパシタを形成するために使用されるハードマスクの除去の際に下地となる絶縁膜に薄層化を生じにくくすることができる半導体装置及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記した課題は、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜上に第１導電膜、誘電体膜及び第２導電膜を順に形成する工程と、前記第２導電膜上に金属又は金属化合物よりなる第１膜を形成する工程と、前記第１膜上に絶縁材よりなる第２膜を形成する工程と、前記第２膜及び前記第１膜をキャパシタ平面形状にパターニングすることによりハードマスクを形成する工程と、前記ハードマスクに覆われない領域の前記第２導電膜をエッチングしてキャパシタ上部電極を形成する工程と、前記ハードマスクに覆われない領域の前記誘電体膜をエッチングしてキャパシタ誘電体膜を形成する工程と、前記ハードマスクに覆われない領域の前記第１導電膜を前記絶縁膜が露出しない深さまでエッチングする工程と、前記ハードマスクを構成する前記第２膜をエッチングして除去する工程と、前記ハードマスクに覆われない領域の残りの前記第１導電膜を最後までエッチングしてキャパシタ下部電極を形成する工程と、前記ハードマスクを構成する前記第１膜をエッチングにより除去する工程とを有することを特徴とする半導体装置の製造方法によって解決される。
【００１８】
次に、本発明の作用について説明する。
【００１９】
本発明によれば、絶縁膜上に形成された第１導電膜、誘電体膜及び第２導電膜をパターニングするために用いられるハードマスクの最上層として絶縁材料を用い、その最上層の除去は第１導電膜のエッチングを中断して行い、その後に第１導電膜のエッチングを再開するようにしている。
【００２０】
従って、ハードマスクを構成する絶縁性の最上層をエッチングして除去する場合にその下の絶縁膜が露出することはなく、キャパシタの下地である絶縁膜のエッチングが抑制される。
【００２１】
また、誘電体膜のエッチングによりハードマスクの側壁に付着するデポ物は、ハードマスクの最上層を除去する前の第１導電膜のエッチングによって除去されるので、ハードマスクの最上層の除去が容易になる。
【００２２】
なお、第１導電膜の２段階エッチングによれば、第１導電膜をパターニングして形成されるキャパシタ下部電極の側面には段部が生じる。
【００２３】
さらに、本発明によれば、ハードマスクの最上層を窒化シリコンから構成し、このハードマスクを用いて第１導電膜、誘電体膜及び第２導電膜を連続してエッチングしてキャパシタを形成するようにしている。
【００２４】
キャパシタを形成した後には、ハードマスクを構成する絶縁性の最上層を絶縁膜に対して選択的にエッチングすることが容易であり、キャパシタの下地である絶縁膜のエッチングが抑制される。
【００２５】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
（第１の実施の形態）
図２〜図５は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図である。
【００２６】
まず、図２(a) に示す断面構造を形成するまでの工程を説明する。
【００２７】
図２(a) に示すように、ｎ型又はｐ型のシリコン（半導体）基板１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、素子分離用溝の中に酸化シリコン(SiO2)を埋め込んで素子分離絶縁膜２を形成する。そのような構造の素子分離絶縁膜２は、ＳＴＩ(Shallow Trench Isolation)と呼ばれる。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成した絶縁膜を素子分離絶縁膜として採用してもよい。
【００２８】
続いて、シリコン基板１のトランジスタ形成領域にｐ型不純物を導入してｐウェル１ａを形成する。さらに、シリコン基板１のトランジスタ形成領域表面を熱酸化して、ゲート絶縁膜３となるシリコン酸化膜を形成する。
【００２９】
次に、シリコン基板１の上側全面に非晶質又は多結晶のファスシリコン膜及びタングステンシリサイド膜を順次形成し、これらのシリコン膜及びタングステンシリサイド膜をフォトリソグラフィ法によりパターニングして、ゲート電極４ａ，４ｂを形成する。
【００３０】
なお、１つのｐウェル１ａ上には２つのゲート電極４ａ，４ｂが並列に形成され、それらのゲート電極４ａ，４ｂはワード線の一部を構成する。
【００３１】
次に、ｐウェル１ａのうちゲート電極４ａ，４ｂの両側にｎ型不純物をイオン注入してソース／ドレインとなる第１〜第３のｎ型不純物拡散領域５ａ〜５ｃを形成する。
【００３２】
さらに、ＣＶＤ法により絶縁膜、例えば酸化シリコン（SiO2）膜をシリコン基板１の全面に形成した後に、その絶縁膜をエッチバックしてゲート電極４ａ，４ｂの両側部分に絶縁性のサイドウォールスペーサ６として残す。
【００３３】
続いて、ゲート電極４ａ，４ｂとサイドウォールスペーサ６をマスクに使用して、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃに再びｎ型不純物をイオン注入することにより、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃをＬＤＤ構造にする。
【００３４】
なお、１つのｐウェル１ａの両端側の第１、第２のｎ型不純物拡散領域５ａ，５ｂはキャパシタの下部電極に電気的に接続され、また、２つのゲート電極４ａ，４ｂの間の第３のｎ型不純物拡散領域５ｃはビット線に電気的に接続される。
【００３５】
以上の工程により、ｐウェル１ａにはゲート電極４ａ，４ｂとＬＤＤ構造のｎ型不純物拡散領域５ａ〜５ｃを有する２つのＭＯＳトランジスタＴ1 ，Ｔ2 が形成される。
【００３６】
次に、ＭＯＳトランジスタＴ1 ，Ｔ2 を覆うカバー絶縁膜７として約２００ｎｍの厚さの酸窒化シリコン（SiON）膜をプラズマＣＶＤ法によりシリコン基板１の全面に形成する。その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、膜厚１．０μｍ程度の酸化シリコン（SiO2）を第１層間絶縁膜８としてカバー膜７の上に形成する。
【００３７】
続いて、第１層間絶縁膜８の緻密化処理として、例えば常圧の窒素雰囲気中で第１層間絶縁膜８を７００℃の温度で３０分間熱処理する。その後に、第１層間絶縁膜８の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【００３８】
次に、図２(b) に示すように、フォトリソグラフィ法により第１層間絶縁膜８とカバー絶縁膜７をパターニングして、第１、第２の不純物拡散領域５ａ，５ｂのそれぞれに到達する深さの第１、第２のコンタクトホール８ａ，８ｂを形成する。
【００３９】
その後、第１層間絶縁膜８上面と第１、第２コンタクトホール８ａ，８ｂ内面に、グルー膜として膜厚３０ｎｍ程度のチタン（Ti）膜と膜厚５０ｎｍ程度の窒化チタン（TiN ）膜をスパッタ法により順に形成する。さらに、WF6 を用いるＣＶＤ法によってタングステン（Ｗ）膜をTiN 膜上に成長して第１，第２のコンタクトホール８ａ，８ｂ内を完全に埋め込む。
【００４０】
続いて、図２(c) に示すように、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法により研磨して第１層間絶縁膜８の上面上から除去する。第１のコンタクトホール８ａ内に残されたＷ膜、TiN 膜及びTi膜は第１、第２の導電性プラグ９ａ，９ｂとして使用される。
【００４１】
次に、図３(a) に示す構造を形成するまでの工程を説明する。
【００４２】
まず、第１、第２の導電性プラグ９ａ，９ｂ上と第１層間絶縁膜８上に第１導電膜１５として例えば厚さ２００ｎｍ程度のイリジウム（Ir）膜１５ｘ、厚さ５０ｎｍ程度の酸化イリジウム（IrO x ) 膜１５ｙ、厚さ１００ｎｍ程度のプラチナ（Pt）膜１５ｚをスパッタにより順に形成する。第１導電膜１５は、その他の白金族金属又は白金族金属酸化物を含む導電膜から構成してもよい。
【００４３】
なお、第１導電膜１５を形成する前又は後に例えば膜剥がれ防止のために第１層間絶縁膜８をアニールする。アニール方法として、例えば、アルゴン雰囲気中で６００〜７５０℃のＲＴＡ(rapid thermal annealing) を採用する。
【００４４】
続いて、第１導電膜１５上に強誘電体膜１６として例えば膜厚１００ｎｍ程度のＰＺＴ膜をスパッタ法により形成する。強誘電体膜１６の形成方法は、その他に、ＭＯＤ(metal organic deposition)法、ＭＯＣＶＤ( 有機金属ＣＶＤ）法、ゾル・ゲル法などがある。また、強誘電体膜１６の材料としては、ＰＺＴの他に、ＰＬＣＳＺＴ、ＰＬＺＴのような他のＰＺＴ系材料や、SrBi2Ta2O9、SrBi2(Ta,Nb)2O9 等のBi層状構造化合物材料、その他の金属酸化物強誘電体であってもよい。
【００４５】
続いて、酸素雰囲気中で強誘電体膜１６をアニールにより結晶化する。アニールとして、例えばアルゴンと酸素の混合ガス雰囲気中で基板温度６００℃、時間９０秒の条件を第１ステップ、酸素雰囲気中で基板温度７５０℃、時間６０秒の条件を第２ステップとする２ステップのＲＴＡ処理を採用する。
【００４６】
さらに、強誘電体膜１６の上に、第２導電膜１７として例えば膜厚２００ｎｍ程度の酸化イリジウム(IrO2)をスパッタ法により形成する。
【００４７】
この後、ハードマスクとなるTiN 膜１８ａとSiO2膜（絶縁膜）１８ｂを第２導電膜１７上に順に形成する。TiN 膜１８ａは、スパッタ法によって例えば厚さ約２００ｎｍに形成される。また、SiO2膜１８ｂはＴＥＯＳ（テトラエトキシシラン）を用いるプラズマＣＶＤ法によって厚さ約８００ｎｍに形成される。
【００４８】
続いて、SiO2膜１８ｂの上にレジストＲを塗布し、これを露光、現像して第１、第２の導電性プラグ９ａ，９ｂの上方にキャパシタ平面形状になるようにパターンを形成する。
【００４９】
続いて、C4F8とArとCF4 をエッチングガスに用いて、レジストＲに覆われない領域のSiO2膜１８ｂをドライエッチングして除去する。さらに、BCl3とCl2 をエッチングガスに用いてレジストＲに覆われない領域のTiN 膜１８ａをドライエッチングして除去する。SiO2膜１８ｂのエッチングとTiN 膜１８ａのエッチングは、エッチャーを換えて行われる。
【００５０】
図３(b) に示すように、パターニングされたSiO2膜１８ｂとTiN 膜１８ａは、ハードマスク１８として用いられる。なお、ハードマスク１８の形成後に、レジストＲをアッシングによって除去する。
【００５１】
次に、ハードマスク１８に覆われない領域の第２導電膜１７、強誘電体膜１６及び第１導電膜１５をＩＣＰエッチング装置を用いて以下の条件で順にエッチングする。
【００５２】
まず、第２導電膜１７であるIrO x 膜をエッチングする。この場合のエッチング条件は、HBr を流量１０sccm、O2を流量４０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Pa、ウェハステージ温度を４００℃、ソースパワー８００watt、バイアスパワー７００wattに設定する。なお、ソースパワーはＩＣＰエッチング装置のアンテナに印加される高周波電源のパワーであり、バイアスパワーは半導体ウェハ（シリコン基板１）に印加される高周波電源のパワーである。第２導電膜１７のエッチングは終点検出器を用いて検出され、第２導電膜１７の膜厚の１０％分程度の条件でオーバーエッチングを行う。なお、終点検出器として、例えば発光分析装置が用いられる。
【００５３】
続いて、強誘電体膜１６であるＰＺＴ膜をエッチングする。この場合のエッチング条件は、Cl2 を流量４０sccm、Arを流量１０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Pa、ウェハステージ温度を４００℃、ソースパワー８００watt、バイアスパワー７００wattに設定する。強誘電体膜１６のエッチングも終点検出器を用いて検出され、ジャストエッチングが行われる。
【００５４】
誘電体膜１６のエッチングを終えた後にハードマスク１８を構成するSiO2膜１８ｂを除去することも考えられるが、第１導電膜１５、強誘電体膜１６のエッチングに生じた生成物がSiO2膜１８ｂの側面に貴金属デポ膜として付着しているので、このままではSiO2膜１８ｂの除去が難しい。
【００５５】
そこで、図４(a) に示すように、ハードマスク１８の上層部であるSiO2膜１８ｂを残した状態で、強誘電体膜１６をエッチングし、これに引き続き多層構造の第１導電膜１５を途中までアンダーエッチングする。このアンダーエッチングは、例えば膜厚の５０％程度のハーフエッチングとする。
【００５６】
アンダーエッチングは、第１導電膜１５のエッチング過程の途中まで行われ、例えば、Pt膜１５ｚ、IrO x 膜１５ｙのエッチングが終了し、Ir膜１５ｘの上部に達する深さまで行われる。この場合のエッチング条件として、HBr を流量１０sccm、O2を流量４０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Pa、ウェハステージ温度を４００℃、ソースパワーを８００watt、バイアスパワーを７００wattに設定する。
【００５７】
このアンダーエッチング条件により、SiO2膜１８ｂの側面から貴金属デポ膜が取り除かれる。
【００５８】
アンダーエッチングの後に、シリコン基板１をＩＣＰエッチング装置から取り出し、プラズマエッチング装置に移す。そして、図４(b) に示すように、シリコン基板１を冷却した状態でCF4 とCHF3とArの混合ガスを使用してハードマスク１８のSiO2膜１８ａをエッチングして除去する。
【００５９】
SiO2膜１８ａのエッチング時にはポリマー系デポ物が生じ、このポリマー系デポ物がハードマスク１８から第１導電膜１５までの各層の側面上に残る。そのポリマー系デポ物が厚い場合にはエッチングマスクとして機能するので、ポリマー系デポ物を酸素含有ガスを用いるアッシング装置によって除去する。
【００６０】
次に、シリコン基板１をＩＣＰエッチング装置に戻す。そして、図５(a) に示すように、TiN 膜１８ａの単層構造となったハードマスク１８を用いて第１導電膜１５のエッチングを再開する。この場合のエッチング条件は、第１導電膜１５の上部のエッチング条件と同じに設定し、第１導電膜１５の残りを所定時間でエッチングする。これにより、第１層間絶縁膜８の上面が露出する。
【００６１】
このように、第１導電膜１５のエッチングの途中にハードマスク１８のSiO2膜１８ｂを除去する工程を入れると、第１導電膜１５の側面には不連続面、段差などが表れ易くなる。そのような不連続面又は段差は、キャパシタ特性に影響を与えるものではない。
【００６２】
これにより、１つのｐウェル１ａの上方において、第１層間絶縁膜８の上には２つのキャパシタＱが形成される。それらのキャパシタＱは、第１導電膜１５からなる下部電極１５ａと、強誘電体膜１６からなる誘電体膜１６ａと、第２導電膜１７からなる上部電極１７ａとを有している。各キャパシタＱの下部電極１５ａは、それぞれ第１、第２導電性プラグ９ａ，９ｂを介して第１、第２のｎ型不純物拡散領域５ａ，５ｂに接続される。
【００６３】
次に、図５(b) に示すように、ハードマスク１８として残っているTiN 膜１８ａを除去する。TiN 膜１８ａのエッチング条件としては、第１層間絶縁膜８を構成するSiO2とのエッチング選択性を高くするために等方性エッチングを採用することが好ましい。そのエッチングとしては、例えばCF4 とO2を含むエッチングガスを用いるダウンフローエッチングによるドライ処理、又は、NH4OH とH2O2とH2O の混合液を用いたウェット処理が有効である。
【００６４】
そのようなTiN 膜１８ａのエッチング条件によれば、TiN 膜１８ａをSiO2膜に対して選択的にエッチングすることが可能であり、キャパシタＱの周囲の第１層間絶縁膜８は殆どエッチングされず、キャパシタＱの周囲に大きな窪みが生じない。
【００６５】
続いて、エッチングによる強誘電体膜１６をダメージから回復させるために、キャパシタＱの回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素雰囲気中で行われる。
【００６６】
次に、図６(a) に示すように、キャパシタ保護膜１９として膜厚５０ｎｍのアルミナをスパッタによりキャパシタＱ表面の上と下地絶縁膜１０ｂの上に形成した後に、酸素雰囲気中で６５０℃で６０分間の条件でキャパシタＱをアニールする。キャパシタ保護膜１９は、プロセスダメージからキャパシタＱを保護するものである。
【００６７】
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜２０として膜厚１．０μｍ程度の酸化シリコン（SiO2）をキャパシタ保護膜１９上に形成する。さらに、第２層間絶縁膜２０の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜２０の残りの膜厚は、キャパシタＱの上部電極１７ａ上で３００ｎｍ程度とする。
【００６８】
次に、図６(b) に示すように、レジストマスク（不図示）を用いて第２層間絶縁膜２０、キャパシタ保護膜１９、第１層間絶縁膜８及びカバー膜７をエッチングすることにより、第３のｎ型不純物領域５ｃの上にホール２０ａを形成する。
【００６９】
さらに、ホール２０ａ内と第２層間絶縁膜２０上に、グルー膜として膜厚５０ｎｍのTiN 膜をスパッタ法により順に形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール２０ａ内を完全に埋め込む。
【００７０】
続いて、図７(a) に示すように、Ｗ膜及びTiN 膜をＣＭＰ法により研磨して第２層間絶縁膜２０の上面上から除去する。そして、ホール２０ａ内に残されたタングステン膜及びグルー層を、第３の導電性プラグ２１とする。
【００７１】
次に、図７(b) に示す構造を形成するまでの工程を説明する。
【００７２】
まず、第３導電性プラグ２１上と第２層間絶縁膜２０上に、酸化防止膜（不図示）としてSiON膜をＣＶＤ法により形成する。さらに、酸化防止膜と第２層間絶縁膜２０をフォトリソグラフィー法によりパターニングしてキャパシタＱの上部電極１７ａ上にコンタクトホール２０ｂを形成する。
【００７３】
コンタクトホール２０ｂを形成することによりダメージを受けたキャパシタＱはアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
【００７４】
その後に、第２層間絶縁膜２０上に形成された酸化防止膜をエッチバックによって除去するとともに、第３導電性プラグ２１の表面を露出させる。
【００７５】
次に、キャパシタＱの上部電極１７ａ上のコンタクトホール２０ｂ内と第２層間絶縁膜２０の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、コンタクトホール２０ｂを通して上部電極１７ａに接続される一層目金属配線２２ａと、第４導電性プラグ２１に接続される導電性パッド２２ｂを形成する。その多層金属膜として、例えば、膜厚６０ｎｍのTi、膜厚３０ｎｍのTiN 、膜厚４００ｎｍのAl-Cu 、膜厚５ｎｍのTi、及び膜７０ｎｍのTiN を順に形成した構造を採用する。
【００７６】
なお、多層金属膜のパターニング方法として、多層金属膜の上に反射防止膜（不図示）を形成し、さらに反射防止膜上にレジスト（不図示）を塗布した後に、レジストを露光、現像して配線形状等のレジストパターンを形成し、そのレジパターンを用いて反射防止膜と多層金属膜をエッチングする方法を採用する。
【００７７】
さらに、第２層間絶縁膜２０、一層目金属配線２２ａ及び導電性パッド２２ｂの上に第３層間絶縁膜２３を形成する。続いて、第３層間絶縁膜２３をパターニングして導電性パッド２２ｂの上にホール２３ａを形成し、そのホール２３ａ内に下から順にTiN 膜及びＷ膜からなる第４の導電性プラグ２４を形成する。
【００７８】
その後に、特に図示しないが、ビット線を含む二層目配線を第３層間絶縁膜２３上に形成する。ビット線は、第４の導電性プラグ２４、導電性パッド２２ｂ、第３導電性プラグ２１を介して第３のｎ型不純物拡散領域５ｃに電気的に接続される。それに続いて、二層目配線層を覆う絶縁膜等が形成されるが、その詳細は省略する。
【００７９】
以上のように本実施形態では、同じハードマスクを用いて第１導電膜１５、強誘電体膜１６及び第２導電膜１７をエッチングする場合に、多層構造のハードマスク１８を用い、その最上層としてSiO2膜１８ｂを使用している。そして、強誘電体膜１７のエッチングに必要なSiO2膜１８ｂの除去は、第１導電膜１５のエッチングを一時中断して行われる。
【００８０】
従って、ハードマスク１８の最上のSiO2膜１８ｂを除去する際に、第１層間絶縁膜８は第１導電膜１５によりエッチングから防御される。
【００８１】
また、ハードマスク１８を用いて最後にエッチングされる第１導電膜１５は白金族金属又は白金族酸化物から構成されるので、第１層間絶縁膜８を構成するシリコン化合物絶縁材料に対して第１導電膜１５を選択的にエッチングすることが可能である。
【００８２】
ところで、第１導電膜１５のエッチングの中断のタイミングは膜厚の５０％程度に限定されるものではないが、第１層間絶縁膜８を露出させない程度に第１導電膜１５を残していることが望ましい。
【００８３】
ところで、第１導電膜１５のエッチングが終わった時点でSiO2膜１８ｂが除去されるようにSiO2膜１８ｂの膜厚を調整することも考えられるが、SiO2膜１８ｂは図４(a) に示したように、中心よりも縁部でエッチングが進み易く、そのような膜厚の調整は難しい。また、第１層間絶縁膜８の表面を窒化シリコンから構成することも考えられるが、キャパシタＱの下部電極１５ａの膜質が劣ってしまい強誘電体膜１６の結晶を劣化させるという別の不都合が生じる。
【００８４】
なお、第３導電性プラグ２１が埋め込まれる第３のコンタクトホール２０ａは、第２層間絶縁膜２０と第１層間絶縁膜８を一括エッチングして形成されているが、第２実施形態で説明するように二段階で形成してもよい。
（第２の実施の形態）
図８〜図１３は、本発明の第２実施形態に係る半導体装置の製造工程を示す断面図である。
【００８５】
まず、図８(a) に示すように、第１実施形態に示した工程に従って、シリコン基板１に素子分離絶縁膜２を形成し、ｐウェル１ａを形成し、ＭＯＳトランジスタＴ1 ，Ｔ2 を形成し、カバー絶縁膜７及び第１層間絶縁膜８を形成し、さらに、第１層間絶縁膜８の緻密化処理の後に、第１層間絶縁膜８の上面をＣＭＰ法により平坦化する。
【００８６】
次に、図８(b) に示す構造を形成するまでの工程を説明する。
【００８７】
まず、フォトリソグラフィ法により第１層間絶縁膜８とカバー絶縁膜７をパターニングして、第３のｎ型不純物拡散領域５ｃに到達する深さのビット線コンタクトホール８ｃを形成する。その後、第１層間絶縁膜８上面とビット線コンタクトホール８ｃ内面に、グルー膜として厚さ３０ｎｍのTi膜と厚さ５０ｎｍのTiN 膜をスパッタ法により順に形成する。さらに、WF6 を用いるＣＶＤ法によってＷ膜をTiN 膜上に成長してビット線コンタクトホール８ｃ内を完全に埋め込む。
【００８８】
続いて、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法により研磨して第１層間絶縁膜８の上面上から除去する。ビット線コンタクトホール８ｃ内に残されたタングステン膜、TiN 膜及びTi膜は第１のビット線用導電性プラグ９として使用される。
【００８９】
その後に、図８(c) に示すように、第１層間絶縁膜８上と第１のビット線用導電性プラグ９の上に、膜厚１００ｎｍのSi3N4 よりなる酸化防止絶縁膜１０ａと膜厚１００ｎｍのSiO2よりなる下地絶縁膜１０ｂをプラズマＣＶＤ法により順に形成する。そのSiO2膜はＴＥＯＳを用いてプラズマＣＶＤにより成長される。酸化防止絶縁膜１０ａは、後のアニール等による熱処理の際に第１のビット線用導電性プラグ９が異常酸化してコンタクト不良を起こさないようにするために形成され、その膜厚を例えば７０ｎｍ以上にすることが望ましい。
【００９０】
次に、図９(a) に示すように、レジストパターン（不図示）を用いて酸化防止絶縁膜１０ａ、下地絶縁膜１０ｂ、第１層間絶縁膜８及びカバー膜７をエッチングすることにより、第１及び第２の不純物拡散領域５ａ，５ｂの上にキャパシタ接続用の第１及び第２のコンタクトホール８ａ，８ｂを形成する。
【００９１】
さらに、下地絶縁膜１０ｂ上面と第１、第２のコンタクトホール８ａ，８ｂ内面に、グルー膜として膜厚３０ｎｍのTi膜と膜厚５０ｎｍのTiN 膜をスパッタ法により順に形成する。さらに、ＣＶＤ法によりＷ膜をTiN 膜上に成長して第１、第２のコンタクトホール８ａ，８ｂ内を完全に埋め込む。
【００９２】
続いて、図９(b) に示すように、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法により研磨して下地絶縁膜１０ｂの上面上から除去する。これにより第１、第２のコンタクトホール８ａ，８ｂ内に残されたタングステン膜、TiN 膜及びTi膜をそれぞれキャパシタ接続用の第１、第２導電性プラグ１１ａ，１１ｂとする。
【００９３】
次に、図９(c) に示す構造を形成するまでの工程を説明する。
【００９４】
まず、第１、第２の導電性プラグ１１ａ，１１ｂ上と下地絶縁膜１０ｂ上に第１導電膜１５として例えば厚さ２００ｎｍのIr膜１５ｘ、厚さ５０ｎｍのIrO x 膜１５ｙ、厚さ１００ｎｍのPt膜１５ｚをスパッタにより順に形成する。第１導電膜１５は、その他の白金族金属又は白金族金属酸化物を含む導電膜から構成してもよい。
【００９５】
なお、第１導電膜１５を形成する前又は後に例えば膜剥がれ防止のために下地絶縁膜１０ｂをアニールする。アニール方法として、例えば、アルゴン雰囲気中で６００〜７５０℃のＲＴＡを採用する。
【００９６】
続いて、第１導電膜１５上に、強誘電体膜１６として例えば膜厚１００ｎｍのＰＺＴ膜をスパッタ法により形成する。強誘電体膜１６の形成は、第１実施形態に示した方法による。また、強誘電体膜１６の材料としては、ＰＺＴの他に、ＰＬＣＳＺＴ、ＰＬＺＴのような他のＰＺＴ系材料や、SrBi2Ta2O9、SrBi2(Ta,Nb)2O9 等のBi層状構造化合物材料、その他の金属酸化物強誘電体であってもよい。
【００９７】
さらに、酸素雰囲気中で強誘電体膜１６をアニールにより結晶化する。アニールとして、例えばアルゴンと酸素の混合ガス雰囲気中で基板温度６００℃、時間９０秒の条件を第１ステップ、酸素雰囲気中で基板温度７５０℃、時間６０秒の条件を第２ステップとする２ステップのＲＴＡ処理を採用する。
【００９８】
この後に、強誘電体膜１６の上に、第２導電膜１７として例えば膜厚２００ｎｍのIrO2をスパッタ法により形成する。
【００９９】
次に、図１０(a) に示すように、第２導電膜１７上にTiN 膜１８ａをスパッタにより例えば２００ｎｍの厚さに形成し、続いて、TiN 膜１８ａ上にプラズマＣＶＤ法により窒化シリコン(P-SIN）膜１８ｃを１０００ｎｍの厚さに形成する。P-SIN 膜１８ｃは、ソースガスとしてシラン、アンモニア及び窒素（N2）を用いて、成長雰囲気中の圧力を約４．０Torr程度、基板温度を約４００℃に設定して成長される。
【０１００】
次に、P-SIN 膜１８ｂの上にレジストＲを塗布し、これを露光、現像して、キャパシタ接続用の第１、第２の導電性プラグ９ａ，９ｂの上方にキャパシタ平面形状になるようにパターニングする。
【０１０１】
続いて、C4HF3 とArとCF4 をエッチングガスに用いて、レジストＲに覆われない領域のP-SIN 膜１８ｃをドライエッチングする。さらに、BCl3とCl2 をエッチングガスに用いてレジストＲに覆われない領域のTiN 膜１８ａをドライエッチングして除去する。P-SIN 膜１８ｃのエッチングとTiN 膜１８ａのエッチングは、エッチャーを換えて行われる。
【０１０２】
パターニングされたこのようなP-SIN 膜１８ｃとTiN 膜１８ａをハードマスク１８として用いる。P-SIN 膜１８ｃは、強誘電体膜１６のパターニングに適しているマスクである。なお、ハードマスク１８の形成後に、レジストＲをアッシングによって除去される。
【０１０３】
次に、図１０(b) に示すように、ハードマスク１８に覆われない領域の第２導電膜１７、強誘電体膜１６及び第１導電膜１５をＩＣＰエッチング装置を用いて以下の条件で連続的に順次エッチングする。
【０１０４】
まず、第２導電膜１７であるIrO x 膜をエッチングする。この場合のエッチング条件は、HBr を流量１０sccm、O2を流量４０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Pa、ウェハステージ温度を４００℃、ソースパワー８００watt、バイアスパワー７００wattに設定する。第２導電膜１７のエッチングは終点検出器を用いて検出され、上部電極の膜厚の１０％分程度のオーバーエッチングを行う。
【０１０５】
続いて、強誘電体膜１６であるＰＺＴ膜をエッチングする。この場合のエッチング条件は、Cl2 を流量４０sccm、Arを流量１０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Pa、ウェハステージ温度を４００℃、ソースパワー８００watt、バイアスパワー７００wattに設定する。強誘電体膜１６のエッチングも終点検出器を用いて検出され、ジャストエッチングが行われる。
【０１０６】
さらに、第１導電膜１５を構成するPt膜１５ｚ、IrO x 膜１５ｙ、Ir膜１５ｘをエッチングする。この場合のエッチング条件は、HBr を流量１０sccm、O2を流量４０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Pa、ウェハステージ温度を４００℃、ソースパワー８００watt、バイアスパワー７００wattに設定する。第１導電膜１５のエッチングは終点検出器を用いて検出され、さらに、オーバーエッチングが行われるが、下地絶縁膜１０ｂは殆どエッチングされない。
【０１０７】
これにより、図１１(a) に示すように、１つのｐウェル１ａの上方において、第１層間絶縁膜８の上には２つのキャパシタＱが形成される。キャパシタＱは、第１導電膜１５からなる下部電極１５ａと、強誘電体膜１６からなる誘電体膜１６ａと、第２導電膜１７からなる上部電極１７ａとを有している。各キャパシタＱの下部電極１５ａは、それぞれ第１、第２導電性プラグ１１ａ，１１ｂを介して第１、第２のｎ型不純物拡散領域５ａ，５ｂに接続される。
【０１０８】
キャパシタＱの形成が終了した時点で、ハードマスク１８を構成するP-SIN 膜１８ｃは中央が厚く、縁が薄く残って、最も厚い部分で６００ｎｍ程度となっている。
【０１０９】
次に、図１１(b) に示すように、P-SIN 膜１８ｃをダウンフロー装置内でエッチングして除去する。この場合のエッチングは、例えばエッチング雰囲気中にCF4 を流量１００sccm、N2を流量４００sccmで導入し、ウェハステージ温度を６０℃に設定することにより行われる。これにより、SiO2よりなる下地絶縁膜１０ｂは殆どエッチングされずにP-SIN 膜１８ｃが除去される。
【０１１０】
次に、図１２(a) に示すように、ハードマスク１８として残っているTiN 膜１８ａを除去する。TiN 膜１８ａのエッチング条件としては、第１層間絶縁膜８を構成するSiO2とのエッチング選択性を高くするためには等方性エッチングを採用することが好ましい。そのエッチングとしては、例えばCF4 とO2を含むエッチングガスを用いるダウンフローエッチングによるドライ処理、又は、NH4OH とH2O2とH2O の混合液を用いたウェット処理が有効である。
【０１１１】
なお、ハードマスク１８を構成するP-SIN 膜１８ｃのエッチングとTiN 膜１８ａのエッチングは別々のエッチャーを用いて行われる。
【０１１２】
続いて、エッチングによる強誘電体膜１６のダメージを回復するために、回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素雰囲気中で行われる。
【０１１３】
次に、図１２(b) に示すように、キャパシタＱを覆うキャパシタ保護膜１９として膜厚５０ｎｍのアルミナ膜をスパッタにより下地絶縁膜１０ｂの上に形成する。酸素雰囲気中で６５０℃で６０分間の条件でキャパシタＱをアニールする。
【０１１４】
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜２０として膜厚１．０μｍ程度の酸化シリコン（SiO2）をキャパシタ保護膜１９上に形成する。さらに、第２層間絶縁膜２０の上面をＣＭＰ法により平坦化する。
【０１１５】
次に、図１３(a) に示す構造を形成するまでの工程を説明する。
【０１１６】
まず、レジストマスク（不図示）を用いて、第２層間絶縁膜２０、保護膜１９、下地絶縁膜１０ｂ及び酸化防止絶縁膜１０ａをエッチングすることにより第１のビット線用導電性プラグ９の上にホール２０ｃを形成する。
【０１１７】
さらに、ホール２０ｃ内と第２層間絶縁膜２０上に、グルー膜として膜厚５０ｎｍのTiN 膜をスパッタ法により順に形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール２０ｃ内を完全に埋め込む。
【０１１８】
続いて、Ｗ膜及びTiN 膜をＣＭＰ法により研磨して第２層間絶縁膜２０の上面上から除去する。そして、ホール２０ｃ内に残されたタングステン膜及びグルー層を、第２のビット線用導電性プラグ２１ａとする。第２のビット線用導電性プラグ２１ａは、第１のビット線用導電性プラグ９を介して第３のｎ型不純物拡散領域５ｃに電気的に接続される。
【０１１９】
次に、図１３(b) に示す構造を形成するまでの工程を説明する。
【０１２０】
まず、第２のビット線用導電性プラグ２１ａ上と第２層間絶縁膜２０上に、第２の酸化防止膜（不図示）としてSiON膜をＣＶＤ法により形成する。さらに、第２の酸化防止膜（不図示）と第２層間絶縁膜２０をフォトリソグラフィー法によりパターニングしてキャパシタＱの上部電極１７ａ上にコンタクトホール２０ｂを形成する。
【０１２１】
コンタクトホール２０ｂを形成することによりダメージを受けたキャパシタＱはアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
【０１２２】
その後、第２層間絶縁膜２０上に形成された酸化防止膜をエッチバックによって除去するとともに、第２のビット線用導電性プラグ２１表面を露出させる。
【０１２３】
次に、キャパシタＱの上部電極１７ａ上のコンタクトホール２０ｂ内と第２層間絶縁膜２０の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、コンタクトホール２０ｂを通して上部電極１７ａに接続される一層目金属配線２２ａと、第２のビット線用導電性プラグ２１ａに接続される導電性パッド２２ｂを形成する。
【０１２４】
さらに、第２層間絶縁膜２０、一層目金属配線２２ａ及び導電性パッド２２ｂの上に第３層間絶縁膜２３を形成する。続いて、第３層間絶縁膜２３をパターニングして導電性パッド２２ｂの上にホール２３ａを形成し、そのホール２３ａ内に下から順にTiN 膜及びＷ膜からなる第３のビット線用導電性プラグ２４を形成する。
【０１２５】
その後に、特に図示しないが、ビット線を含む二層目配線を第３層間絶縁膜上に形成する。そのビット線は、ビット線用導電性プラグ２４，２１ａ，９、導電性パッド２１ｂを介して第３の不純物拡散領域５ｃに電気的に接続される。それに続いて、二層目配線層を覆う絶縁膜等が形成されるが、その詳細は省略する。
【０１２６】
次に、ハードマスク１８を構成するP-SIN 膜１８ｃを除去するための条件について説明する。
【０１２７】
まず、ハードマスク１８を構成するP-SIN 膜１８ｃと、下地絶縁膜１０ｂ及び第１層間絶縁膜８を構成するSiO2膜とをそれぞれ同じ条件でエッチングする。エッチングガスとしてCF4 とN2混合ガスを用い、ウェハステージ温度を６０℃に設定し、エッチング雰囲気の圧力を１３３Paに設定し、さらに、プラズマ発生用高周波電源の周波数を２．６５GHz 、そのパワーを１２００Ｗに設定する。
【０１２８】
そしてCF4 とN2の混合ガスにおけるCF4 のガス流量比を６〜３０流量％の範囲で変化させることにより、P-SIO 膜とSiO2膜のエッチングレートを調べ、それらのエッチング選択比を求めたところ、図１４に示すような結果が得られた。即ち、SiO2膜に対してP-SIO 膜を選択エッチングするためには、CF4 とN2のそれぞれの流量比が重要であり、混合ガスのうちCF4 が２０％となる条件に設定することによりSiO2膜に対するP-SIO 膜のエッチング選択比が約３５となってエッチング選択比にピークが見られる。
【０１２９】
また、CF4 とN2の混合ガス中のCF4 の割合を２０％として、ウェハステージ温度を６０〜２００℃の範囲で変化させてP-SIN 膜とSiO2膜のそれぞれのエッチングレートを調べ、さらにエッチング選択比を求めたところ、図１５に示すような結果が得られた。図１５によれば、ウェハステージ温度が高くなるほど、エッチング選択比が低下している。エッチング選択比が約３５以上になるのは、ウェハステージ温度が６０℃以下の場合である。
【０１３０】
従って、ハードマスク１８を構成するP-SIN １８ｃをエッチングして除去するためには、ウェハステージ温度を例えば６０℃以下と低くし、且つ、混合ガス中のCF4 を２０±１０流量％程度に設定することが好ましい。
【０１３１】
以上のように、P-SIN 膜をSiO2膜に対して選択的にエッチングすることは可能であり、P-SIN 膜をハードマスクの上層部として用いることは最適である。
【０１３２】
CF4 とN2の混合ガス中のCF4 の流量比を２０％とし、ウェハステージ温度を６０℃に設定してP-SIN 膜を除去する処理の前と後のキャパシタの±５Ｖの分極電荷量Ｑswを調べたところ、図１６に示す結果が得られ、P-SIN 除去処理の前と後ではキャパシタの分極電荷量Ｑswの差が見られず、キャパシタの劣化が生じないことがわかった。なお、図１６において、Ｔ１〜Ｔ４、Ｃ１〜Ｃ４、Ｂ１〜Ｂ４はそれぞれ半導体ウェハ上の異なる位置を示している。
【０１３３】
ところで、第１導電膜１５のエッチングを終えた時点でハードマスク１８のP-SIN 膜１８ｃが図１１(a) のように最上層として残っていれば、上記した条件によりハードマスク１８を下地絶縁膜１０ｂに対して選択的にエッチングすることが可能である。
【０１３４】
従って、図１７に示すように、ハードマスク１８をTiN 膜１８ａ、P-SIN 膜１８ｃ及びSiO2膜１８ｂの三層構造から構成し、さらに、SiO2膜１８ｂの厚さを調整することにより、第１導電膜１５のエッチングを終えた状態でP-SIN 膜１８ｃとTiN 膜１８ａのみがハードマスク１８として残っているようにしてもよい。
【０１３５】
図１７に示したハードマスク１８は、例えば厚さ２００ｎｍのTiN 膜１８ａ、厚さ６００ｎｍのP-SIN 膜１８ｃ、厚さ４００ｎｍのSiO2膜１８ｂを順に形成した構造を有している。そのSiO2膜１８ｂは、ＴＥＯＳを用いてＣＶＤ法により形成されている。
【０１３６】
図１８(a) は、そのような三層構造を採用したハードマスクを用いて、第１導電膜１５、強誘電体膜１６及び第２導電膜１７をエッチングすることにより形成されたキャパシタの写真に基づく斜視図である。また、図１８(b) は、そのキャパシタの断面図である。
【０１３７】
なお、上記した２つの実施形態において、層間絶縁膜を構成する材料として酸化シリコン膜の代わりに酸化シリコン膜に不純物を導入した絶縁材を用いてもよい。また、上記したハードマスクの最下層として、TiN 膜の他、チタン化合物膜、又はチタン膜を使用してもよい。さらに、各導電層、絶縁層、誘電体層について示された上記した膜厚は一例であって、上記した数値に限定されるものではない。
（付記１）半導体基板の上方に形成された絶縁膜と、
前記第１絶縁膜上に形成され、側面に不連続な段を有するキャパシタ下部電極と、
前記キャパシタ下部電極上に形成され且つ前記キャパシタの上部側面と連続した側面を有するキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成され且つ前記キャパシタ誘電体膜の側面と連続した側面を有するキャパシタ上部電極と
を有することを特徴とする半導体装置。
（付記２）前記半導体基板の表層に形成された不純物拡散領域と、
前記絶縁膜内に形成されて前記キャパシタ下部電極に接続され、且つ前記不純物拡散領域に電気的に接続される導電性プラグとを
さらに有することを特徴とする付記１に記載の半導体装置。
（付記３）半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上に第１導電膜、誘電体膜及び第２導電膜を順に形成する工程と、
前記第２導電膜上に金属又は金属化合物よりなる第１膜を形成する工程と、
前記第１膜上に絶縁材よりなる第２膜を形成する工程と、
前記第２膜及び前記第１膜をキャパシタ平面形状にパターニングすることによりハードマスクを形成する工程と、
前記ハードマスクに覆われない領域の前記第２導電膜をエッチングしてキャパシタ上部電極を形成する工程と、
前記ハードマスクに覆われない領域の前記誘電体膜をエッチングしてキャパシタ誘電体膜を形成する工程と、
前記ハードマスクに覆われない領域の前記第１導電膜を前記絶縁膜が露出しない深さまでエッチングする工程と、
前記ハードマスクを構成する前記第２膜をエッチングして除去する工程と、
前記ハードマスクに覆われない領域の残りの前記第１導電膜を最後までエッチングしてキャパシタ下部電極を形成する工程と、
前記ハードマスクを構成する前記第１膜をエッチングにより除去する工程と
を有することを特徴とする半導体装置の製造方法。
（付記４）前記キャパシタ下部電極の側面には段が形成されることを特徴とする付記３に記載の半導体装置の製造方法。
（付記５）前記第２膜は酸化シリコン膜であることを特徴とする付記３又は付記４に記載の半導体装置の製造方法。
（付記６）前記酸化シリコン膜は、ソースガスとしてＴＥＯＳを用いて形成されることを特徴とする付記５に記載の半導体装置の製造方法。
（付記７）半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上に第１導電膜、誘電体膜及び第２導電膜を順に形成する工程と、
前記第２導電膜上に金属又は金属化合物よりなる第１膜を形成する工程と、
前記絶縁膜とは異なる材料である窒化シリコン膜よりなる第２膜を前記第１膜上に形成する工程と、
前記第２膜及び前記第１膜をキャパシタ平面形状にパターニングすることによりハードマスクを形成する工程と、
前記ハードマスクに覆われない領域の前記第２導電膜をエッチングしてキャパシタ上部電極を形成する工程と、
前記ハードマスクに覆われない領域の前記誘電体膜をエッチングしてキャパシタ誘電体膜を形成する工程と、
前記ハードマスクに覆われない領域の前記第１導電膜をエッチングしてキャパシタ下部電極を形成する工程と、
前記ハードマスクを構成する前記第２膜をフッ素と窒素を含むエッチングガスを用いてエッチングして除去する工程と、
前記ハードマスクを構成する前記第１膜をエッチングにより除去する工程と
を有することを特徴とする半導体装置の製造方法。
（付記８）前記窒化シリコン膜はプラズマＣＶＤ法により形成されることを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）前記前記第２膜の除去の際には、前記半導体基板が載置されるステージ温度を６０℃以下に設定することを特徴とする付記７又は付記８に記載の半導体装置の製造方法。
（付記１０）前記エッチングガスは、CF4 とN2混合ガスであって該混合ガス中のCF4 のガス流量比は２０±１０流量％であることを特徴とする特徴とする付記７乃至付記９のいずれかに記載の半導体装置の製造方法。
（付記１１）前記第１膜、前記第２膜をパターニングする前に、前記第１膜の上には酸化シリコン膜からなる第３膜を形成し、前記第３膜は前記第１膜及び前記第２膜とともにパターニングされて前記ハードマスクの一部を構成することを特徴とする付記７乃至付記１０のいずれかに記載の半導体装置の製造方法。
（付記１２）前記第３膜の膜厚は、前記第１導電膜のエッチングを終えるまでに除去される厚さに形成されることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）前記絶縁膜は、酸化シリコン又は酸化シリコン含有膜のいずれかであることを特徴とする付記３乃至付記１２のいずれかに記載の半導体装置の製造方法。
（付記１４）前記第１膜は、チタン膜又はチタン化合物膜のいずれかであることを特徴とする付記３乃至付記１３のいずれかに記載の半導体装置の製造方法。
（付記１５）前記第１導電膜は、白金族金属膜と白金族金属酸化物膜の少なくとも１つから構成されていることを特徴とする付記３乃至付記１４のいずれかに記載の半導体装置の製造方法。
（付記１６）前記第１導電膜と前記第２導電膜のエッチングのためのエッチングガスとして、それぞれハロゲンガスに酸素を含む混合ガスを用いることを特徴とする付記３乃至付記１５のいずれかに記載の半導体装置の製造方法。
（付記１７）前記誘電体膜は強誘電体膜であり、前記誘電体膜のエッチングガスとして、ハロゲンガスと不活性ガスの混合ガスを用いることを特徴とする付記３乃至付記１６のいずれかに記載の半導体装置の製造方法。
（付記１８）前記半導体基板の表層には不純物拡散領域が形成され、
前記不純物拡散領域に電気的に接続され且つ前記キャパシタ下部電極の上面に接続される導電性プラグを前記絶縁膜に形成する工程と
をさらに有することを特徴とする付記付記３乃至付記１７のいずれかに記載の半導体装置の製造方法。
（付記１９）前記マスクの除去は、ダウンフローエッチングによることを特徴とする付記３乃至付記１８のいずれかに記載の半導体装置の製造方法。
【０１３８】
【発明の効果】
以上述べたように本発明によれば、絶縁膜上に形成された第１導電膜、誘電体膜及び第２導電膜をパターニングするために用いられるハードマスクの最上層として絶縁材料を用い、その最上層の除去は第１導電膜のエッチングを中断して行っているので、ハードマスクを構成する絶縁性の最上層をエッチングして除去する場合にその下の絶縁膜が露出することはなく、キャパシタの下地である絶縁膜のエッチングが抑制される。
【０１３９】
さらに、本発明によれば、ハードマスクの最上層を窒化シリコンから構成し、このハードマスクを用いて第１導電膜、誘電体膜及び第２導電膜を連続してエッチングしてキャパシタを形成するようにしているので、キャパシタを形成した後には、ハードマスクを構成する絶縁性の最上層を絶縁膜に対して選択的にエッチングすることが容易であり、キャパシタの下地である絶縁膜のエッチングを抑制することができる。
【図面の簡単な説明】
【図１】図１(a) 〜(c) は、従来の半導体装置の製造工程を示す断面図である。
【図２】図２(a) 〜(c) は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図である（その１）。
【図３】図３(a),(b) は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図である（その２）。
【図４】図４(a),(b) は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図である（その３）。
【図５】図５(a),(b) は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図である（その４）。
【図６】図６(a),(b) は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図である（その５）。
【図７】図７(a),(b) は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図である（その６）。
【図８】図８(a) 〜(c) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図である（その１）。
【図９】図９(a) 〜(c) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図である（その２）。
【図１０】図１０(a),(b) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図である（その３）。
【図１１】図１１(a),(b) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図である（その４）。
【図１２】図１２(a),(b) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図である（その５）。
【図１３】図１３(a),(b) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図である（その６）。
【図１４】図１４は、本発明の第２実施形態に係る半導体装置の製造方法に用いられるP-SIN ハードマスクを除去するためのエッチングガス混合比とエッチングレートの関係を示す図である。
【図１５】図１５は、本発明の第２実施形態に係る半導体装置の製造方法に用いられるP-SIN ハードマスクを除去するためのエッチング時のウェハステージ温度とエッチングレートの関係を示す図である。
【図１６】図１６は、本発明の第２実施形態に係る半導体装置の製造工程におけるハードマスクの除去前と除去後のキャパシタのＱswの値の違いを示す図である。
【図１７】図１７は、本発明の第２実施形態に係る半導体装置の製造工程の他の例を示す断面図である。
【図１８】図１８(a) は、図１７に示したハードマスクを用いて形成されたキャパシタの斜視図、図１８(b) は、図１７に示したハードマスクを用いて形成されたキャパシタの断面図である。
【符号の説明】
１…シリコン（半導体）基板、２…素子分離絶縁膜、３…ゲート絶縁膜、４ａ，４ｂ…ゲート電極、５ａ，５ｂ，５ｃ…ｎ型不純物拡散領域、６…サイドウォールスペーサ、７…カバー絶縁膜、８…層間絶縁膜、９…導電性プラグ、１０ａ…酸化防止絶縁膜、１０ｂ…下地絶縁膜、１１ａ，１１ｂ…導電性プラグ、１５…第１導電膜、１５ａ…上部電極、１６…強誘電体膜、１６ａ…誘電体膜、１７…第２導電膜、１７ａ…上部電極、１８…ハードマスク、１８ａ…TiN 膜、１８ｂ…SiO2膜、１８ｃ…P-SIN 膜、１９…保護膜、２０…層間絶縁膜、２１，２１ａ…導電性プラグ、２２ａ…配線、２２ｂ…導電性パッド、２３…層間絶縁膜、２４…導電性プラグ。

Claims (3)

  1. 半導体基板の上方に絶縁膜を形成する工程と、
    前記絶縁膜上に第１導電膜、誘電体膜及び第２導電膜を順に形成する工程と、
    前記第２導電膜上に金属又は金属化合物よりなる第１膜を形成する工程と、
    前記第１膜上に絶縁材よりなる第２膜を形成する工程と、
    前記第２膜及び前記第１膜をキャパシタ平面形状にパターニングすることによりハードマスクを形成する工程と、
    前記ハードマスクに覆われない領域の前記第２導電膜をエッチングしてキャパシタ上部電極を形成する工程と、
    前記ハードマスクに覆われない領域の前記誘電体膜をエッチングしてキャパシタ誘電体膜を形成する工程と、
    前記ハードマスクに覆われない領域の前記第１導電膜を前記絶縁膜が露出しない深さまでエッチングする工程と、
    前記ハードマスクを構成する前記第２膜をエッチングして除去する工程と、
    前記ハードマスクに覆われない領域の残りの前記第１導電膜を最後までエッチングしてキャパシタ下部電極を形成する工程と、
    前記ハードマスクを構成する前記第１膜をエッチングにより除去する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記キャパシタ下部電極の側面には段が形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ハードマスクの前記第２膜は酸化シリコン膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2002072199A 2002-03-15 2002-03-15 半導体装置の製造方法 Expired - Fee Related JP4014902B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002072199A JP4014902B2 (ja) 2002-03-15 2002-03-15 半導体装置の製造方法
US10/352,930 US6746878B2 (en) 2002-03-15 2003-01-29 Semiconductor device and method of manufacturing the same
TW092102037A TWI222117B (en) 2002-03-15 2003-01-29 Semiconductor device and method of manufacturing the same
EP03250684A EP1345258B1 (en) 2002-03-15 2003-02-03 Semiconductor device and method of manufacturing the same
KR1020030011202A KR100848240B1 (ko) 2002-03-15 2003-02-22 반도체 장치 및 그 제조 방법
US10/831,178 US7139161B2 (en) 2002-03-15 2004-04-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002072199A JP4014902B2 (ja) 2002-03-15 2002-03-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003273326A JP2003273326A (ja) 2003-09-26
JP4014902B2 true JP4014902B2 (ja) 2007-11-28

Family

ID=27764565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002072199A Expired - Fee Related JP4014902B2 (ja) 2002-03-15 2002-03-15 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US6746878B2 (ja)
EP (1) EP1345258B1 (ja)
JP (1) JP4014902B2 (ja)
KR (1) KR100848240B1 (ja)
TW (1) TWI222117B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023078A (ja) * 2002-06-20 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2004039699A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 半導体装置及びその製造方法
US6867053B2 (en) * 2003-07-28 2005-03-15 Infineon Technologies Ag Fabrication of a FeRAM capacitor using a noble metal hardmask
US7001781B2 (en) 2003-09-26 2006-02-21 Infineon Technologies Ag Method for producing a ferroelectric capacitor that includes etching with hardmasks
US7105400B2 (en) * 2003-09-30 2006-09-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US7061035B2 (en) * 2003-10-01 2006-06-13 Infineon Technologies Ag Self-aligned V0-contact for cell size reduction
KR100584063B1 (ko) * 2003-12-31 2006-05-29 동부일렉트로닉스 주식회사 캐패시터 상부 금속 식각 방법
JP4551725B2 (ja) * 2004-09-13 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7118959B2 (en) * 2005-03-10 2006-10-10 Texas Instruments Incorporated Integrated circuit capacitor having antireflective dielectric
WO2006100737A1 (ja) * 2005-03-18 2006-09-28 Fujitsu Limited 半導体装置の製造方法
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
JP4580284B2 (ja) * 2005-06-20 2010-11-10 Ｏｋｉセミコンダクタ株式会社 強誘電体素子の製造方法
US20070232014A1 (en) * 2006-04-03 2007-10-04 Honeywell International Inc. Method of fabricating a planar MIM capacitor
JP4882548B2 (ja) 2006-06-30 2012-02-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9536822B2 (en) * 2008-10-13 2017-01-03 Texas Instruments Incorporated Drawn dummy FeCAP, via and metal structures
KR101088816B1 (ko) * 2009-06-04 2011-12-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JP3705513B2 (ja) * 1996-07-31 2005-10-12 株式会社小松製作所 三角形状クローラ装置
JPH10223855A (ja) * 1997-02-06 1998-08-21 Hitachi Ltd 半導体メモリ装置及び半導体メモリ装置の製造方法
JP3215345B2 (ja) * 1997-03-19 2001-10-02 富士通株式会社 半導体装置の製造方法
WO1998044551A1 (fr) * 1997-03-27 1998-10-08 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication de ce dernier
JPH11186521A (ja) * 1997-12-22 1999-07-09 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
KR100319879B1 (ko) 1998-05-28 2002-08-24 삼성전자 주식회사 백금족금속막식각방법을이용한커패시터의하부전극형성방법
US6277760B1 (en) * 1998-06-26 2001-08-21 Lg Electronics Inc. Method for fabricating ferroelectric capacitor
JP3768357B2 (ja) * 1998-12-01 2006-04-19 富士通株式会社 高誘電体キャパシタの製造方法
KR100329774B1 (ko) * 1998-12-22 2002-05-09 박종섭 강유전체 기억소자의 캐패시터 형성 방법
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP2002043540A (ja) * 1999-05-14 2002-02-08 Toshiba Corp 半導体装置
US6420272B1 (en) * 1999-12-14 2002-07-16 Infineon Technologies A G Method for removal of hard mask used to define noble metal electrode
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6485988B2 (en) 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
JP2001274352A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置およびその製造方法
JP4034492B2 (ja) * 2000-03-10 2008-01-16 株式会社東芝 半導体記憶装置の製造方法
US6603161B2 (en) * 2000-03-10 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and method for manufacturing the same
US6617208B2 (en) * 2000-08-18 2003-09-09 Texas Instruments Incorporated High capacitance damascene capacitors
US6642564B2 (en) * 2001-07-18 2003-11-04 Matsushita Electric Industrial Co., Ltd. Semiconductor memory and method for fabricating the same
KR100420122B1 (ko) * 2001-07-21 2004-03-02 삼성전자주식회사 강유전체 메모리 장치 및 그 제조방법
JP2003243621A (ja) * 2002-02-15 2003-08-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2004095866A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7139161B2 (en) 2006-11-21
US20040196618A1 (en) 2004-10-07
US20030173605A1 (en) 2003-09-18
EP1345258B1 (en) 2011-08-03
TWI222117B (en) 2004-10-11
TW200304670A (en) 2003-10-01
KR100848240B1 (ko) 2008-07-24
KR20030074150A (ko) 2003-09-19
EP1345258A3 (en) 2006-11-08
JP2003273326A (ja) 2003-09-26
EP1345258A2 (en) 2003-09-17
US6746878B2 (en) 2004-06-08

Similar Documents

Publication Publication Date Title
JP4316188B2 (ja) 半導体装置及びその製造方法
JP4785030B2 (ja) 半導体装置とその製造方法
US20070114590A1 (en) Semiconductor device and method of manufacturing the same
JP4014902B2 (ja) 半導体装置の製造方法
JP3495955B2 (ja) 半導体メモリ装置及びその製造方法
KR19990007436A (ko) 집적 회로 커패시터 및 메모리
JP4690234B2 (ja) 半導体装置及びその製造方法
US7803640B2 (en) Semiconductor device and semiconductor product
EP1341218B1 (en) Semiconductor device manufacturing method
JP3994017B2 (ja) 半導体装置の製造方法
JP4580284B2 (ja) 強誘電体素子の製造方法
EP1376673A2 (en) Semiconductor device manufacturing method
JP2008186926A (ja) 半導体装置とその製造方法
JP4865978B2 (ja) 半導体装置の製造方法
JP2004006593A (ja) 強誘電体キャパシタ及び強誘電体キャパシタの形成方法
JP4467891B2 (ja) 半導体装置の製造方法
JP2008159924A (ja) 半導体装置の製造方法
JP4515492B2 (ja) 半導体装置の製造方法
JP4053307B2 (ja) 半導体装置の製造方法
JP2004214544A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4014902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees