JP4865978B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4865978B2 JP4865978B2 JP2002054439A JP2002054439A JP4865978B2 JP 4865978 B2 JP4865978 B2 JP 4865978B2 JP 2002054439 A JP2002054439 A JP 2002054439A JP 2002054439 A JP2002054439 A JP 2002054439A JP 4865978 B2 JP4865978 B2 JP 4865978B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- capacitor
- conductive
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims description 87
- 239000003990 capacitor Substances 0.000 claims description 73
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 36
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 32
- 239000012298 atmosphere Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 25
- 239000001301 oxygen Substances 0.000 claims description 25
- 229910052760 oxygen Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 301
- 239000007789 gas Substances 0.000 description 50
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 238000000151 deposition Methods 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- 230000008021 deposition Effects 0.000 description 15
- 229910052741 iridium Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910000510 noble metal Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 13
- 229910052697 platinum Inorganic materials 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 13
- 239000010936 titanium Substances 0.000 description 10
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 229910000457 iridium oxide Inorganic materials 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 230000009257 reactivity Effects 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000003963 antioxidant agent Substances 0.000 description 5
- 230000003078 antioxidant effect Effects 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 229910052794 bromium Inorganic materials 0.000 description 5
- 230000006837 decompression Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000003064 anti-oxidating effect Effects 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- -1 Titanium nitride Chemical class 0.000 description 1
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、強誘電体又は高誘電体を用いるキャパシタを構成する電極材料膜のエッチング工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、強誘電体キャパシタや高誘電体キャパシタを用いた半導体メモリが有望視されている。例えば、強誘電体キャパシタは次のような工程によって形成される。
【０００３】
まず、図１(a) に示すように、絶縁膜１０１の上に第１金属膜１０２、強誘電体膜１０３及び第２金属膜１０４を順に形成した後に、第２金属膜１０４の上にキャパシタ形状のレジストパターン１０５を形成する。
【０００４】
次に、レジストパターン１０５をマスクにして、第２金属膜１０４、強誘電体膜１０３、第１金属膜１０２を順にエッチングする。このパターニングにより、図１(b) に示すように、第２金属膜１０４はキャパシタ１０６の上部電極１０４ａとなり、強誘電体膜１０３はキャパシタ１０６の誘電体膜１０３ａとなり、第１金属膜１０２はキャパシタ１０６の下部電極１０２ａとなる。
【０００５】
ところで、下部電極１０２ａを構成する第１金属膜１０２は、イリジウム、プラチナ等の貴金属やその酸化物から構成されるために常温での反応性に乏しく、主にスパッタ反応によってエッチングしていた。スパッタの際のエッチングガスとしては、主にアルゴンなどの不活性ガスと塩素の混合ガスを使用していた。
【０００６】
そのような金属膜をスパッタ反応によりエッチングすると、キャパシタ１０６の側面に導電性の強固な側壁デポジション（フェンス）が付着してしまう。
【０００７】
そこで、フェンスの形成を抑制するために、レジストパターン１０５の側面を後退させることによりキャパシタ１０６の側面の傾斜角度を緩くしたり、キャパシタ１０６の形状を階段状にするなどの構造が採用されている。
【０００８】
【発明が解決しようとする課題】
しかし、キャパシタの下部電極側面の傾斜角度を緩くしたりキャパシタを階段状にすることは、所望の容量を得るためのキャパシタの寸法が大きくなるので、キャパシタを有する半導体装置の微細化に支障をきたす。
【０００９】
本発明の目的は、キャパシタの側面にフェンスを形成させず、キャパシタの下部電極の側面を下地絶縁膜に対してより垂直に近い形状にする半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記した課題は、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜上にＩｒ、ＩｒＯ及びＰｔの少なくとも一つよりなる第１導電膜を形成する工程と、前記第１導電膜の上に強誘電体材料又は高誘電体材料からなる誘電体膜を形成する工程と、前記誘電体膜の上に第２導電膜を形成する工程と、前記第２導電膜上に窒化チタン膜及び酸化シリコン膜を順に形成してなるキャパシタ形状のマスクを形成する工程と、前記マスクから露出している前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記第２導電膜をキャパシタ上部電極とし、前記第１導電体膜をキャパシタ下部電極とする工程を有し、少なくとも前記第１導電膜のエッチングは、前記半導体基板を３００℃〜６００℃に加熱しつつ、臭化水素と酸素のみを外部から供給するとともに酸素の濃度が８０〜９０％の雰囲気内で行なわれることを特徴とする半導体装置の製造方法によって解決される。
【００１２】
次に、本発明の作用について説明する。
【００１３】
本発明によれば、HBr 及びO 2 からなるとともに、O 2 の濃度が８０〜９０％の範囲の混合ガスをエッチングガスとしてエッチング雰囲気に供給するとともに、半導体ウェハーを３００℃以上で加熱して反応性を高めることにより、貴金属あるいは貴金属の酸化物などを用いた導電膜をマスクとエッチングを用いて電極にパターニングしている。
【００１４】
これにより、導電膜のパターニングによって形成される電極の側面を下地面に対して７７度以上と、垂直に近い形状が得られる。
【００１５】
しかも、本発明によれば、HBr とO 2 のみの混合ガスを反応雰囲気に供給するようにしている。これにより、強誘電体又は高誘電体キャパシタを劣化させず且つキャパシタ側壁に導電性フェンスを形成させることなく貴金属やその酸化物を用いた電極を垂直又は従来よりも垂直に近い形状とすることができる。
【００１６】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【００１７】
図２〜図５は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【００１８】
まず、図２(a) に示す断面構造を形成するまでの工程を説明する。
【００１９】
図２(a) に示すように、ｎ型又はｐ型のシリコン（半導体）基板１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、素子分離用溝の中に酸化シリコン(SiO2)を埋め込んで素子分離絶縁膜２を形成する。そのような構造の素子分離絶縁膜２は、ＳＴＩ(Shallow Trench Isolation)と呼ばれる。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成した絶縁膜を素子分離絶縁膜として採用してもよい。
【００２０】
続いて、シリコン基板１のトランジスタ形成領域にｐ型不純物を導入してｐウェル１ａを形成する。さらに、シリコン基板１のトランジスタ形成領域表面を熱酸化して、ゲート絶縁膜３となるシリコン酸化膜を形成する。
【００２１】
次に、シリコン基板１の上側全面に非晶質又は多結晶のシリコン膜及びタングステンシリサイド膜を順次形成し、これらのシリコン膜及びタングステンシリサイド膜をフォトリソグラフィ法によりパターニングして、ゲート電極４ａ，４ｂを形成する。
【００２２】
なお、１つのｐウェル１ａ上には２つのゲート電極４ａ，４ｂが並列に形成され、それらのゲート電極４ａ，４ｂはワード線の一部を構成する。
【００２３】
次に、ｐウェル１ａのうちゲート電極４ａ，４ｂの両側にｎ型不純物をイオン注入してソース／ドレインとなる第１〜第３のｎ型不純物拡散領域５ａ〜５ｃを形成する。
【００２４】
さらに、ＣＶＤ法により絶縁膜、例えば酸化シリコン（SiO2）膜をシリコン基板１の全面に形成した後に、その絶縁膜をエッチバックしてゲート電極４ａ，４ｂの両側部分に絶縁性のサイドウォールスペーサ６として残す。
【００２５】
続いて、ゲート電極４ａ，４ｂとサイドウォールスペーサ６をマスクに使用して、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃに再びｎ型不純物をイオン注入することにより、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃをＬＤＤ構造にする。
【００２６】
なお、１つのトランジスタ形成領域における２つのゲート電極４ａ，４ｂの間の第１のｎ型不純物拡散領域５ａはビット線に電気的に接続され、トランジスタ形成領域の両端側の第２、第３のｎ型不純物拡散領域５ｂ，５ｃはキャパシタの下部電極に電気的に接続される。
【００２７】
以上の工程により、ｐウェル１ａにはゲート電極４ａ，４ｂとＬＤＤ構造のｎ型不純物拡散層５ａ〜５ｃを有する２つのＭＯＳトランジスタＴ1 ，Ｔ2 が形成される。
【００２８】
次に、ＭＯＳトランジスタＴ1 ，Ｔ2 を覆うカバー絶縁膜７として約２００ｎｍの厚さの酸窒化シリコン（SiON）膜をプラズマＣＶＤ法によりシリコン基板１の全面に形成する。その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、膜厚１．０μｍ程度の酸化シリコン（SiO2）を第１層間絶縁膜８としてカバー膜７の上に形成する。
【００２９】
続いて、第１層間絶縁膜８の緻密化処理として、例えば常圧の窒素雰囲気中で第１層間絶縁膜８を７００℃の温度で３０分間熱処理する。その後に、第１層間絶縁膜８の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【００３０】
次に、図２(b) に示す構造を形成するまでの工程を説明する。
【００３１】
まず、フォトリソグラフィ法によりカバー絶縁膜７と第１層間絶縁膜８をパターニングして、第１の不純物拡散領域５ａに到達する深さの第１のコンタクトホール８ａを形成する。その後、第１層間絶縁膜８上面とコンタクトホール８ａ内面に、グルー膜として膜厚３０ｎｍのチタン（Ti）膜と膜厚５０ｎｍの窒化チタン（TiN ）膜をスパッタ法により順に形成する。さらに、WF6 を用いるＣＶＤ法によってタングステン（Ｗ）膜をTiN 膜上に成長して第１のコンタクトホール８ａ内を完全に埋め込む。
【００３２】
続いて、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法により研磨して第１層間絶縁膜８の上面上から除去する。第１のコンタクトホール８ａ内に残されたタングステン膜、TiN 膜及びTi膜は第１導電性プラグ９として使用される。
【００３３】
その後に、図２(c) に示すように、第１層間絶縁膜８上と第１導電性プラグ９上に、膜厚１００ｎｍの窒化シリコン(Si3N4）よりなる酸化防止絶縁膜１０ａと膜厚１００ｎｍのSiO2よりなる下地絶縁膜１０ｂをプラズマＣＶＤ法により順に形成する。そのSiO2膜はＴＥＯＳを用いてプラズマＣＶＤにより成長される。酸化防止絶縁膜１０ａは、後のアニール等による熱処理の際にプラグ９が異常酸化してコンタクト不良を起こさないようにするために形成され、その膜厚を例えば７０ｎｍ以上にすることが望ましい。
【００３４】
次に、図３(a) に示すように、レジストパターン（不図示）を用いて酸化防止絶縁膜１０ａ、下地絶縁膜１０ｂ及び第１層間絶縁膜８をエッチングすることにより、第２及び第３の不純物拡散領域５ｂ，５ｃの上に第２及び第３のコンタクトホール８ｂ，８ｃを形成する。
【００３５】
さらに、下地絶縁膜１０ｂ上面と第２、第３のコンタクトホール８ｂ，８ｃ内面に、グルー膜として膜厚３０ｎｍのTi膜と膜厚５０ｎｍのTiN 膜をスパッタ法により順に形成する。さらに、ＣＶＤ法によりＷ膜をTiN 膜上に成長して第２、第３のコンタクトホール８ｂ，８ｃ内を完全に埋め込む。
【００３６】
続いて、図３(b) に示すように、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法により研磨して下地絶縁膜１０ｂの上面上から除去する。これにより第２、第３のコンタクトホール８ｂ，８ｃ内に残されたタングステン膜、TiN 膜及びTi膜をそれぞれ第２、第３導電性プラグ１１ａ，１１ｂとする。
【００３７】
次に、図３(c) に示す構造を形成するまでの工程を説明する。
【００３８】
まず、第２、第３導電性プラグ１１ａ，１１ｂ上と下地絶縁膜１０ｂ上に第１導電膜１５として例えば膜厚３００ｎｍのイリジウム（Ir）膜、プラチナ（Pt）膜、酸化プラチナ(PtO) 膜、酸化イリジウム（IrO x ) 膜、又はＳＲＯ（ストロンチウムルテニウム酸素）膜を形成する。
【００３９】
なお、第１導電膜１５を形成する前又は後に例えば膜剥がれ防止のために下地絶縁膜１０ｂをアニールする。アニール方法として、例えば、アルゴン雰囲気中で６００〜７５０℃のＲＴＡ(rapid thermal annealing) を採用する。
【００４０】
次に、第１導電膜１５上に、強誘電体膜１６として例えば膜厚１００ｎｍのＰＺＴ膜をスパッタ法により形成する。強誘電体膜１６の形成方法は、その他に、ＭＯＤ(metal organic deposition)法、ＭＯＣＶＤ( 有機金属ＣＶＤ）法、ゾル・ゲル法などがある。また、強誘電体膜１６の材料としては、ＰＺＴの他に、ＰＬＣＳＺＴ、ＰＬＺＴのような他のＰＺＴ系材料や、SrBi2Ta2O9、SrBi2(Ta,Nb)2O9 等のBi層状構造化合物材料、その他の金属酸化物強誘電体であってもよい。
【００４１】
続いて、酸素雰囲気中で強誘電体膜１６をアニールにより結晶化する。アニールとして、例えばアルゴンと酸素の混合ガス雰囲気中で基板温度６００℃、時間９０秒の条件を第１ステップ、酸素雰囲気中で基板温度７５０℃、時間６０秒の条件を第２ステップとする２ステップのＲＴＡ処理を採用する。
【００４２】
さらに、強誘電体膜１６の上に、第２導電膜１７として例えば膜厚２００ｎｍの酸化イリジウム(IrO2)をスパッタ法により形成する。
【００４３】
この後に、第２導電膜１７上に、ハードマスク１８としてTiN 膜とSiO2膜を順に形成する。そのハードマスク１８は、フォトリソグラフィー法により第２及び第３導電性プラグ１１ａ，１１ｂの上方にキャパシタ平面形状となるようにパターニングされる。
【００４４】
次に、図４(a) に示すように、ハードマスク１８に覆われない領域の第２導電膜１７、強誘電体膜１６、第１導電膜１５を順次エッチングする。この場合、強誘電体膜１６は、塩素とアルゴンを含む雰囲気中でスパッタ反応によりエッチングされる。また、第２導電膜１７と第１導電膜１５は、臭素(Br2）導入雰囲気中、Brを含む雰囲気中、又は HBrと酸素のみを導入した雰囲気中でスパッタ反応によりエッチングされる。
【００４５】
以上により、酸化防止絶縁膜１０の上には、第１導電膜１５よりなるキャパシタＱの下部電極１５ａと、強誘電体膜１６よりなるキャパシタＱの誘電体膜１６ａと、第２導電膜１７よりなるキャパシタＱの上部電極１７ａが形成される。そして、トランジスタ形成領域において、１つの下部電極１５ａは第２導電性プラグ１１ａを介して第２不純物拡散領域５ｂに電気的に接続され、また、別の下部電極１５ａは第３導電性プラグ１１ｂを介して第３不純物拡散領域５ｃに電気的に接続される。また、下部電極１５ａとキャパシタＱの側面のテーパ角θは約８０度になった。
【００４６】
その後に、ハードマスク１８を除去する。
【００４７】
続いて、エッチングによる強誘電体膜１６のダメージを回復するために、回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素雰囲気中で行われる。
【００４８】
次に、図４(b) に示すように、キャパシタＱを覆う保護膜１９として膜厚５０ｎｍのアルミナをスパッタにより下地絶縁膜１０ｂの上に形成した後に、酸素雰囲気中で６５０℃で６０分間の条件でキャパシタＱをアニールする。この保護膜１９は、プロセスダメージからキャパシタＱを保護するものである。
【００４９】
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜２０として膜厚１．０μｍ程度の酸化シリコン（SiO2）を保護膜１９上に形成する。さらに、第２層間絶縁膜２０の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜２０の残りの膜厚は、キャパシタＱの上部電極１７ａ上で３００ｎｍ程度とする。
【００５０】
次に、レジストマスク（不図示）を用いて、図５(a) に示すように、第２層間絶縁膜２０、保護膜１９、酸化防止絶縁膜１０ａ及び下地絶縁膜１０ｂをエッチングすることにより第１導電プラグ９の上にホール２０ａを形成する。
【００５１】
さらに、ホール２０ａ内と第２層間絶縁膜２０上に、グルー膜として膜厚５０ｎｍのTiN 膜をスパッタ法により順に形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール２０ａ内を完全に埋め込む。
【００５２】
続いて、Ｗ膜及びTiN 膜をＣＭＰ法により研磨して第２層間絶縁膜２０の上面上から除去する。そして、ホール２０ａ内に残されたタングステン膜及びグルー層を、第４導電性プラグ２１とする。この第４導電性プラグ２１は、第１導電性プラグ９を介して第１不純物拡散領域５ａに電気的に接続される。
【００５３】
次に、図５(b) に示す構造を形成するまでの工程を説明する。
【００５４】
まず、第４導電性プラグ２１上と第２層間絶縁膜２０上に、第２の酸化防止膜（不図示）としてSiON膜をＣＶＤ法により形成する。さらに、第２の酸化防止膜（不図示）と第２層間絶縁膜２０をフォトリソグラフィー法によりパターニングしてキャパシタＱの上部電極１７ａ上にコンタクトホール２０ｂを形成する。
【００５５】
コンタクトホール２０ｂを形成することによりダメージを受けたキャパシタＱはアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
【００５６】
その後に、第２層間絶縁膜２０上に形成された酸化防止膜をエッチバックによって除去するとともに、第４導電性プラグ２１の表面を露出させる。
【００５７】
次に、キャパシタＱの上部電極１７ａ上のコンタクトホール２０ｂ内と第２層間絶縁膜２０の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、コンタクトホール２０ｂを通して上部電極１７ａに接続される一層目金属配線２１ａと第４導電性プラグ２１に接続される導電性パッド２１ｂを形成する。その多層金属膜として、例えば、膜厚６０ｎｍのTi、膜厚３０ｎｍのTiN 、膜厚４００ｎｍのAl-Cu 、膜厚５ｎｍのTi、及び膜７０ｎｍのTiN を順に形成した構造を採用する。
【００５８】
なお、多層金属膜のパターニング方法として、多層金属膜の上に反射防止膜を形成し、さらに反射防止膜上にレジストを塗布した後に、レジストを露光、現像して配線形状等のレジストパターンを形成し、そのレジパターンを用いて反射防止膜と多層金属膜をエッチングする方法を採用する。
【００５９】
さらに、第２層間絶縁膜２０、一層目金属配線２１ａ及び導電性パッド２１ｂの上に第３層間絶縁膜２２を形成する。続いて、第３層間絶縁膜２２をパターニングして導電性パッド２１ｂの上にホール２２ａを形成し、そのホール２２ａ内に下から順にTiN 膜及びＷ膜からなる第５導電性プラグ２３を形成する。
【００６０】
その後に、特に図示しないが、ビット線を含む二層目配線を第３層間絶縁膜上に形成する。そのビット線は、第５導電性プラグ２３、導電性パッド２１ｂ、第４導電性プラグ２１及び第１導電性プラグ９を介して第１不純物拡散領域５ａに電気的に接続される。それに続いて、二層目配線層を覆う絶縁膜等が形成されるが、その詳細は省略する。
【００６１】
以上の工程は、ＦｅＲＡＭのメモリセル領域の形成工程である。次に、キャパシタの下部電極となる第１導電膜のエッチングを中心にして詳細に説明する。
【００６２】
第１導電膜１５のエッチングされた側面を下地絶縁膜１０ｂ上面に対して垂直に近い形状にするためには、エッチングガスと被エッチング材料との化学反応性を高めることが有効と考えられる。
【００６３】
エッチングガスのプラズマ中でエッチングガスと被エッチング材料が化学反応を起こして揮発性の物質を生成し排気されることで被エッチング材料がエッチングされる。揮発性の反応生成物はエッチング側面に付着せずに排気されるため垂直に近いエッチング形状が得られる。
【００６４】
一方、スパッタ作用を用いるとエッチングされた膜側面（エッチング側面）にエッチング生成物が付着し、そのエッチング生成物がマスクとなるためにエッチング側面が垂直形状になり難い。特に、第１導電膜１５、強誘電体膜１６及び第２導電膜１６をスパッタ作用によりエッチングしてエッチング側面を垂直に近い形状にしようとすると、導電性フェンスがエッチング側面に形成されてキャパシタの特性を著しく低下させてしまう。
【００６５】
従って、Ir、Ptなどの貴金属やその酸化物からなる第１、第２導電膜１５，１７を垂直に近い形状にし且つエッチング側面にフェンスを形成させずにエッチングするためには、シリコン基板１を高温にするなどの方法によりエッチングガスと被エッチング材料との化学反応性を高めることが重要である。シリコン基板１を高温にする場合、フォトレジストは耐熱性に乏しいためマスク材料としてはフォトレジスト以外の材料からなるハードマスクを使用し、最適なエッチングガスを用いる必要がある。
【００６６】
まず、キャパシタを構成する膜のパターニングに使用されるエッチング装置を図６に基づいて説明する。
【００６７】
図６に示した装置は、ＩＣＰプラズマエッチング装置である。
【００６８】
図６において、減圧室３１内にはウェハステージ３２が配置されている。そのウェハステージ３２は、ヒータ３２ａ上に静電チャック３２ｂを搭載した構造を有し、その静電チャック３２ｂには第１高周波電源３３が接続されている。
【００６９】
また、減圧室３１内には、ウェハステージ３２を囲む略円筒形の防着板３４が配置され、その防着板３４の上部は石英板３４ａによって塞がれている。また、石英板３４ａ上には、第２高周波電源３５が印加されるアンテナコイル３６が取り付けられており、アンテナコイル３６に高周波電力を印加することによって防着板３４内でプラズマが発生される。そのような防着板３４と石英板３４ａに囲まれたエッチング雰囲気内にはガス導入管４０が接続されていて、図３(c) と図４(a) に示したようなエッチング工程で、第１導電膜１５、強誘電体膜１６、第２導電膜１７のそれぞれのエッチングに適したガスが導入される。なお、第１導電膜１５、第２導電膜１７を構成する材料としては、化学的に安定なIr、Ptなどの貴金属やその酸化物が用いられている。
【００７０】
さらに、減圧室３１には排気管３１ａが接続され、また、防着板３４のうち排気管３１ａに近い部分には開口３４ｂが形成されている。減圧室３１にはゲートバルブ３７を介してロードロック室３８が隣接されている。そして、防着板３４のうちロードロック室３９に近い部分には、シャッタ３４ｃにより開閉されるウェハ搬送口３４ｄが形成されている。
【００７１】
次に、そのようなエッチング装置を使用して電極材料膜をエッチングすることについて説明する。
【００７２】
まず、電極材料となるイリジウム（Ir）膜をエッチングしてエッチングレートと温度の関係を調べた。そのエッチング条件は、防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３からのバイアスパワーを３００wattとして、ウェハステージ３２の温度を２５０℃〜４００℃まで変化させた。
【００７３】
図７には、ハロゲンを含んだガス、即ち、HBr とArの混合ガス、SF6 とArの混合ガスおよびCl2 とArの混合ガスの各々によるIr膜のエッチレートとそのステージ温度依存性を示す。
【００７４】
HBr とSF6 についてはIr膜のエッチレートの温度依存性があったが、Cl2 についてはエッチレートの温度依存性は無かった。これによりCl2 についてはウェハーステージ３２を高温にしても化学反応性の向上は期待できないが、SF6 やHBr についてはウェハーステージ３２を高温とすることで化学反応性を向上させることができるといえる。
【００７５】
従って、SF6 又はHBr を用いてウェハーステージ３２を高温にすることによりIr、Ptなどの貴金属やその酸化物を垂直に近い形状で化学反応によるエッチングが可能と考えられる。しかしSF6 は反応性が強すぎてハードマスク材料がエッチングされて保持されないことや、エッチレートを安定に制御することが難しいなどの問題点があった。そこでHBr ガスに注目して実験を行った。以下に実験の内容を示す。
【００７６】
エッチングガスとしてHBr などの水素を含んだガスを用いると、エッチングガスに含有する水素の影響により、強誘電体膜１６を構成するＰＺＴなどの強誘電体材料のキャパシタ性能を劣化させる懸念がある。
【００７７】
そこで、本願発明者らは、水素の影響については、水素を酸素と反応させて水とすることで除去できると考えた。水は沸点が低く減圧下で高温とすることで容易に揮発する。そのため水素が強誘電体キャパシタに取り込まれなくなると考えた。
【００７８】
そこで他のエッチング装置を用いて作成した強誘電体キャパシタ特性測定用のサンプルをウェハステージ３２上に置き、ウェハステージ３２を４００℃の温度に設定してHBr プラズマに晒すことによりキャパシタの性能を調査した。
【００７９】
この場合、円筒状の防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３から電極３６へのバイアスパワーを０wattとして、防着板３４内に供給される酸素の濃度を０％〜５０％まで変化させたところ、図８に示すような結果が得られた。
【００８０】
図８は、HBr-O2ガス中のO2の濃度と強誘電体キャパシタの性能を表す分極電荷量Ｑswの関係を示し、HBr プラズマに晒されることにより強誘電体キャパシタの性能が著しく低下してしまうことがわかる。しかし、O2を１０％以上添加することによりキャパシタの劣化が抑えられることがわかった。なお、図８に示す分極電荷量Ｑswは、キャパシタに印加する電圧を±５Ｖとして得られた。
【００８１】
ここでエッチングガスであるHBr にO2を混合させると、エッチレートの極端な低下が懸念される。そこでHBr-O2ガス中のO2の濃度を変化させて図６に示すエッチング装置を用いてエッチレートを測定した。
【００８２】
その測定は、円筒状の防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３のバイアスパワーを３００wattとして、防着板３４内に流すHBr-O2ガス中のO2の濃度を５０％〜９０％まで変化させた。
【００８３】
図９に、HBr-O2ガス中のO2の濃度を変化させた場合のIr、IrO x 、Pt、SiO2のそれぞれのエッチレートを示す。O2濃度を８０％以上としても十分なエッチレートが得られたので、懸念されたようなエッチレートの極端な低下は無かった。これによりHBr とO2の混合ガスにはエッチャントとして十分な能力があることがわかった。
【００８４】
図１０に、エッチング雰囲気内で発生させるHBr-O2プラズマ中のO2濃度を８０％に固定してバイアスパワーを変化させた場合のIr、IrO x 、Pt、SiO2の各々のエッチレートを示す。
【００８５】
そのエッチングレートの測定では、エッチング雰囲気内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、円筒状の防着板３４内に流すHBr-O2ガス中のO2の濃度を８０％とし、第１高周波電源３３のバイアスパワーを２００wattから４００wattまで変化させた。これにより、バイアスパワーの増加によりIr、IrO x 、Ptの各々のエッチレートが向上した。
【００８６】
バイアスパワーを増加させるとシリコン酸化膜（SiO2）のエッチレートが増加しシリコン酸化膜に対する導電膜のエッチング選択比の低下が懸念されたが、図１０からわかるようにバイアスパワーを増加させてもシリコン酸化膜のエッチレートはそれほど増加しなかった。その結果、バイアスパワーを増加させることによりシリコン酸化膜に対する選択比が向上することがわかった。
【００８７】
通常のエッチングにおいてはバイアスパワーを増加させるとシリコン酸化膜に対する導電膜のエッチング選択比は著しく低下する。
【００８８】
図１０に示したバイアスパワーとシリコン酸化膜に対する導電膜のエッチング選択比の関係は通常とは逆の現象になったが、これについても高温エッチングの特長と考えることができる。
【００８９】
そのような結果からHBr とO2の混合ガスを用いてバイアスパワーなどを調整することで貴金属やその酸化物の高速かつ高選択なエッチングが可能であることがわかる。HBr-O2混合ガス中のO2の濃度は、キャパシタの性能の劣化抑制の観点から少なくとも１０％に設定する必要がある。さらに、エッチレートの観点からはO2の濃度を９０％以下にすることが望ましいと考えられる。
【００９０】
以上により、HBr とO2を含むガスを用いてステージ温度を３００℃以上の高温とすると、強誘電体キャパシタや高誘電体キャパシタの電極材料として使用されているIr、Ptなどの貴金属やその酸化物を高エッチングレートで、且つSiO2に対して選択的にエッチングすることが可能になることがわかった。
【００９１】
HBr とO2の混合ガスによって電極材料がエッチングできることがわかったので、実際の電極材料についてエッチング行った。この場合、HBr-O2ガス中のO2の濃度としては、キャパシタ性能の劣化抑制の観点から少なくとも10％とする必要がある。
【００９２】
実験を行った過程において酸素を添加することにより、パターニングされた導電膜のフェンスや側壁デポの付着も抑制できることを発見し酸素の濃度が高いほどフェンスや側壁デポジションの抑制効果が大きいことがわかった。
【００９３】
フェンスや側壁デポジションの抑制効果の観点からはHBr-O2混合ガス中のO2の濃度を８０％以上とすることが望ましい。エッチレートの観点からはO2の濃度を９０％以下とすることが望ましい。従って、HBr-O2混合ガス中のO2の濃度としては８０％〜９０％が適していると考えられる。
【００９４】
図１１に、HBr-O2プラズマ中のO2濃度を８０％に固定してステージ温度を変化させた場合のIr、IrO x 、Pt、SiO2の各々のエッチレートを示す。
【００９５】
図６に示すＩＣＰエッチング装置を使用して、円筒状の防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３のバイアスパワーを３００wattとして、エッチング雰囲気内に流すHBr-O2ガス中のO2の濃度を８０％に設定して、ウェハステージ３４の温度を２５０℃〜４００℃まで変化させた。その結果、IrとPtのそれぞれのエッチングレートにはステージ温度依存性があり、化学反応的なエッチングが期待できる。
【００９６】
HBr とO2の混合ガスによって電極材料を化学反応的にエッチングできることがわかったので、膜厚３００ｎｍのIr膜、膜厚２００ｎｍのIrO x 膜、膜厚３００ｎｍのPt膜をサンプルとして順次エッチングを行い、それらの膜のエッチング部分のテーパー角度とウェハステージ温度の関係を調査した。その結果が図１２である。
【００９７】
図１２の実験において、円筒状の防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３のバイアスパワーを７００wattとして、防着板３４内に流すHBr-O2ガス中のO2の濃度を８０％に設定して、ウェハステージ３２の温度を２５０℃〜４００℃まで変化させてエッチングした後に各膜のエッチング部分のテーパー角度を測定した。Ir膜、IrO x 膜、Pt膜の各々についてのテーパー角度にはステージ温度依存性があった。Ir膜とIrO x 膜のそれぞれについてはステージ温度を２５０℃以上とすることでテーパー角度が７７度以上となって一応の目標値である８０度に近づいた。Pt膜については３００℃以上とする必要があった。ウェハステージ３４の温度を４００℃とすることで何れの材料膜にもほぼ８０度のテーパー角度が得られた。ウェハステージ温度を４００℃よりも大きくすることにより、テーパー角はさらに９０度に近づくことがわかった。
【００９８】
以上の実験からHBr とO2のプラズマを用いてウェハステージ３２の温度を高温とすることで、強誘電体キャパシタや高誘電体キャパシタの電極材料として使用されているIr、Ptなどの貴金属やその酸化物についてフェンスを形成させずに垂直に近い形状でエッチングすることが可能となった。
【００９９】
ステージ温度を２５０℃以下とすると電極材料のエッチレートが低下し、しかもエッチング選択比が低下するのでマスクが保持されないし、テーパー形状も緩くなってしまう。ステージ温度を４５０℃以上とするとウェハーを静電チャック３５により安定して保持することができないなどの問題がある。従ってステージ温度の温度範囲としては、３００〜４５０℃が望ましいと考えられる。各材料についてステージ温度の最適値を求め、各材料毎にエッチングチャンバーを変更してエッチングする方法も考えられる。
【０１００】
なお、エッチング装置は、上記したようなＩＣＰ型に限定されず、しかも静電チャックを使用するものに限定されるものではない。静電チャックを使用しないエッチング装置においては、ステージ温度の上限は４５０℃とならず、６００℃である。誘電体膜をＰＺＴ系の材料を使用する場合には、その膜中のPbが６００℃で揮発するので、上部電極に覆われてること等を考慮して誘電体膜の膜質劣化の防止の観点からウェハステージの温度を６００℃を上限とするのが好ましい。
【０１０１】
以上の実験結果に基づいて、図３(c) に示す状態で、ハードマスク１８を使用してIr、IrO x 、Ptなどの材料からなる導電膜１５，１６をエッチングする工程では、ウェハステージ３４の温度を高温、例えば３００〜４５０℃としてHBr ガスあるいはHBr とO2の混合ガスを用いて導電膜１５，１６をエッチングする。エッチング条件については膜種や膜厚に応じて最適化する。
【０１０２】
次に、以下のように条件を調整した例とその条件でのエッチレートを示す。この場合のエッチング装置として、図６に例示したＩＣＰ型のプラズマエッチング装置を使用した。
【０１０３】
エッチング条件については、エッチング雰囲気の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３のバイアスパワーを７００wattとして、さらに、エッチング雰囲気内にHBr を１０sccm、O2を４０sccmの流量で流し、ウェハステージ３２の温度を４００℃に設定する。この場合、オーバーエッチング量を１００％とする。このようなエッチング条件によれば、IrO x 膜のエッチレートは３７２nm/min、Pt膜のエッチレートは３３１nm/min、Ir膜のエッチレートは３２２nm/min、SiO2膜のエッチレートは４９nm/minとなった。
【０１０４】
図１３、図１４、図１５は、そのような条件により下地絶縁膜４１の上のIr膜４２、IrO x 膜４３、Pt膜４４を別々にエッチングしたときの形状を示す。
【０１０５】
なお、上記した実施形態では、キャパシタを構成する第１導電膜、強誘電体膜、第２導電膜は１つのハードマスク１８により連続してエッチングしたが、複数のマスクを用いて別々にエッチングしてもよい。また、キャパシタの形状は、段差を持ったキャパシタの形状にしてもよい。
【０１０６】
上記した実施形態では、ＦｅＲＡＭメモリセルの形成について説明したが、高誘電体材料を誘電体膜とするキャパシタの電極を形成する場合にも上記したエッチング方法を用いてもよい。
（付記１）半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に貴金属又はその酸化物からなる導電膜を形成する工程と、
前記半導体基板を加熱しながら、臭素を含む雰囲気で前記導電膜をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。
（付記２）前記臭素を含む雰囲気は、臭化水素と酸素からなることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記半導体基板の加熱は、３００℃から６００℃の範囲であることを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記４）半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上に第１導電膜を形成する工程と、
前記第１導電膜の上に強誘電体材料と高誘電体材料からなる誘電体膜を形成する工程と、
前記誘電体膜の上に第２導電膜を形成する工程と、
前記第２導電膜上にキャパシタ形状のマスクを形成する工程と、
前記マスクから露出している前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記第２導電膜をキャパシタ上部電極とし、前記第１導電体膜をキャパシタ下部電極とする工程を有し、
少なくも前記第１導電膜のエッチングは、臭素を含む雰囲気内で行われ且つ前記半導体基板の加熱温度を３００℃〜６００℃の範囲に設定されることを特徴とする半導体装置の製造方法。
（付記５）前記雰囲気には、臭素のみ、臭化水素及び酸素のみのいずれかが外部から供給されることを特徴とする付記５に記載の半導体装置の製造方法。
（付記６）前記加熱温度は、３５０℃〜４５０℃であることを特徴とする付記４又は付記５に記載の半導体装置の製造方法。
（付記７）半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上に第１導電膜を形成する工程と、
前記第１導電膜の上に強誘電体材料と高誘電体材料からなる誘電体膜を形成する工程と、
前記誘電体膜の上に第２導電膜を形成する工程と、
前記第２導電膜上にキャパシタ形状のマスクを形成する工程と、
前記マスクから露出している前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記第２導電膜をキャパシタ上部電極とし、前記第１導電体膜をキャパシタ下部電極とする工程を有し、
少なくも前記第１導電膜のエッチングは、臭化水素と酸素のみを外部から供給した雰囲気内で行われることを特徴とする半導体装置の製造方法。
（付記８）前記雰囲気に供給される前記臭化水素と前記酸素のうち、前記酸素の濃度は１０％〜９０％の範囲内にあることを特徴とする付記４乃至付記７のいずれかに記載の半導体装置の製造方法。
（付記９）前記第１導電膜は、貴金属又はその酸化物から形成されていることを特徴とする付記４乃至付記８に記載の半導体装置の製造方法。
（付記１０）前記マスクは、ハードマスクであることを特徴とする付記４乃至付記９のいずれかに記載の半導体装置の製造方法。
【０１０７】
【発明の効果】
以上述べたように本発明によれば、半導体ウェハーを加熱して反応性を高めることにより貴金属あるいは貴金属の酸化物を用いた導電膜をマスクとエッチングを用いて電極にパターニングする際に、電極の側面を７７度以上と、垂直又は垂直に近い形状を得ることができる。
【０１０８】
しかも、本発明によれば、HBr とO2のみの混合ガス又はBr2 ガスを反応雰囲気に供給するようにしたので、強誘電体又は高誘電体キャパシタを劣化させず且つキャパシタ側壁に導電性フェンスを形成させることなく貴金属やその酸化物を用いた電極の側面を垂直又は垂直に近い形状とすることができ半導体デバイスの高集積化を促進することができる。
【図面の簡単な説明】
【図１】図１(a),(b) は、従来のキャパシタの形成工程を示す断面図である。
【図２】図２(a) 〜(c) は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その１）である。
【図３】図３(a) 〜(c) は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その２）である。
【図４】図４(a),(b) は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その３）である。
【図５】図５(a) ,(b) は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その４）である。
【図６】図６は、本発明の実施形態に係る半導体装置の形成に用いられるエッチング装置の一例を示す構成図である。
【図７】図７は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウムのエッチングレートとステージ温度との関係を示す図である。
【図８】図８は、本発明の実施形態に係る半導体装置のキャパシタをHBr と酸素の混合ガスプラズマに曝した場合の分極電荷量と酸素濃度の関係を示す図である。
【図９】図９は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜、酸化イリジウム膜及びプラチナ膜と、絶縁膜として使用されるシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプラズマでエッチングした場合のエッチングレートとHBr(又はO2)濃度の関係を示す図である。
【図１０】図１０は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜、酸化イリジウム膜及びプラチナ膜と、絶縁膜として使用されるシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプラズマでエッチングした場合のエッチングレートとバイアスパワーの関係を示す図である。
【図１１】図１１は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜、酸化イリジウム膜及びプラチナ膜と、絶縁膜として使用されるシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプラズマでエッチングした場合のエッチングレートとウェハステージ温度の関係を示す図である。
【図１２】図１２は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜、酸化イリジウム膜及びプラチナ膜をHBr とO2の混合ガスプラズマでエッチングした場合のエッチング側面のテーパー角とウェハステージ温度の関係を示す図である。
【図１３】図１３(a) は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜のエッチング後の写真に基づいて描いた斜視図、図１３(b) はその断面図である。
【図１４】図１４(a) は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用される酸化イリジウム膜のエッチング後の写真に基づいて描いた斜視図、図１４(b) はその断面図である。
【図１５】図１５(a) は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるプラチナ膜のエッチング後の写真に基づいて描いた斜視図、図１５(b) はその断面図である。
【符号の説明】
１…シリコン（半導体）基板、２…素子分離絶縁膜、３…ゲート絶縁膜、４ａ，４ｂ…ゲート電極、５ａ，５ｂ，５ｃ…不純物拡散領域、６…サイドウォールスペーサ、７…カバー絶縁膜、８…層間絶縁膜、９…導電性プラグ、１０ａ…酸化防止絶縁膜、１０ｂ…下地絶縁膜、１１ａ，１１ｂ…導電性プラグ、１５…第１導電膜、１５ａ…上部電極、１６…強誘電体膜、１６ａ…誘電体膜、１７…第２導電膜、１７ａ…上部電極、１８…ハードマスク、１９…保護膜、２０…層間絶縁膜、２１…導電性プラグ、２２…層間絶縁膜、２３…プラグ、３１…減圧室、３２…ウェハステージ、３２ａ…ヒータ、３２ｂ…静電チャック、３３…高周波電源、３４…防着板、３５…高周波電源、３６…アンテナコイル、３７…ゲートバルブ、３８…ロードロック室、４０…ガス導入管。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、強誘電体又は高誘電体を用いるキャパシタを構成する電極材料膜のエッチング工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、強誘電体キャパシタや高誘電体キャパシタを用いた半導体メモリが有望視されている。例えば、強誘電体キャパシタは次のような工程によって形成される。
【０００３】
まず、図１(a) に示すように、絶縁膜１０１の上に第１金属膜１０２、強誘電体膜１０３及び第２金属膜１０４を順に形成した後に、第２金属膜１０４の上にキャパシタ形状のレジストパターン１０５を形成する。
【０００４】
次に、レジストパターン１０５をマスクにして、第２金属膜１０４、強誘電体膜１０３、第１金属膜１０２を順にエッチングする。このパターニングにより、図１(b) に示すように、第２金属膜１０４はキャパシタ１０６の上部電極１０４ａとなり、強誘電体膜１０３はキャパシタ１０６の誘電体膜１０３ａとなり、第１金属膜１０２はキャパシタ１０６の下部電極１０２ａとなる。
【０００５】
ところで、下部電極１０２ａを構成する第１金属膜１０２は、イリジウム、プラチナ等の貴金属やその酸化物から構成されるために常温での反応性に乏しく、主にスパッタ反応によってエッチングしていた。スパッタの際のエッチングガスとしては、主にアルゴンなどの不活性ガスと塩素の混合ガスを使用していた。
【０００６】
そのような金属膜をスパッタ反応によりエッチングすると、キャパシタ１０６の側面に導電性の強固な側壁デポジション（フェンス）が付着してしまう。
【０００７】
そこで、フェンスの形成を抑制するために、レジストパターン１０５の側面を後退させることによりキャパシタ１０６の側面の傾斜角度を緩くしたり、キャパシタ１０６の形状を階段状にするなどの構造が採用されている。
【０００８】
【発明が解決しようとする課題】
しかし、キャパシタの下部電極側面の傾斜角度を緩くしたりキャパシタを階段状にすることは、所望の容量を得るためのキャパシタの寸法が大きくなるので、キャパシタを有する半導体装置の微細化に支障をきたす。
【０００９】
本発明の目的は、キャパシタの側面にフェンスを形成させず、キャパシタの下部電極の側面を下地絶縁膜に対してより垂直に近い形状にする半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記した課題は、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜上にＩｒ、ＩｒＯ及びＰｔの少なくとも一つよりなる第１導電膜を形成する工程と、前記第１導電膜の上に強誘電体材料又は高誘電体材料からなる誘電体膜を形成する工程と、前記誘電体膜の上に第２導電膜を形成する工程と、前記第２導電膜上に窒化チタン膜及び酸化シリコン膜を順に形成してなるキャパシタ形状のマスクを形成する工程と、前記マスクから露出している前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記第２導電膜をキャパシタ上部電極とし、前記第１導電体膜をキャパシタ下部電極とする工程を有し、少なくとも前記第１導電膜のエッチングは、前記半導体基板を３００℃〜６００℃に加熱しつつ、臭化水素と酸素のみを外部から供給するとともに酸素の濃度が８０〜９０％の雰囲気内で行なわれることを特徴とする半導体装置の製造方法によって解決される。
【００１２】
次に、本発明の作用について説明する。
【００１３】
本発明によれば、HBr 及びO 2 からなるとともに、O 2 の濃度が８０〜９０％の範囲の混合ガスをエッチングガスとしてエッチング雰囲気に供給するとともに、半導体ウェハーを３００℃以上で加熱して反応性を高めることにより、貴金属あるいは貴金属の酸化物などを用いた導電膜をマスクとエッチングを用いて電極にパターニングしている。
【００１４】
これにより、導電膜のパターニングによって形成される電極の側面を下地面に対して７７度以上と、垂直に近い形状が得られる。
【００１５】
しかも、本発明によれば、HBr とO 2 のみの混合ガスを反応雰囲気に供給するようにしている。これにより、強誘電体又は高誘電体キャパシタを劣化させず且つキャパシタ側壁に導電性フェンスを形成させることなく貴金属やその酸化物を用いた電極を垂直又は従来よりも垂直に近い形状とすることができる。
【００１６】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【００１７】
図２〜図５は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【００１８】
まず、図２(a) に示す断面構造を形成するまでの工程を説明する。
【００１９】
図２(a) に示すように、ｎ型又はｐ型のシリコン（半導体）基板１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、素子分離用溝の中に酸化シリコン(SiO2)を埋め込んで素子分離絶縁膜２を形成する。そのような構造の素子分離絶縁膜２は、ＳＴＩ(Shallow Trench Isolation)と呼ばれる。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成した絶縁膜を素子分離絶縁膜として採用してもよい。
【００２０】
続いて、シリコン基板１のトランジスタ形成領域にｐ型不純物を導入してｐウェル１ａを形成する。さらに、シリコン基板１のトランジスタ形成領域表面を熱酸化して、ゲート絶縁膜３となるシリコン酸化膜を形成する。
【００２１】
次に、シリコン基板１の上側全面に非晶質又は多結晶のシリコン膜及びタングステンシリサイド膜を順次形成し、これらのシリコン膜及びタングステンシリサイド膜をフォトリソグラフィ法によりパターニングして、ゲート電極４ａ，４ｂを形成する。
【００２２】
なお、１つのｐウェル１ａ上には２つのゲート電極４ａ，４ｂが並列に形成され、それらのゲート電極４ａ，４ｂはワード線の一部を構成する。
【００２３】
次に、ｐウェル１ａのうちゲート電極４ａ，４ｂの両側にｎ型不純物をイオン注入してソース／ドレインとなる第１〜第３のｎ型不純物拡散領域５ａ〜５ｃを形成する。
【００２４】
さらに、ＣＶＤ法により絶縁膜、例えば酸化シリコン（SiO2）膜をシリコン基板１の全面に形成した後に、その絶縁膜をエッチバックしてゲート電極４ａ，４ｂの両側部分に絶縁性のサイドウォールスペーサ６として残す。
【００２５】
続いて、ゲート電極４ａ，４ｂとサイドウォールスペーサ６をマスクに使用して、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃに再びｎ型不純物をイオン注入することにより、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃをＬＤＤ構造にする。
【００２６】
なお、１つのトランジスタ形成領域における２つのゲート電極４ａ，４ｂの間の第１のｎ型不純物拡散領域５ａはビット線に電気的に接続され、トランジスタ形成領域の両端側の第２、第３のｎ型不純物拡散領域５ｂ，５ｃはキャパシタの下部電極に電気的に接続される。
【００２７】
以上の工程により、ｐウェル１ａにはゲート電極４ａ，４ｂとＬＤＤ構造のｎ型不純物拡散層５ａ〜５ｃを有する２つのＭＯＳトランジスタＴ1 ，Ｔ2 が形成される。
【００２８】
次に、ＭＯＳトランジスタＴ1 ，Ｔ2 を覆うカバー絶縁膜７として約２００ｎｍの厚さの酸窒化シリコン（SiON）膜をプラズマＣＶＤ法によりシリコン基板１の全面に形成する。その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、膜厚１．０μｍ程度の酸化シリコン（SiO2）を第１層間絶縁膜８としてカバー膜７の上に形成する。
【００２９】
続いて、第１層間絶縁膜８の緻密化処理として、例えば常圧の窒素雰囲気中で第１層間絶縁膜８を７００℃の温度で３０分間熱処理する。その後に、第１層間絶縁膜８の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【００３０】
次に、図２(b) に示す構造を形成するまでの工程を説明する。
【００３１】
まず、フォトリソグラフィ法によりカバー絶縁膜７と第１層間絶縁膜８をパターニングして、第１の不純物拡散領域５ａに到達する深さの第１のコンタクトホール８ａを形成する。その後、第１層間絶縁膜８上面とコンタクトホール８ａ内面に、グルー膜として膜厚３０ｎｍのチタン（Ti）膜と膜厚５０ｎｍの窒化チタン（TiN ）膜をスパッタ法により順に形成する。さらに、WF6 を用いるＣＶＤ法によってタングステン（Ｗ）膜をTiN 膜上に成長して第１のコンタクトホール８ａ内を完全に埋め込む。
【００３２】
続いて、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法により研磨して第１層間絶縁膜８の上面上から除去する。第１のコンタクトホール８ａ内に残されたタングステン膜、TiN 膜及びTi膜は第１導電性プラグ９として使用される。
【００３３】
その後に、図２(c) に示すように、第１層間絶縁膜８上と第１導電性プラグ９上に、膜厚１００ｎｍの窒化シリコン(Si3N4）よりなる酸化防止絶縁膜１０ａと膜厚１００ｎｍのSiO2よりなる下地絶縁膜１０ｂをプラズマＣＶＤ法により順に形成する。そのSiO2膜はＴＥＯＳを用いてプラズマＣＶＤにより成長される。酸化防止絶縁膜１０ａは、後のアニール等による熱処理の際にプラグ９が異常酸化してコンタクト不良を起こさないようにするために形成され、その膜厚を例えば７０ｎｍ以上にすることが望ましい。
【００３４】
次に、図３(a) に示すように、レジストパターン（不図示）を用いて酸化防止絶縁膜１０ａ、下地絶縁膜１０ｂ及び第１層間絶縁膜８をエッチングすることにより、第２及び第３の不純物拡散領域５ｂ，５ｃの上に第２及び第３のコンタクトホール８ｂ，８ｃを形成する。
【００３５】
さらに、下地絶縁膜１０ｂ上面と第２、第３のコンタクトホール８ｂ，８ｃ内面に、グルー膜として膜厚３０ｎｍのTi膜と膜厚５０ｎｍのTiN 膜をスパッタ法により順に形成する。さらに、ＣＶＤ法によりＷ膜をTiN 膜上に成長して第２、第３のコンタクトホール８ｂ，８ｃ内を完全に埋め込む。
【００３６】
続いて、図３(b) に示すように、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法により研磨して下地絶縁膜１０ｂの上面上から除去する。これにより第２、第３のコンタクトホール８ｂ，８ｃ内に残されたタングステン膜、TiN 膜及びTi膜をそれぞれ第２、第３導電性プラグ１１ａ，１１ｂとする。
【００３７】
次に、図３(c) に示す構造を形成するまでの工程を説明する。
【００３８】
まず、第２、第３導電性プラグ１１ａ，１１ｂ上と下地絶縁膜１０ｂ上に第１導電膜１５として例えば膜厚３００ｎｍのイリジウム（Ir）膜、プラチナ（Pt）膜、酸化プラチナ(PtO) 膜、酸化イリジウム（IrO x ) 膜、又はＳＲＯ（ストロンチウムルテニウム酸素）膜を形成する。
【００３９】
なお、第１導電膜１５を形成する前又は後に例えば膜剥がれ防止のために下地絶縁膜１０ｂをアニールする。アニール方法として、例えば、アルゴン雰囲気中で６００〜７５０℃のＲＴＡ(rapid thermal annealing) を採用する。
【００４０】
次に、第１導電膜１５上に、強誘電体膜１６として例えば膜厚１００ｎｍのＰＺＴ膜をスパッタ法により形成する。強誘電体膜１６の形成方法は、その他に、ＭＯＤ(metal organic deposition)法、ＭＯＣＶＤ( 有機金属ＣＶＤ）法、ゾル・ゲル法などがある。また、強誘電体膜１６の材料としては、ＰＺＴの他に、ＰＬＣＳＺＴ、ＰＬＺＴのような他のＰＺＴ系材料や、SrBi2Ta2O9、SrBi2(Ta,Nb)2O9 等のBi層状構造化合物材料、その他の金属酸化物強誘電体であってもよい。
【００４１】
続いて、酸素雰囲気中で強誘電体膜１６をアニールにより結晶化する。アニールとして、例えばアルゴンと酸素の混合ガス雰囲気中で基板温度６００℃、時間９０秒の条件を第１ステップ、酸素雰囲気中で基板温度７５０℃、時間６０秒の条件を第２ステップとする２ステップのＲＴＡ処理を採用する。
【００４２】
さらに、強誘電体膜１６の上に、第２導電膜１７として例えば膜厚２００ｎｍの酸化イリジウム(IrO2)をスパッタ法により形成する。
【００４３】
この後に、第２導電膜１７上に、ハードマスク１８としてTiN 膜とSiO2膜を順に形成する。そのハードマスク１８は、フォトリソグラフィー法により第２及び第３導電性プラグ１１ａ，１１ｂの上方にキャパシタ平面形状となるようにパターニングされる。
【００４４】
次に、図４(a) に示すように、ハードマスク１８に覆われない領域の第２導電膜１７、強誘電体膜１６、第１導電膜１５を順次エッチングする。この場合、強誘電体膜１６は、塩素とアルゴンを含む雰囲気中でスパッタ反応によりエッチングされる。また、第２導電膜１７と第１導電膜１５は、臭素(Br2）導入雰囲気中、Brを含む雰囲気中、又は HBrと酸素のみを導入した雰囲気中でスパッタ反応によりエッチングされる。
【００４５】
以上により、酸化防止絶縁膜１０の上には、第１導電膜１５よりなるキャパシタＱの下部電極１５ａと、強誘電体膜１６よりなるキャパシタＱの誘電体膜１６ａと、第２導電膜１７よりなるキャパシタＱの上部電極１７ａが形成される。そして、トランジスタ形成領域において、１つの下部電極１５ａは第２導電性プラグ１１ａを介して第２不純物拡散領域５ｂに電気的に接続され、また、別の下部電極１５ａは第３導電性プラグ１１ｂを介して第３不純物拡散領域５ｃに電気的に接続される。また、下部電極１５ａとキャパシタＱの側面のテーパ角θは約８０度になった。
【００４６】
その後に、ハードマスク１８を除去する。
【００４７】
続いて、エッチングによる強誘電体膜１６のダメージを回復するために、回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素雰囲気中で行われる。
【００４８】
次に、図４(b) に示すように、キャパシタＱを覆う保護膜１９として膜厚５０ｎｍのアルミナをスパッタにより下地絶縁膜１０ｂの上に形成した後に、酸素雰囲気中で６５０℃で６０分間の条件でキャパシタＱをアニールする。この保護膜１９は、プロセスダメージからキャパシタＱを保護するものである。
【００４９】
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜２０として膜厚１．０μｍ程度の酸化シリコン（SiO2）を保護膜１９上に形成する。さらに、第２層間絶縁膜２０の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜２０の残りの膜厚は、キャパシタＱの上部電極１７ａ上で３００ｎｍ程度とする。
【００５０】
次に、レジストマスク（不図示）を用いて、図５(a) に示すように、第２層間絶縁膜２０、保護膜１９、酸化防止絶縁膜１０ａ及び下地絶縁膜１０ｂをエッチングすることにより第１導電プラグ９の上にホール２０ａを形成する。
【００５１】
さらに、ホール２０ａ内と第２層間絶縁膜２０上に、グルー膜として膜厚５０ｎｍのTiN 膜をスパッタ法により順に形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール２０ａ内を完全に埋め込む。
【００５２】
続いて、Ｗ膜及びTiN 膜をＣＭＰ法により研磨して第２層間絶縁膜２０の上面上から除去する。そして、ホール２０ａ内に残されたタングステン膜及びグルー層を、第４導電性プラグ２１とする。この第４導電性プラグ２１は、第１導電性プラグ９を介して第１不純物拡散領域５ａに電気的に接続される。
【００５３】
次に、図５(b) に示す構造を形成するまでの工程を説明する。
【００５４】
まず、第４導電性プラグ２１上と第２層間絶縁膜２０上に、第２の酸化防止膜（不図示）としてSiON膜をＣＶＤ法により形成する。さらに、第２の酸化防止膜（不図示）と第２層間絶縁膜２０をフォトリソグラフィー法によりパターニングしてキャパシタＱの上部電極１７ａ上にコンタクトホール２０ｂを形成する。
【００５５】
コンタクトホール２０ｂを形成することによりダメージを受けたキャパシタＱはアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
【００５６】
その後に、第２層間絶縁膜２０上に形成された酸化防止膜をエッチバックによって除去するとともに、第４導電性プラグ２１の表面を露出させる。
【００５７】
次に、キャパシタＱの上部電極１７ａ上のコンタクトホール２０ｂ内と第２層間絶縁膜２０の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、コンタクトホール２０ｂを通して上部電極１７ａに接続される一層目金属配線２１ａと第４導電性プラグ２１に接続される導電性パッド２１ｂを形成する。その多層金属膜として、例えば、膜厚６０ｎｍのTi、膜厚３０ｎｍのTiN 、膜厚４００ｎｍのAl-Cu 、膜厚５ｎｍのTi、及び膜７０ｎｍのTiN を順に形成した構造を採用する。
【００５８】
なお、多層金属膜のパターニング方法として、多層金属膜の上に反射防止膜を形成し、さらに反射防止膜上にレジストを塗布した後に、レジストを露光、現像して配線形状等のレジストパターンを形成し、そのレジパターンを用いて反射防止膜と多層金属膜をエッチングする方法を採用する。
【００５９】
さらに、第２層間絶縁膜２０、一層目金属配線２１ａ及び導電性パッド２１ｂの上に第３層間絶縁膜２２を形成する。続いて、第３層間絶縁膜２２をパターニングして導電性パッド２１ｂの上にホール２２ａを形成し、そのホール２２ａ内に下から順にTiN 膜及びＷ膜からなる第５導電性プラグ２３を形成する。
【００６０】
その後に、特に図示しないが、ビット線を含む二層目配線を第３層間絶縁膜上に形成する。そのビット線は、第５導電性プラグ２３、導電性パッド２１ｂ、第４導電性プラグ２１及び第１導電性プラグ９を介して第１不純物拡散領域５ａに電気的に接続される。それに続いて、二層目配線層を覆う絶縁膜等が形成されるが、その詳細は省略する。
【００６１】
以上の工程は、ＦｅＲＡＭのメモリセル領域の形成工程である。次に、キャパシタの下部電極となる第１導電膜のエッチングを中心にして詳細に説明する。
【００６２】
第１導電膜１５のエッチングされた側面を下地絶縁膜１０ｂ上面に対して垂直に近い形状にするためには、エッチングガスと被エッチング材料との化学反応性を高めることが有効と考えられる。
【００６３】
エッチングガスのプラズマ中でエッチングガスと被エッチング材料が化学反応を起こして揮発性の物質を生成し排気されることで被エッチング材料がエッチングされる。揮発性の反応生成物はエッチング側面に付着せずに排気されるため垂直に近いエッチング形状が得られる。
【００６４】
一方、スパッタ作用を用いるとエッチングされた膜側面（エッチング側面）にエッチング生成物が付着し、そのエッチング生成物がマスクとなるためにエッチング側面が垂直形状になり難い。特に、第１導電膜１５、強誘電体膜１６及び第２導電膜１６をスパッタ作用によりエッチングしてエッチング側面を垂直に近い形状にしようとすると、導電性フェンスがエッチング側面に形成されてキャパシタの特性を著しく低下させてしまう。
【００６５】
従って、Ir、Ptなどの貴金属やその酸化物からなる第１、第２導電膜１５，１７を垂直に近い形状にし且つエッチング側面にフェンスを形成させずにエッチングするためには、シリコン基板１を高温にするなどの方法によりエッチングガスと被エッチング材料との化学反応性を高めることが重要である。シリコン基板１を高温にする場合、フォトレジストは耐熱性に乏しいためマスク材料としてはフォトレジスト以外の材料からなるハードマスクを使用し、最適なエッチングガスを用いる必要がある。
【００６６】
まず、キャパシタを構成する膜のパターニングに使用されるエッチング装置を図６に基づいて説明する。
【００６７】
図６に示した装置は、ＩＣＰプラズマエッチング装置である。
【００６８】
図６において、減圧室３１内にはウェハステージ３２が配置されている。そのウェハステージ３２は、ヒータ３２ａ上に静電チャック３２ｂを搭載した構造を有し、その静電チャック３２ｂには第１高周波電源３３が接続されている。
【００６９】
また、減圧室３１内には、ウェハステージ３２を囲む略円筒形の防着板３４が配置され、その防着板３４の上部は石英板３４ａによって塞がれている。また、石英板３４ａ上には、第２高周波電源３５が印加されるアンテナコイル３６が取り付けられており、アンテナコイル３６に高周波電力を印加することによって防着板３４内でプラズマが発生される。そのような防着板３４と石英板３４ａに囲まれたエッチング雰囲気内にはガス導入管４０が接続されていて、図３(c) と図４(a) に示したようなエッチング工程で、第１導電膜１５、強誘電体膜１６、第２導電膜１７のそれぞれのエッチングに適したガスが導入される。なお、第１導電膜１５、第２導電膜１７を構成する材料としては、化学的に安定なIr、Ptなどの貴金属やその酸化物が用いられている。
【００７０】
さらに、減圧室３１には排気管３１ａが接続され、また、防着板３４のうち排気管３１ａに近い部分には開口３４ｂが形成されている。減圧室３１にはゲートバルブ３７を介してロードロック室３８が隣接されている。そして、防着板３４のうちロードロック室３９に近い部分には、シャッタ３４ｃにより開閉されるウェハ搬送口３４ｄが形成されている。
【００７１】
次に、そのようなエッチング装置を使用して電極材料膜をエッチングすることについて説明する。
【００７２】
まず、電極材料となるイリジウム（Ir）膜をエッチングしてエッチングレートと温度の関係を調べた。そのエッチング条件は、防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３からのバイアスパワーを３００wattとして、ウェハステージ３２の温度を２５０℃〜４００℃まで変化させた。
【００７３】
図７には、ハロゲンを含んだガス、即ち、HBr とArの混合ガス、SF6 とArの混合ガスおよびCl2 とArの混合ガスの各々によるIr膜のエッチレートとそのステージ温度依存性を示す。
【００７４】
HBr とSF6 についてはIr膜のエッチレートの温度依存性があったが、Cl2 についてはエッチレートの温度依存性は無かった。これによりCl2 についてはウェハーステージ３２を高温にしても化学反応性の向上は期待できないが、SF6 やHBr についてはウェハーステージ３２を高温とすることで化学反応性を向上させることができるといえる。
【００７５】
従って、SF6 又はHBr を用いてウェハーステージ３２を高温にすることによりIr、Ptなどの貴金属やその酸化物を垂直に近い形状で化学反応によるエッチングが可能と考えられる。しかしSF6 は反応性が強すぎてハードマスク材料がエッチングされて保持されないことや、エッチレートを安定に制御することが難しいなどの問題点があった。そこでHBr ガスに注目して実験を行った。以下に実験の内容を示す。
【００７６】
エッチングガスとしてHBr などの水素を含んだガスを用いると、エッチングガスに含有する水素の影響により、強誘電体膜１６を構成するＰＺＴなどの強誘電体材料のキャパシタ性能を劣化させる懸念がある。
【００７７】
そこで、本願発明者らは、水素の影響については、水素を酸素と反応させて水とすることで除去できると考えた。水は沸点が低く減圧下で高温とすることで容易に揮発する。そのため水素が強誘電体キャパシタに取り込まれなくなると考えた。
【００７８】
そこで他のエッチング装置を用いて作成した強誘電体キャパシタ特性測定用のサンプルをウェハステージ３２上に置き、ウェハステージ３２を４００℃の温度に設定してHBr プラズマに晒すことによりキャパシタの性能を調査した。
【００７９】
この場合、円筒状の防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３から電極３６へのバイアスパワーを０wattとして、防着板３４内に供給される酸素の濃度を０％〜５０％まで変化させたところ、図８に示すような結果が得られた。
【００８０】
図８は、HBr-O2ガス中のO2の濃度と強誘電体キャパシタの性能を表す分極電荷量Ｑswの関係を示し、HBr プラズマに晒されることにより強誘電体キャパシタの性能が著しく低下してしまうことがわかる。しかし、O2を１０％以上添加することによりキャパシタの劣化が抑えられることがわかった。なお、図８に示す分極電荷量Ｑswは、キャパシタに印加する電圧を±５Ｖとして得られた。
【００８１】
ここでエッチングガスであるHBr にO2を混合させると、エッチレートの極端な低下が懸念される。そこでHBr-O2ガス中のO2の濃度を変化させて図６に示すエッチング装置を用いてエッチレートを測定した。
【００８２】
その測定は、円筒状の防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３のバイアスパワーを３００wattとして、防着板３４内に流すHBr-O2ガス中のO2の濃度を５０％〜９０％まで変化させた。
【００８３】
図９に、HBr-O2ガス中のO2の濃度を変化させた場合のIr、IrO x 、Pt、SiO2のそれぞれのエッチレートを示す。O2濃度を８０％以上としても十分なエッチレートが得られたので、懸念されたようなエッチレートの極端な低下は無かった。これによりHBr とO2の混合ガスにはエッチャントとして十分な能力があることがわかった。
【００８４】
図１０に、エッチング雰囲気内で発生させるHBr-O2プラズマ中のO2濃度を８０％に固定してバイアスパワーを変化させた場合のIr、IrO x 、Pt、SiO2の各々のエッチレートを示す。
【００８５】
そのエッチングレートの測定では、エッチング雰囲気内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、円筒状の防着板３４内に流すHBr-O2ガス中のO2の濃度を８０％とし、第１高周波電源３３のバイアスパワーを２００wattから４００wattまで変化させた。これにより、バイアスパワーの増加によりIr、IrO x 、Ptの各々のエッチレートが向上した。
【００８６】
バイアスパワーを増加させるとシリコン酸化膜（SiO2）のエッチレートが増加しシリコン酸化膜に対する導電膜のエッチング選択比の低下が懸念されたが、図１０からわかるようにバイアスパワーを増加させてもシリコン酸化膜のエッチレートはそれほど増加しなかった。その結果、バイアスパワーを増加させることによりシリコン酸化膜に対する選択比が向上することがわかった。
【００８７】
通常のエッチングにおいてはバイアスパワーを増加させるとシリコン酸化膜に対する導電膜のエッチング選択比は著しく低下する。
【００８８】
図１０に示したバイアスパワーとシリコン酸化膜に対する導電膜のエッチング選択比の関係は通常とは逆の現象になったが、これについても高温エッチングの特長と考えることができる。
【００８９】
そのような結果からHBr とO2の混合ガスを用いてバイアスパワーなどを調整することで貴金属やその酸化物の高速かつ高選択なエッチングが可能であることがわかる。HBr-O2混合ガス中のO2の濃度は、キャパシタの性能の劣化抑制の観点から少なくとも１０％に設定する必要がある。さらに、エッチレートの観点からはO2の濃度を９０％以下にすることが望ましいと考えられる。
【００９０】
以上により、HBr とO2を含むガスを用いてステージ温度を３００℃以上の高温とすると、強誘電体キャパシタや高誘電体キャパシタの電極材料として使用されているIr、Ptなどの貴金属やその酸化物を高エッチングレートで、且つSiO2に対して選択的にエッチングすることが可能になることがわかった。
【００９１】
HBr とO2の混合ガスによって電極材料がエッチングできることがわかったので、実際の電極材料についてエッチング行った。この場合、HBr-O2ガス中のO2の濃度としては、キャパシタ性能の劣化抑制の観点から少なくとも10％とする必要がある。
【００９２】
実験を行った過程において酸素を添加することにより、パターニングされた導電膜のフェンスや側壁デポの付着も抑制できることを発見し酸素の濃度が高いほどフェンスや側壁デポジションの抑制効果が大きいことがわかった。
【００９３】
フェンスや側壁デポジションの抑制効果の観点からはHBr-O2混合ガス中のO2の濃度を８０％以上とすることが望ましい。エッチレートの観点からはO2の濃度を９０％以下とすることが望ましい。従って、HBr-O2混合ガス中のO2の濃度としては８０％〜９０％が適していると考えられる。
【００９４】
図１１に、HBr-O2プラズマ中のO2濃度を８０％に固定してステージ温度を変化させた場合のIr、IrO x 、Pt、SiO2の各々のエッチレートを示す。
【００９５】
図６に示すＩＣＰエッチング装置を使用して、円筒状の防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３のバイアスパワーを３００wattとして、エッチング雰囲気内に流すHBr-O2ガス中のO2の濃度を８０％に設定して、ウェハステージ３４の温度を２５０℃〜４００℃まで変化させた。その結果、IrとPtのそれぞれのエッチングレートにはステージ温度依存性があり、化学反応的なエッチングが期待できる。
【００９６】
HBr とO2の混合ガスによって電極材料を化学反応的にエッチングできることがわかったので、膜厚３００ｎｍのIr膜、膜厚２００ｎｍのIrO x 膜、膜厚３００ｎｍのPt膜をサンプルとして順次エッチングを行い、それらの膜のエッチング部分のテーパー角度とウェハステージ温度の関係を調査した。その結果が図１２である。
【００９７】
図１２の実験において、円筒状の防着板３４内の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３のバイアスパワーを７００wattとして、防着板３４内に流すHBr-O2ガス中のO2の濃度を８０％に設定して、ウェハステージ３２の温度を２５０℃〜４００℃まで変化させてエッチングした後に各膜のエッチング部分のテーパー角度を測定した。Ir膜、IrO x 膜、Pt膜の各々についてのテーパー角度にはステージ温度依存性があった。Ir膜とIrO x 膜のそれぞれについてはステージ温度を２５０℃以上とすることでテーパー角度が７７度以上となって一応の目標値である８０度に近づいた。Pt膜については３００℃以上とする必要があった。ウェハステージ３４の温度を４００℃とすることで何れの材料膜にもほぼ８０度のテーパー角度が得られた。ウェハステージ温度を４００℃よりも大きくすることにより、テーパー角はさらに９０度に近づくことがわかった。
【００９８】
以上の実験からHBr とO2のプラズマを用いてウェハステージ３２の温度を高温とすることで、強誘電体キャパシタや高誘電体キャパシタの電極材料として使用されているIr、Ptなどの貴金属やその酸化物についてフェンスを形成させずに垂直に近い形状でエッチングすることが可能となった。
【００９９】
ステージ温度を２５０℃以下とすると電極材料のエッチレートが低下し、しかもエッチング選択比が低下するのでマスクが保持されないし、テーパー形状も緩くなってしまう。ステージ温度を４５０℃以上とするとウェハーを静電チャック３５により安定して保持することができないなどの問題がある。従ってステージ温度の温度範囲としては、３００〜４５０℃が望ましいと考えられる。各材料についてステージ温度の最適値を求め、各材料毎にエッチングチャンバーを変更してエッチングする方法も考えられる。
【０１００】
なお、エッチング装置は、上記したようなＩＣＰ型に限定されず、しかも静電チャックを使用するものに限定されるものではない。静電チャックを使用しないエッチング装置においては、ステージ温度の上限は４５０℃とならず、６００℃である。誘電体膜をＰＺＴ系の材料を使用する場合には、その膜中のPbが６００℃で揮発するので、上部電極に覆われてること等を考慮して誘電体膜の膜質劣化の防止の観点からウェハステージの温度を６００℃を上限とするのが好ましい。
【０１０１】
以上の実験結果に基づいて、図３(c) に示す状態で、ハードマスク１８を使用してIr、IrO x 、Ptなどの材料からなる導電膜１５，１６をエッチングする工程では、ウェハステージ３４の温度を高温、例えば３００〜４５０℃としてHBr ガスあるいはHBr とO2の混合ガスを用いて導電膜１５，１６をエッチングする。エッチング条件については膜種や膜厚に応じて最適化する。
【０１０２】
次に、以下のように条件を調整した例とその条件でのエッチレートを示す。この場合のエッチング装置として、図６に例示したＩＣＰ型のプラズマエッチング装置を使用した。
【０１０３】
エッチング条件については、エッチング雰囲気の圧力を０．５Ｐａとし、第２高周波電源３５からアンテナコイル３６へのソースパワーを８００wattとし、第１高周波電源３３のバイアスパワーを７００wattとして、さらに、エッチング雰囲気内にHBr を１０sccm、O2を４０sccmの流量で流し、ウェハステージ３２の温度を４００℃に設定する。この場合、オーバーエッチング量を１００％とする。このようなエッチング条件によれば、IrO x 膜のエッチレートは３７２nm/min、Pt膜のエッチレートは３３１nm/min、Ir膜のエッチレートは３２２nm/min、SiO2膜のエッチレートは４９nm/minとなった。
【０１０４】
図１３、図１４、図１５は、そのような条件により下地絶縁膜４１の上のIr膜４２、IrO x 膜４３、Pt膜４４を別々にエッチングしたときの形状を示す。
【０１０５】
なお、上記した実施形態では、キャパシタを構成する第１導電膜、強誘電体膜、第２導電膜は１つのハードマスク１８により連続してエッチングしたが、複数のマスクを用いて別々にエッチングしてもよい。また、キャパシタの形状は、段差を持ったキャパシタの形状にしてもよい。
【０１０６】
上記した実施形態では、ＦｅＲＡＭメモリセルの形成について説明したが、高誘電体材料を誘電体膜とするキャパシタの電極を形成する場合にも上記したエッチング方法を用いてもよい。
（付記１）半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に貴金属又はその酸化物からなる導電膜を形成する工程と、
前記半導体基板を加熱しながら、臭素を含む雰囲気で前記導電膜をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。
（付記２）前記臭素を含む雰囲気は、臭化水素と酸素からなることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記半導体基板の加熱は、３００℃から６００℃の範囲であることを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記４）半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上に第１導電膜を形成する工程と、
前記第１導電膜の上に強誘電体材料と高誘電体材料からなる誘電体膜を形成する工程と、
前記誘電体膜の上に第２導電膜を形成する工程と、
前記第２導電膜上にキャパシタ形状のマスクを形成する工程と、
前記マスクから露出している前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記第２導電膜をキャパシタ上部電極とし、前記第１導電体膜をキャパシタ下部電極とする工程を有し、
少なくも前記第１導電膜のエッチングは、臭素を含む雰囲気内で行われ且つ前記半導体基板の加熱温度を３００℃〜６００℃の範囲に設定されることを特徴とする半導体装置の製造方法。
（付記５）前記雰囲気には、臭素のみ、臭化水素及び酸素のみのいずれかが外部から供給されることを特徴とする付記５に記載の半導体装置の製造方法。
（付記６）前記加熱温度は、３５０℃〜４５０℃であることを特徴とする付記４又は付記５に記載の半導体装置の製造方法。
（付記７）半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上に第１導電膜を形成する工程と、
前記第１導電膜の上に強誘電体材料と高誘電体材料からなる誘電体膜を形成する工程と、
前記誘電体膜の上に第２導電膜を形成する工程と、
前記第２導電膜上にキャパシタ形状のマスクを形成する工程と、
前記マスクから露出している前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記第２導電膜をキャパシタ上部電極とし、前記第１導電体膜をキャパシタ下部電極とする工程を有し、
少なくも前記第１導電膜のエッチングは、臭化水素と酸素のみを外部から供給した雰囲気内で行われることを特徴とする半導体装置の製造方法。
（付記８）前記雰囲気に供給される前記臭化水素と前記酸素のうち、前記酸素の濃度は１０％〜９０％の範囲内にあることを特徴とする付記４乃至付記７のいずれかに記載の半導体装置の製造方法。
（付記９）前記第１導電膜は、貴金属又はその酸化物から形成されていることを特徴とする付記４乃至付記８に記載の半導体装置の製造方法。
（付記１０）前記マスクは、ハードマスクであることを特徴とする付記４乃至付記９のいずれかに記載の半導体装置の製造方法。
【０１０７】
【発明の効果】
以上述べたように本発明によれば、半導体ウェハーを加熱して反応性を高めることにより貴金属あるいは貴金属の酸化物を用いた導電膜をマスクとエッチングを用いて電極にパターニングする際に、電極の側面を７７度以上と、垂直又は垂直に近い形状を得ることができる。
【０１０８】
しかも、本発明によれば、HBr とO2のみの混合ガス又はBr2 ガスを反応雰囲気に供給するようにしたので、強誘電体又は高誘電体キャパシタを劣化させず且つキャパシタ側壁に導電性フェンスを形成させることなく貴金属やその酸化物を用いた電極の側面を垂直又は垂直に近い形状とすることができ半導体デバイスの高集積化を促進することができる。
【図面の簡単な説明】
【図１】図１(a),(b) は、従来のキャパシタの形成工程を示す断面図である。
【図２】図２(a) 〜(c) は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その１）である。
【図３】図３(a) 〜(c) は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その２）である。
【図４】図４(a),(b) は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その３）である。
【図５】図５(a) ,(b) は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その４）である。
【図６】図６は、本発明の実施形態に係る半導体装置の形成に用いられるエッチング装置の一例を示す構成図である。
【図７】図７は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウムのエッチングレートとステージ温度との関係を示す図である。
【図８】図８は、本発明の実施形態に係る半導体装置のキャパシタをHBr と酸素の混合ガスプラズマに曝した場合の分極電荷量と酸素濃度の関係を示す図である。
【図９】図９は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜、酸化イリジウム膜及びプラチナ膜と、絶縁膜として使用されるシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプラズマでエッチングした場合のエッチングレートとHBr(又はO2)濃度の関係を示す図である。
【図１０】図１０は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜、酸化イリジウム膜及びプラチナ膜と、絶縁膜として使用されるシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプラズマでエッチングした場合のエッチングレートとバイアスパワーの関係を示す図である。
【図１１】図１１は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜、酸化イリジウム膜及びプラチナ膜と、絶縁膜として使用されるシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプラズマでエッチングした場合のエッチングレートとウェハステージ温度の関係を示す図である。
【図１２】図１２は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜、酸化イリジウム膜及びプラチナ膜をHBr とO2の混合ガスプラズマでエッチングした場合のエッチング側面のテーパー角とウェハステージ温度の関係を示す図である。
【図１３】図１３(a) は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるイリジウム膜のエッチング後の写真に基づいて描いた斜視図、図１３(b) はその断面図である。
【図１４】図１４(a) は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用される酸化イリジウム膜のエッチング後の写真に基づいて描いた斜視図、図１４(b) はその断面図である。
【図１５】図１５(a) は、本発明の実施形態に係る半導体装置のキャパシタ用電極に使用されるプラチナ膜のエッチング後の写真に基づいて描いた斜視図、図１５(b) はその断面図である。
【符号の説明】
１…シリコン（半導体）基板、２…素子分離絶縁膜、３…ゲート絶縁膜、４ａ，４ｂ…ゲート電極、５ａ，５ｂ，５ｃ…不純物拡散領域、６…サイドウォールスペーサ、７…カバー絶縁膜、８…層間絶縁膜、９…導電性プラグ、１０ａ…酸化防止絶縁膜、１０ｂ…下地絶縁膜、１１ａ，１１ｂ…導電性プラグ、１５…第１導電膜、１５ａ…上部電極、１６…強誘電体膜、１６ａ…誘電体膜、１７…第２導電膜、１７ａ…上部電極、１８…ハードマスク、１９…保護膜、２０…層間絶縁膜、２１…導電性プラグ、２２…層間絶縁膜、２３…プラグ、３１…減圧室、３２…ウェハステージ、３２ａ…ヒータ、３２ｂ…静電チャック、３３…高周波電源、３４…防着板、３５…高周波電源、３６…アンテナコイル、３７…ゲートバルブ、３８…ロードロック室、４０…ガス導入管。
Claims (2)
- 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上にＩｒ、ＩｒＯ及びＰｔの少なくとも一つよりなる第１導電膜を形成する工程と、
前記第１導電膜の上に強誘電体材料又は高誘電体材料からなる誘電体膜を形成する工程と、
前記誘電体膜の上に第２導電膜を形成する工程と、
前記第２導電膜上に窒化チタン膜及び酸化シリコン膜を順に形成してなるキャパシタ形状のマスクを形成する工程と、
前記マスクから露出している前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記第２導電膜をキャパシタ上部電極とし、前記第１導電体膜をキャパシタ下部電極とする工程を有し、
少なくとも前記第１導電膜のエッチングは、前記半導体基板を３００℃〜６００℃に加熱しつつ、臭化水素と酸素のみを外部から供給するとともに酸素の濃度が８０〜９０％の雰囲気内で行なわれることを特徴とする半導体装置の製造方法。 - 前記マスクは、ハードマスクからなることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054439A JP4865978B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
| US10/372,275 US7763545B2 (en) | 2002-02-28 | 2003-02-25 | Semiconductor device manufacturing method |
| EP03251108A EP1341220A3 (en) | 2002-02-28 | 2003-02-25 | Semiconductor device manufacturing method |
| TW092104069A TWI233160B (en) | 2002-02-28 | 2003-02-26 | Semiconductor device manufacturing method |
| KR1020030012277A KR100851480B1 (ko) | 2002-02-28 | 2003-02-27 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054439A JP4865978B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003258203A JP2003258203A (ja) | 2003-09-12 |
| JP2003258203A5 JP2003258203A5 (ja) | 2005-08-11 |
| JP4865978B2 true JP4865978B2 (ja) | 2012-02-01 |
Family
ID=27678568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054439A Expired - Fee Related JP4865978B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7763545B2 (ja) |
| EP (1) | EP1341220A3 (ja) |
| JP (1) | JP4865978B2 (ja) |
| KR (1) | KR100851480B1 (ja) |
| TW (1) | TWI233160B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006243579A (ja) * | 2005-03-07 | 2006-09-14 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2007036126A (ja) * | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| KR100965502B1 (ko) | 2005-08-15 | 2010-06-24 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치와 그 제조 방법 |
| JP2016037625A (ja) * | 2014-08-06 | 2016-03-22 | キヤノン株式会社 | エッチング方法及び液体吐出ヘッド用基板の製造方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4107006A1 (de) * | 1991-03-05 | 1992-09-10 | Siemens Ag | Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen |
| KR970004484B1 (ko) | 1993-12-16 | 1997-03-28 | 금성일렉트론 주식회사 | 반도체 소자의 ldd mosfet 제조방법 |
| JP3460347B2 (ja) * | 1994-03-30 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3122579B2 (ja) | 1994-07-27 | 2001-01-09 | シャープ株式会社 | Ｐｔ膜のエッチング方法 |
| JP2956485B2 (ja) * | 1994-09-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5605637A (en) * | 1994-12-15 | 1997-02-25 | Applied Materials Inc. | Adjustable dc bias control in a plasma reactor |
| JP2953974B2 (ja) * | 1995-02-03 | 1999-09-27 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JP3108374B2 (ja) * | 1996-01-26 | 2000-11-13 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| KR100413649B1 (ko) | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의제조방법 |
| TW365691B (en) * | 1997-02-05 | 1999-08-01 | Samsung Electronics Co Ltd | Method for etching Pt film of semiconductor device |
| JP3024747B2 (ja) * | 1997-03-05 | 2000-03-21 | 日本電気株式会社 | 半導体メモリの製造方法 |
| KR100252889B1 (ko) | 1997-11-14 | 2000-04-15 | 김영환 | 백금식각방법 |
| US6635185B2 (en) * | 1997-12-31 | 2003-10-21 | Alliedsignal Inc. | Method of etching and cleaning using fluorinated carbonyl compounds |
| EP1048064A1 (en) * | 1998-01-13 | 2000-11-02 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| US6265318B1 (en) * | 1998-01-13 | 2001-07-24 | Applied Materials, Inc. | Iridium etchant methods for anisotropic profile |
| KR100269323B1 (ko) * | 1998-01-16 | 2000-10-16 | 윤종용 | 반도체장치의백금막식각방법 |
| US6027861A (en) * | 1998-03-20 | 2000-02-22 | Taiwan Semiconductor Manufacturing Company | VLSIC patterning process |
| KR100319879B1 (ko) * | 1998-05-28 | 2002-08-24 | 삼성전자 주식회사 | 백금족금속막식각방법을이용한커패시터의하부전극형성방법 |
| JP3367600B2 (ja) * | 1998-06-08 | 2003-01-14 | シャープ株式会社 | 誘電体薄膜素子の製造方法 |
| JP2000133633A (ja) | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
| KR100300053B1 (ko) | 1998-09-30 | 2001-10-19 | 김영환 | 반도체소자의자기정렬콘택홀형성방법 |
| JP4051785B2 (ja) * | 1998-11-24 | 2008-02-27 | ソニー株式会社 | プラズマエッチング法 |
| JP2001036024A (ja) | 1999-07-16 | 2001-02-09 | Nec Corp | 容量及びその製造方法 |
| US6548414B2 (en) * | 1999-09-14 | 2003-04-15 | Infineon Technologies Ag | Method of plasma etching thin films of difficult to dry etch materials |
| US6504203B2 (en) * | 2001-02-16 | 2003-01-07 | International Business Machines Corporation | Method of forming a metal-insulator-metal capacitor for dual damascene interconnect processing and the device so formed |
| JP2003257942A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2002
- 2002-02-28 JP JP2002054439A patent/JP4865978B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-25 US US10/372,275 patent/US7763545B2/en not_active Expired - Fee Related
- 2003-02-25 EP EP03251108A patent/EP1341220A3/en not_active Withdrawn
- 2003-02-26 TW TW092104069A patent/TWI233160B/zh not_active IP Right Cessation
- 2003-02-27 KR KR1020030012277A patent/KR100851480B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TWI233160B (en) | 2005-05-21 |
| US7763545B2 (en) | 2010-07-27 |
| KR100851480B1 (ko) | 2008-08-08 |
| EP1341220A2 (en) | 2003-09-03 |
| JP2003258203A (ja) | 2003-09-12 |
| US20030162401A1 (en) | 2003-08-28 |
| EP1341220A3 (en) | 2007-08-01 |
| TW200305215A (en) | 2003-10-16 |
| KR20030071553A (ko) | 2003-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8956881B2 (en) | Method of manufacturing a FeRAM device | |
| US7518173B2 (en) | Semiconductor device having ferroelectric capacitor and its manufacture method | |
| JP2004095861A (ja) | 半導体装置及びその製造方法 | |
| JP4690234B2 (ja) | 半導体装置及びその製造方法 | |
| JP4746357B2 (ja) | 半導体装置の製造方法 | |
| JP2003347517A (ja) | 半導体装置及びその製造方法 | |
| KR100832683B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100848240B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20070042541A1 (en) | Semiconductor device and its manufacture method | |
| JP4580284B2 (ja) | 強誘電体素子の製造方法 | |
| US20030235944A1 (en) | Semiconductor device manufacturing method | |
| JP2004087807A (ja) | 半導体装置及びその製造方法 | |
| JP4865978B2 (ja) | 半導体装置の製造方法 | |
| US20040185579A1 (en) | Method of manufacturing semiconductor device | |
| JP4657545B2 (ja) | 半導体装置の製造方法 | |
| JP2004241679A (ja) | 半導体装置及びその製造方法 | |
| JP2017123388A (ja) | 半導体装置及びその製造方法 | |
| JP2008159952A (ja) | 半導体装置の製造方法 | |
| WO2007063602A1 (ja) | 半導体装置とその製造方法 | |
| JP2008159951A (ja) | 半導体装置の製造方法 | |
| JP2007242730A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090827 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4865978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |