JP2003257942A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003257942A
JP2003257942A JP2002054440A JP2002054440A JP2003257942A JP 2003257942 A JP2003257942 A JP 2003257942A JP 2002054440 A JP2002054440 A JP 2002054440A JP 2002054440 A JP2002054440 A JP 2002054440A JP 2003257942 A JP2003257942 A JP 2003257942A
Authority
JP
Japan
Prior art keywords
film
etching
capacitor
atmosphere
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002054440A
Other languages
English (en)
Inventor
Hideaki Kikuchi
秀明 菊池
Genichi Komuro
玄一 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002054440A priority Critical patent/JP2003257942A/ja
Priority to TW091124744A priority patent/TWI267916B/zh
Priority to US10/283,277 priority patent/US6682944B2/en
Priority to EP02257693A priority patent/EP1341218B1/en
Priority to DE60238952T priority patent/DE60238952D1/de
Priority to EP05012335A priority patent/EP1592046B1/en
Priority to KR1020020073857A priority patent/KR100832683B1/ko
Publication of JP2003257942A publication Critical patent/JP2003257942A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】強誘電体又は高誘電体のキャパシタを備えた半
導体装置の製造方法に関し、キャパシタを構成する膜に
応じた最適なエッチングを確保すること。 【解決手段】半導体基板１の上方に下地絶縁膜１０ｂを
形成し、下地絶縁膜１０ｂ上に第１導電膜１５を形成
し、第１導電膜１５の上に強誘電体材料と高誘電体材料
からなる誘電体膜１６を形成し、誘電体膜１６の上に第
２導電膜１７を形成し、臭素を含む第１雰囲気中におい
て第２導電膜１７を選択的にエッチングしてキャパシタ
上部電極１７ａとなし、塩素を含む第２雰囲気中におい
て誘電体膜１６を選択的にエッチングしてキャパシタ誘
電体膜１６ａとなし、臭素を含む第３雰囲気中において
第１導電膜１５を選択的にエッチングしてキャパシタ下
部電極１５ａとなす工程を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは、強誘電体又は高誘電体を用
いるキャパシタを構成する電極材料のエッチング工程を
有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、強誘電体キャパシタや高誘電体キ
ャパシタを用いた半導体メモリが有望視されている。例
えば、強誘電体キャパシタは次のような工程によって形
成される。
【０００３】まず、図１(a) に示すように、絶縁膜１０
１の上に第１金属膜１０２、強誘電体膜１０３及び第２
金属膜１０４を順に形成した後に、第２金属膜１０４の
上にキャパシタ形状のレジストパターン１０５を形成す
る。
【０００４】次に、レジストパターン１０５をマスクに
して、第２金属膜１０４、強誘電体膜１０３、第１金属
膜１０２を順にエッチングする。このパターニングによ
り、図１(b) に示すように、第２金属膜１０４はキャパ
シタ１０６の上部電極１０４ａとなり、強誘電体膜１０
３はキャパシタ１０６の誘電体膜１０３ａとなり、第１
金属膜１０２はキャパシタ１０６の下部電極１０２ａと
なる。
【０００５】ところで、第１金属膜１０２、第２金属膜
１０４は、それぞれイリジウム、プラチナ等の貴金属や
その酸化物から構成され、また、強誘電体膜１０３はＰ
ＺＴ系の材料から構成されるために常温での化学反応性
に乏しく、それらのパターニングの際には、第２金属膜
１０４、強誘電体膜１０３、第１金属膜１０２までを主
にスパッタ反応によって連続してエッチングしていた。
スパッタの際のエッチングガスとしては、主にアルゴン
のような不活性ガスと塩素との混合ガスを使用してい
た。
【０００６】アルゴンと塩素を用いるスパッタにより金
属膜をエッチングすると、キャパシタ１０６の側面に導
電性の強固な側壁デポジション（フェンス）が付着して
しまう。
【０００７】そこで、フェンスの形成を抑制するため
に、レジストパターン１０５の側面を後退させるエッチ
ング条件にすることによりキャパシタ１０６の側面の傾
斜角度を緩く（小さく）したり、キャパシタ１０６の形
状を階段状にするなどの構造が採用されている。
【０００８】
【発明が解決しようとする課題】しかし、キャパシタ側
面の傾斜角度を緩くすることは、キャパシタ面積が大き
くなるので、キャパシタを有する半導体装置の微細化や
高集積化に支障をきたす。しかも、キャパシタを形成す
るためのエッチングの際には、塩素と不活性ガスだけで
は、膜に応じた最適なエッチングレートが確保できなか
った。
【０００９】本発明の目的は、キャパシタを構成する膜
に応じた最適なエッチングを確保する半導体装置の製造
方法を提供することにある。
【００１０】
【課題を解決するための手段】上記した課題は、半導体
基板の上方に下地絶縁膜を形成する工程と、前記下地絶
縁膜上に第１導電膜を形成する工程と、前記第１導電膜
の上に強誘電体材料と高誘電体材料からなる誘電体膜を
形成する工程と、前記誘電体膜の上に第２導電膜を形成
する工程と、臭素を含む第１雰囲気中において前記第２
導電膜を選択的にエッチングして前記第２導電膜をキャ
パシタ上部電極にする工程と、塩素を含む第２雰囲気中
において、前記誘電体膜を選択的にエッチングして前記
誘電体膜をキャパシタ誘電体膜にする工程と、臭素を含
む第３雰囲気中において、前記第１導電膜を選択的にエ
ッチングして前記第１導電体膜をキャパシタ下部電極に
する工程とを有することを特徴とする半導体装置の製造
方法により解決される。
【００１１】上記した課題は、半導体基板の上方に下地
絶縁膜を形成する工程と、前記下地絶縁膜上に第１導電
膜を形成する工程と、前記第１導電膜の上に強誘電体材
料と高誘電体材料からなる誘電体膜を形成する工程と、
前記誘電体膜の上に第２導電膜を形成する工程と、第１
エッチングガスと酸素が導入された第１雰囲気中におい
て、前記第２導電膜を選択的にエッチングして前記第２
導電膜をキャパシタ上部電極にする工程と、第２エッチ
ングガスが導入された第２雰囲気中において、前記誘電
体膜を選択的にエッチングして前記誘電体膜をキャパシ
タ誘電体膜にする工程と、第３エッチングガスと酸素が
導入された第３雰囲気中において、前記マスクから露出
している前記第１導電膜をエッチングして前記第１導電
体膜をキャパシタ下部電極にする工程とを有することを
特徴とする半導体装置の製造方法により解決される。
【００１２】本発明によれば、キャパシタ電極を構成す
る導電膜をパターニングのためにエッチングする際にBr
含有雰囲気中で行い、キャパシタ誘電体膜を構成する強
誘電体膜又は高誘電体膜のパターニングのためにエッチ
ングする際にはCl含有雰囲気中で行っている。
【００１３】これにより、キャパシタ電極のパターンは
その側面が下地絶縁膜に対して垂直に近い形状になって
半導体デバイスの高集積化に寄与する一方、誘電体膜の
パターンは膜質劣化が抑制されてキャパシタ特性の劣化
も防止される。
【００１４】また、キャパシタ電極を構成する導電膜を
パターニングのためにエッチングする際に酸素を含むエ
ッチング雰囲気中で行い、キャパシタ誘電体膜を構成す
る強誘電体膜又は高誘電体膜をパターニングのためにエ
ッチングする際には酸素以外のエッチングガスをエッチ
ング雰囲気中に導入して行っている。
【００１５】これにより、キャパシタ電極のエッチング
の際に誘電体膜が酸化物である場合に誘電体膜の劣化が
抑制される一方、誘電体膜のエッチングの際のエッチン
グレートの低下が防止される。誘電体膜としては例えば
ＰＺＴ系の酸化物絶縁膜がある。
【００１６】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。
【００１７】図２〜図５は、本発明の実施形態に係る半
導体装置の製造工程を示す断面図である。
【００１８】まず、図２(a) に示す断面構造を形成する
までの工程を説明する。
【００１９】図２(a) に示すように、ｎ型又はｐ型のシ
リコン（半導体）基板１のトランジスタ形成領域の周囲
にフォトリソグラフィー法により素子分離用溝を形成し
た後に、素子分離用溝の中に酸化シリコン(SiO2)を埋め
込んで素子分離絶縁膜２を形成する。そのような構造の
素子分離絶縁膜２は、ＳＴＩ(Shallow Trench Isolatio
n)と呼ばれる。なお、ＬＯＣＯＳ（Local Oxidation of
Silicon）法により形成した絶縁膜を素子分離絶縁膜と
して採用してもよい。
【００２０】続いて、シリコン基板１のトランジスタ形
成領域にｐ型不純物を導入してｐウェル１ａを形成す
る。さらに、シリコン基板１のトランジスタ形成領域表
面を熱酸化して、ゲート絶縁膜３となるシリコン酸化膜
を形成する。
【００２１】次に、シリコン基板１の上側全面に非晶質
又は多結晶のファスシリコン膜及びタングステンシリサ
イド膜を順次形成し、これらのシリコン膜及びタングス
テンシリサイド膜をフォトリソグラフィ法によりパター
ニングして、ゲート電極４ａ，４ｂを形成する。
【００２２】なお、１つのｐウェル１ａ上には２つのゲ
ート電極４ａ，４ｂが並列に形成され、それらのゲート
電極４ａ，４ｂはワード線の一部を構成する。ゲート電
極４ａ，４ｂの幅は、例えば０．１８μｍである。
【００２３】次に、ｐウェル１ａのうちゲート電極４
ａ，４ｂの両側にｎ型不純物をイオン注入してソース／
ドレインとなる第１〜第３のｎ型不純物拡散領域５ａ〜
５ｃを形成する。
【００２４】さらに、ＣＶＤ法により絶縁膜、例えば酸
化シリコン（SiO2）膜をシリコン基板１の全面に形成し
た後に、その絶縁膜をエッチバックしてゲート電極４
ａ，４ｂの両側部分に絶縁性のサイドウォールスペーサ
６として残す。
【００２５】続いて、ゲート電極４ａ，４ｂとサイドウ
ォールスペーサ６をマスクに使用して、第１〜第３のｎ
型不純物拡散領域５ａ〜５ｃに再びｎ型不純物をイオン
注入することにより、第１〜第３のｎ型不純物拡散領域
５ａ〜５ｃをＬＤＤ構造にする。
【００２６】なお、１つのトランジスタ形成領域におけ
る２つのゲート電極４ａ，４ｂの間の第１のｎ型不純物
拡散領域５ａはビット線に電気的に接続され、トランジ
スタ形成領域の両端側の第２、第３のｎ型不純物拡散領
域５ｂ，５ｃはキャパシタの下部電極に電気的に接続さ
れる。
【００２７】以上の工程により、ｐウェル１ａにはゲー
ト電極４ａ，４ｂとＬＤＤ構造のｎ型不純物拡散層５ａ
〜５ｃを有する２つのＭＯＳトランジスタＴ1 ，Ｔ2 が
形成される。
【００２８】次に、ＭＯＳトランジスタＴ1 ，Ｔ2 を覆
うカバー絶縁膜７として約２００ｎｍの厚さの酸窒化シ
リコン（SiON）膜をプラズマＣＶＤ法によりシリコン基
板１の全面に形成する。その後、ＴＥＯＳガスを用いる
プラズマＣＶＤ法により、膜厚１．０μｍ程度の酸化シ
リコン（SiO2）を第１層間絶縁膜８としてカバー膜７の
上に形成する。
【００２９】続いて、第１層間絶縁膜８の緻密化処理と
して、例えば常圧の窒素雰囲気中で第１層間絶縁膜８を
７００℃の温度で３０分間熱処理する。その後に、第１
層間絶縁膜８の上面を化学機械研磨（ＣＭＰ）法により
平坦化する。
【００３０】次に、図２(b) に示す構造を形成するまで
の工程を説明する。
【００３１】まず、フォトリソグラフィ法によりカバー
絶縁膜７と第１層間絶縁膜８をパターニングして、第１
の不純物拡散領域５ａに到達する深さの第１のコンタク
トホール８ａを形成する。その後、第１層間絶縁膜８上
面とコンタクトホール８ａ内面に、グルー膜として膜厚
３０ｎｍのチタン（Ti）膜と膜厚５０ｎｍの窒化チタン
（TiN ）膜をスパッタ法により順に形成する。さらに、
WF6 を用いるＣＶＤ法によってタングステン（Ｗ）膜を
TiN 膜上に成長して第１のコンタクトホール８ａ内を完
全に埋め込む。
【００３２】続いて、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法
により研磨して第１層間絶縁膜８の上面上から除去す
る。第１のコンタクトホール８ａ内に残されたタングス
テン膜、TiN 膜及びTi膜は第１導電性プラグ９として使
用される。
【００３３】その後に、図２(c) に示すように、第１層
間絶縁膜８上と第１導電性プラグ９上に、膜厚１００ｎ
ｍの窒化シリコン(Si3N4）よりなる酸化防止膜１０ａ膜
と膜厚１００ｎｍのSiO2よりなる下地絶縁膜１０ｂをプ
ラズマＣＶＤ法により順に形成する。そのSiO2膜はＴＥ
ＯＳを用いてプラズマＣＶＤにより成長される。酸化防
止絶縁膜１０ａは、後のアニール等による熱処理の際に
プラグ９が異常酸化してコンタクト不良を起こさないよ
うにするために形成され、その膜厚を例えば７０ｎｍ以
上にすることが望ましい。
【００３４】次に、レジストパターン（不図示）を用い
て、図３(a) に示すように酸化防止絶縁膜１０ａ、下地
絶縁膜１０ｂ及び第１層間絶縁膜８をエッチングするこ
とにより、第２及び第３の不純物拡散領域５ｂ，５ｃの
上に第２及び第３のコンタクトホール８ｂ，８ｃを形成
する。
【００３５】さらに、下地絶縁膜１０ｂ上面と第２、第
３のコンタクトホール８ｂ，８ｃ内面に、グルー膜とし
て膜厚３０ｎｍのTi膜と膜厚５０ｎｍのTiN 膜をスパッ
タ法により順に形成する。さらに、ＣＶＤ法によりＷ膜
をTiN 膜上に成長して第２、第３のコンタクトホール８
ｂ，８ｃ内を完全に埋め込む。
【００３６】続いて、図３(b) に示すように、Ｗ膜、Ti
N 膜及びTi膜をＣＭＰ法により研磨して下地絶縁膜１０
ｂの上面上から除去する。これにより第２、第３のコン
タクトホール８ｂ，８ｃ内に残されたタングステン膜、
TiN 膜及びTi膜をそれぞれ第２、第３導電性プラグ１１
ａ，１１ｂとする。
【００３７】次に、図３(c) に示す構造を形成するまで
の工程を説明する。
【００３８】まず、第２、第３導電性プラグ１１ａ，１
１ｂ上と下地絶縁膜１０ｂ上に、例えば膜厚２００ｎｍ
のイリジウム（Ir）膜１２をスパッタ法により形成す
る。さらに、イリジウム膜１２の上に、例えば膜厚２３
ｎｍの酸化プラチナ(PtO）膜１３をスパッタ法により形
成する。続いて、酸化プラチナ膜１３上に、例えば膜厚
５０ｎｍのプラチナ（Pt）膜１４をスパッタ法により形
成する。
【００３９】それらのIr膜１２、PtO 膜１３及びPt膜１
４を多層構造の第１導電膜１５とする。なお、第１導電
膜１５を形成する前又は後に例えば膜剥がれ防止のため
に下地絶縁膜１０ｂをアニールする。アニール方法とし
て、例えば、アルゴン雰囲気中において６００〜７５０
℃で加熱するＲＴＡ(rapid thermal annealing) を採用
する。
【００４０】次に、第１導電膜１５上に、強誘電体膜１
６として例えば膜厚１００ｎｍのＰＺＴ膜をスパッタ法
により形成する。強誘電体膜１６の形成方法は、その他
に、ＭＯＤ(metal organic deposition)法、ＭＯＣＶＤ
( 有機金属ＣＶＤ）法、ゾル・ゲル法などがある。ま
た、強誘電体膜１６の材料としては、ＰＺＴの他に、Ｐ
ＬＣＳＺＴ、ＰＬＺＴのような他のＰＺＴ系材料や、Sr
Bi2Ta2O9、SrBi2(Ta,Nb) 2O9 等のBi層状構造化合物材
料、その他の金属酸化物強誘電体であってもよい。
【００４１】続いて、酸素雰囲気中で強誘電体膜１６を
アニールにより結晶化する。アニールとして、例えばア
ルゴンと酸素の混合ガス雰囲気中で基板温度６００℃、
時間９０秒の条件を第１ステップ、酸素雰囲気中で基板
温度７５０℃、時間６０秒の条件を第２ステップとする
２ステップのＲＴＡ処理を採用する。
【００４２】さらに、強誘電体膜１６の上に、第２導電
膜１７として例えば膜厚２００ｎｍの酸化イリジウム(I
rO2)をスパッタ法により形成する。酸化イリジウム膜の
成長条件は、スパッタパワーを１kWとし、成長雰囲気中
にアルゴンと酸素をそれぞれ流す。
【００４３】この後に、第２導電膜１７上に、ハードマ
スク１８としてTiN 膜１８ａとSiO2膜１８ｂを順に形成
する。SiO2膜１８ｂはソースとしてＴＥＯＳを用いるプ
ラズマＣＶＤにより形成される。そのハードマスク１８
は、第フォトリソグラフィー法により第２及び第３導電
性プラグ１１ａ，１１ｂの上方にキャパシタ平面形状と
なるようにパターンされる。
【００４４】次に、図４(a) に示すように、ハードマス
ク１８に覆われない領域の第２導電膜１７、強誘電体膜
１６、第１導電膜１５を順次エッチングする。この場
合、強誘電体膜１６は、塩素とアルゴンを含む雰囲気中
でスパッタ反応によりエッチングされる。また、第２導
電膜１７と第１導電膜１５は、臭素(Br2）導入雰囲気
中、又はBrを含む雰囲気中、又は HBrと酸素のみを導入
した雰囲気中でスパッタ反応によりエッチングされる。
【００４５】以上により、酸化防止絶縁膜１０の上に
は、第１導電膜１５よりなるキャパシタＱの下部電極１
５ａと、強誘電体膜１６よりなるキャパシタＱの誘電体
膜１６ａと、第２導電膜１７よりなるキャパシタＱの上
部電極１７ａが形成される。そして、１つのトランジス
タ形成領域において、１つの下部電極１５ａは第２導電
性プラグ１１ａを介して第２不純物拡散領域５ｂに電気
的に接続され、また、別の下部電極１５ａは第３導電性
プラグ１１ｂを介して第３不純物拡散領域５ｃに電気的
に接続される。
【００４６】その後に、ハードマスク１８を除去する。
この場合、ハードマスク１８を構成する酸化シリコン膜
の除去には酸化膜エッチャーを使用し、また、TiN 膜の
除去はダウンフローアッシャーを用いるドライ処理か又
は過酸化アンモニアを使用するウェット処理による。
【００４７】続いて、エッチングによる強誘電体膜１６
のダメージを回復するために、回復アニールを行う。こ
の場合の回復アニールは、例えば、基板温度６５０℃、
６０分間の条件で酸素雰囲気中で行われる。
【００４８】次に、図４(b) に示すように、キャパシタ
Ｑを覆う保護膜１９として膜厚５０ｎｍのアルミナをス
パッタにより下地絶縁膜１０ｂ上に形成した後に、酸素
雰囲気中で６５０℃で６０分間の条件でキャパシタＱを
アニールする。この保護膜１９は、プロセスダメージか
らキャパシタＱを保護するものである。
【００４９】その後、ＴＥＯＳガスを用いるプラズマＣ
ＶＤ法により、第２層間絶縁膜２０として膜厚１．０μ
ｍ程度の酸化シリコン（SiO2）を保護膜１９上に形成す
る。さらに、第２層間絶縁膜２０の上面をＣＭＰ法によ
り平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜
２０の残りの膜厚は、キャパシタＱの上部電極１７ａ上
で３００ｎｍ程度とする。
【００５０】次に、レジストマスク（不図示）を用い
て、図５(a) に示すように、第２層間絶縁膜２０、保護
膜１９、酸化防止絶縁膜１０ａ及び下地絶縁膜１０ｂを
エッチングすることにより第１導電プラグ９の上にホー
ル２０ａを形成する。
【００５１】さらに、ホール２０ａ内と第２層間絶縁膜
２０上に、グルー膜として膜厚３０ｎｍのTi膜と膜厚５
０ｎｍのTiN 膜をスパッタ法により順に形成する。さら
に、ＣＶＤ法によりＷ膜をグルー層上に成長するととも
にホール２０ａ内を完全に埋め込む。
【００５２】続いて、Ｗ膜、TiN 膜及びTi膜をＣＭＰ法
により研磨して第２層間絶縁膜２０の上面上から除去す
る。そして、ホール２０ａ内に残されたタングステン膜
及びグルー層を、第４導電性プラグ２１とする。この第
４導電性プラグ２１は、第１導電性プラグ９を介して第
１不純物拡散領域５ａに電気的に接続される。
【００５３】次に、図５(b) に示す構造を形成するまで
の工程を説明する。
【００５４】まず、第４導電性プラグ２１上と第２層間
絶縁膜２０上に、第２の酸化防止膜（不図示）としてSi
ON膜をＣＶＤ法により形成する。さらに、第２の酸化防
止膜（不図示）と第２層間絶縁膜２０をフォトリソグラ
フィー法によりパターニングしてキャパシタＱの上部電
極１７ａ上にコンタクトホール２０ｂを形成する。
【００５５】コンタクトホール２０ｂを形成することに
よりダメージを受けたキャパシタＱはアニールによって
回復される。そのアニールは、例えば酸素雰囲気中で基
板温度５５０℃として６０分間行われる。
【００５６】その後に、第２層間絶縁膜２０上に形成さ
れた酸化防止膜をエッチバックによって除去するととも
に、第４導電性プラグ２１の表面を露出させる。
【００５７】次に、キャパシタＱの上部電極１７ａ上の
コンタクトホール２０ｂ内と第２層間絶縁膜２０の上に
多層金属膜を形成する。その後に、多層金属膜をパター
ニングすることにより、コンタクトホール２０ｂを通し
て上部電極１７ａに接続される一層目金属配線２１ａと
第４導電性プラグ２１に接続される導電性パッド２１ｂ
を形成する。その多層金属膜として、例えば、膜厚６０
ｎｍのTi、膜厚３０ｎｍのTiN 、膜厚４００ｎｍのAl-C
u 、膜厚５ｎｍのTi、及び膜７０ｎｍのTiN を順に形成
した構造を採用する。
【００５８】なお、多層金属膜のパターニング方法とし
ては、多層金属膜の上に反射防止膜（不図示）を形成
し、さらに反射防止膜上にレジストを塗布した後に、レ
ジストを露光、現像して配線形状等のレジストパターン
を形成し、そのレジパターンを用いて反射防止膜と多層
金属膜をエッチングする方法を採用する。なお、多層金
属膜のパターニング後には、反射防止膜を除去してもよ
いし、そのまま残してもよい。
【００５９】さらに、第２層間絶縁膜２０、一層目金属
配線２１ａ及び導電性パッド２１ｂの上に第３層間絶縁
膜２２を形成する。続いて、第３層間絶縁膜２２をパタ
ーニングして導電性パッド２１ｂの上にホール２２ａを
形成し、そのホール２２ａ内に下から順にTiN 膜及びＷ
膜からなる第５導電性プラグ２３を形成する。 その後
に、特に図示しないが、ビット線を含む二層目配線を第
３層間絶縁膜上に形成する。そのビット線は、第５導電
性プラグ２３、導電性パッド２１ｂ、第４導電性プラグ
２１及び第１導電性プラグ９を介して第１不純物拡散領
域５ａに電気的に接続される。それに続いて、二層目配
線層を覆う絶縁膜等が形成されるが、その詳細は省略す
る。
【００６０】以上の工程は、ＦｅＲＡＭのメモリセル領
域の形成工程である。
【００６１】次に、キャパシタとなる第１導電膜１５、
強誘電体膜１６及び第２導電膜１７のエッチングについ
て詳細に説明する。
【００６２】第１導電膜１５、強誘電体膜１６、第２導
電膜１７のうちエッチングにより表れた側面（エッチン
グ側面）を下地絶縁膜０ａの上面に対して垂直に近づけ
るためには、エッチングガスと被エッチング材料との化
学反応性を高めることが有効である。
【００６３】プラズマ中でエッチングガスと被エッチン
グ材料が化学反応を起こして揮発性の物質を生成し排気
されることで被エッチング材料がエッチングされる。揮
発性の反応生成物はエッチング側面に付着せずに排気さ
れるため垂直に近いエッチング形状が得られる。
【００６４】一方、スパッタ作用を用いるエッチングに
よれば、エッチング生成物がエッチング側面に付着しそ
れがマスクとなるためにエッチング側面を垂直形状にし
にくい。しかも、垂直に近い形状にしようとすると、エ
ッチング側面に導電性のデポ物（フェンス）が形成され
キャパシタの特性を著しく低下させてしまう。
【００６５】従って、強誘電体材料膜や電極材料膜を垂
直に近い形状でフェンスを形成させずにエッチングする
ためには、ウェハーステージを高温にするなどの方法に
よりエッチングガスと被エッチング材料との化学反応性
を高めることが重要である。ウェハーステージを高温に
する場合、フォトレジストは耐熱性に乏しいためマスク
材料としてはフォトレジスト以外の材料を使用する必要
がある。
【００６６】まず、キャパシタを構成する膜のパターニ
ングに使用されるエッチング装置を図６に基づいて説明
する。
【００６７】図６に示した装置は、ＩＣＰプラズマエッ
チング装置である。
【００６８】図６において、減圧室３１内にはウェハス
テージ３２が配置されている。そのウェハステージ３２
は、ヒータ３２ａ上に静電チャック３２ｂを搭載した構
造を有し、その静電チャック３２ｂには第１高周波電源
３３が接続されている。
【００６９】また、減圧室３１内には、ウェハステージ
３２を囲む略円筒形の防着板３４が配置され、その防着
板３４の上部は石英板３４ａによって塞がれている。ま
た、石英板３４ａ上には、第２高周波電源３５が印加さ
れるアンテナコイル３６が取り付けられており、アンテ
ナコイル３６に高周波電力を印加することによって防着
板３４内でプラズマが発生される。そのような防着板３
４と石英板３４ａに囲まれたエッチング雰囲気内にはガ
ス導入管４０が接続されていて、図３(c) と図４(a) に
示したようなエッチング工程で、第１導電膜１５、強誘
電体膜１６、第２導電膜１７のそれぞれのエッチングに
適したガスが導入される。なお、第１導電膜１５、第２
導電膜１７を構成する材料としては、化学的に安定なI
r、Ptなどの貴金属やその酸化物などが用いられてい
る。
【００７０】さらに、減圧室３１には排気管３１ａが接
続され、また、防着板３４のうち排気管３１ａに近い部
分には開口３４ｂが形成されている。減圧室３１にはゲ
ートバルブ３７を介してロードロック室３８が隣接され
ている。そして、防着板３４のうちロードロック室３９
に近い部分には、シャッタ３４ｃにより開閉されるウェ
ハ搬送口３４ｄが形成されている。
【００７１】次に、そのようなエッチング装置を使用し
て電極材料膜、強誘電体膜をエッチングすることについ
て説明する。 （電極材料膜のエッチング）まず、電極材料となるイリ
ジウム（Ir）膜をエッチングしてエッチングレートと温
度の関係を調べた。そのエッチング条件は、エッチング
雰囲気の圧力を０．５Ｐａとし、第２高周波電源３５か
らアンテナコイル３６へのソースパワーを８００wattと
し、第１高周波電源３３からのバイアスパワーを３００
wattとして、ウェハステージ３２の温度を２５０℃〜４
００℃まで変化させた。
【００７２】図７には、ハロゲンを含んだガス、即ち、
HBr とArの混合ガス、SF6 とArの混合ガスおよびCl2 と
Arの混合ガスの各々によるIr膜のエッチレートとそのス
テージ温度依存性を示す。
【００７３】HBr とSF6 についてはエッチレートの温度
依存性があったが、Cl2 についてはエッチレートの温度
依存性は無かった。これによりCl2 についてはウェハー
ステージ３２を高温にしても化学反応性の向上は期待で
きないが、SF6 やHBr についてはウェハーステージ３２
を高温とすることで化学反応性を向上させることができ
るといえる。
【００７４】しかし、SF6 は反応性が強すぎて図３(c)
に示したハードマスク１８がエッチングされて保持され
ないことやエッチレートを安定に制御することが難し
い。
【００７５】従って、HBr を用いてウェハーステージ３
４を３００℃以上の高温にすることによりIr、Ptなどの
貴金属やその酸化物の膜を垂直に近い形状で化学反応に
よるエッチングが可能である。
【００７６】HBr を用いて２５０℃〜６００℃の温度範
囲でウェハステージ３２の温度を変化させてIr膜、IrO
x 膜、Pt膜のそれぞれのエッチング形状を調査した。そ
の結果、HBr を用いて３００℃〜６００℃の温度範囲に
てエッチングすることで、貴金属やその酸化物を材料の
種類の違いによらずに従来よりも垂直に近いエッチング
形状を得ることができた。
【００７７】ところで、HBr を構成する水素は還元性で
あるので、ＰＺＴなどの強誘電体膜を劣化して所望のキ
ャパシタ特性が得られなくなる。そこで、エッチング雰
囲気中にはHBr とともにO2を同時に導入した。即ち、水
素の影響については酸素と反応させて水とすることで除
去できる。水は沸点が低く減圧下で高温にされることで
容易に揮発するので、エッチング中に水素が強誘電体キ
ャパシタに取り込まれにくくなる。
【００７８】次に、完成された強誘電体キャパシタを特
性測定用のサンプルとして用意し、４００℃のウェハス
テージ３２上でサンプルをHBr プラズマに晒してキャパ
シタの性能を調査したところ、図８に示す結果が得られ
た。その調査において、エッチング雰囲気圧力を０．５
Paとし、第２高周波電源３５からアンテナコイル３６へ
のソースパワーを８００wattとし、第１高周波電源３３
から電極３６へのバイアスパワーを０wattとして、防着
板３４内に供給される酸素の濃度を０％〜５０％まで変
化させてサンプルキャパシタの分極電荷量Ｑswを調べ
た。
【００７９】図８によれば、O2を１０％以上添加するこ
とによりキャパシタの劣化が抑えられることがわかっ
た。図８に示す分極電荷量Ｑswは、キャパシタに印加す
る電圧を±５Ｖとして得られた。なお、図８において、
Top 、Centor及びBottomは、複数のキャパシタが形成さ
れた半導体ウェハのオリエントフラットを下側にした場
合の半導体ウェハの位置を示している。
【００８０】次に、HBr とO2の混合ガス中のO2の濃度を
変化させてエッチレートを測定したところ、図９に示す
ような実験結果が得られた。図９によれば、O2濃度を８
０％以上にしても、Ir、IrO x 、Ptのそれぞれの膜につ
いては十分なエッチレートが得られたので、懸念された
ようなエッチレートの極端な低下は無かった。これによ
りHBr とO2の混合ガスには貴金属又は貴金属酸化物のエ
ッチャントとして十分な能力があることがわかった。さ
らに、図には示していないが、ウェハ加熱温度を７００
℃としても十分なエッチングレートが得られた。この場
合でも、SiO2のエッチングレートはほんの僅か増加し
た。
【００８１】なお、図９に示した実験は、円筒状の防着
板３４内の圧力を０．５Ｐａとし、第２高周波電源３５
からアンテナコイル３６へのソースパワーを８００watt
とし、第１高周波電源３３のバイアスパワーを３００wa
ttとして、防着板３４内に流すHBr-O2ガス中のO2の濃度
を５０％〜９０％まで変化させて行われた。
【００８２】次に、HBr-O2プラズマ中のO2濃度を8 ０％
に固定してバイアスパワーを変化させた場合のIr膜、Ir
O x 膜、Pt膜及びSiO2膜の各々のエッチレートを調査し
たところ、図１０に示す結果が得られた。
【００８３】図１０によれば、バイアスパワーの増加に
よりIr膜、IrO x 膜、Pt膜の各々のエッチレートが向上
したが、バイアスパワーの上昇にともなうシリコン酸化
膜（SiO2）のエッチレートの増加はIr膜、IrO x 膜、Pt
膜に比べて顕著でなかった。なお、HBr とO2を使用しな
い通常のエッチングにおいてはバイアスパワーを増加さ
せるとシリコン酸化膜に対する導電膜のエッチング選択
比は著しく低下する。
【００８４】その結果、バイアスパワーを増加させるこ
とによりシリコン酸化膜に対する選択比が向上し、これ
についても高温エッチングの特徴である。
【００８５】なお、そのエッチングレート測定の実験に
おいては、エッチング雰囲気内の圧力を０．５Ｐａと
し、第２高周波電源３５からアンテナコイル３６へのソ
ースパワーを８００wattとし、円筒状の防着板３４内に
流すHBr-O2ガス中のO2の濃度を８０％とし、第１高周波
電源３３のバイアスパワーを２００wattから４００watt
まで変化させた。
【００８６】以上の実験結果によれば、HBr とO2の混合
ガスを用い、さらに基板温度、バイアスパワー、ガス混
合比などを調整することにより、貴金属又は貴金属酸化
物の膜を高速かつ高選択なエッチングが可能であること
がわかった。
【００８７】即ち、HBr-O2混合ガス中のO2の濃度は、キ
ャパシタの性能の劣化抑制の観点から少なくとも１０％
に設定する必要がある。さらに、エッチレートの観点か
らはO2の濃度を９０％以下にすることが望ましい。さら
に、HBr とO2を含むガスを用いてウェハステージ３２の
温度を３００℃以上の高温とすると、強誘電体キャパシ
タや高誘電体キャパシタの電極材料として使用されてい
るIr、Ptなどの貴金属やその酸化物を高エッチングレー
トで、且つ下地絶縁膜１０ｂを構成するSiO2に対して選
択的にエッチングすることが可能になる。
【００８８】次に、上記した実験結果に基づくエッチン
グ条件によって電極材料膜をパターニングすることにつ
いて説明する。
【００８９】まず、図３(c) 、図４(a) に示すパターニ
ング工程において、上部電極１７ａを構成する第２導電
膜１７のエッチングについてはHBr-Ar系ガスを使用し、
さらに、誘電体膜１６ａを構成するＰＺＴ膜１６のエッ
チングについてはCl2-Ar系を使用した。また、下部電極
１５ａを構成する第１導電膜１５のエッチングについて
はHBr-O2を使用した。
【００９０】ここで、第２導電膜１７とＰＺＴ膜１６の
エッチング条件を固定し、さらに第１導電膜１５のエッ
チング時に導入される酸素の濃度を２０％〜９０％まで
変化させてエッチングした。また、エッチングの際には
キャパシタ平面形状のハードマスクを使用した。
【００９１】その実験により、図１１(a) 〜(d) に示す
ような結果が得られた。
【００９２】図１１(a) は、酸素濃度２０％のHBr-O2混
合ガスを用いて第１導電膜１５をエッチングして下部電
極１５ａを形成した後の状態を示す。これによれば、キ
ャパシタＱの側壁にデポジションＤが付着している。
【００９３】図１１(b) は、酸素濃度５０％のHBr-O2混
合ガスを用いて第１導電膜１５をエッチングして下部電
極１５ａを形成した後の状態を示す。これによれば、キ
ャパシタＱの側壁にデポジションＤが付着している。
【００９４】図１１(c),(d) は、それぞれ酸素濃度８０
％と９０％のHBr-O2混合ガスを用いて第１導電膜１５を
エッチングして下部電極１５ａを形成した後の状態を示
す。これによれば、キャパシタＱの側壁にデポジション
の発生は見られない。
【００９５】その結果、酸素の濃度を高くすることによ
ってキャパシタの側壁に付着するデポジションを抑制で
きることがわかった。
【００９６】HBr-O2混合ガス中のO2の濃度としては、キ
ャパシタ性能の劣化抑制の観点から少なくとも１０％と
する必要がある。しかし、側壁デポジション付着抑制の
観点からは８０％以上とする必要がある。さらに、図９
に示したように、エッチレートの観点からは９０％以下
とすることが望ましい。
【００９７】従って、HBr-O2混合ガス中の酸素の濃度は
８０％〜９０％が適している。また、HBr とO2を含むガ
スを用いてステージ温度を例えば３００℃以上の高温と
することにより、強誘電体キャパシタや高誘電体キャパ
シタの電極材料として使用されているIr、Ptなどの貴金
属やその酸化物の膜について、キャパシタＱの側壁にフ
ェンスを形成させずに垂直に近い形状でエッチングする
ことが可能である。
【００９８】ところで、Cl2 を含むガスを用いた電極材
料のエッチングの検討も行った。Cl 2 を含むガスを用い
ても電極材料膜をエッチングすることはできたが、Ir膜
やIrO x 膜のエッチングではキャパシタ側面に導電性の
フェンスが形成され、さらに、Pt膜のエッチングでは粒
状の生成物が大量に発生した。
【００９９】従って、Cl2 含有ガスは電極材料膜のエッ
チングガスとしては適していない。しかし、フェンスの
除去ができれば、塩素ガスを用いてもよい。
【０１００】図１２は、強誘電体膜１６ａであるＰＺＴ
膜をCl2-Ar系ガスのプラズマでエッチングし、上部電極
１７ａ及び下部電極１５ａとなる第１及び第２導電膜１
５，１７をCl2-O2系ガスのプラズマでエッチングして得
られたキャパシタＱの断面を示している。図１２によれ
ば、キャパシタＱの側面に導電性のフェンスｆが形成さ
れているのが観察できる。それらの導電膜１５ａ，１７
ａのエッチングの際には、Cl2 を流量１０sccm、O2を流
量４０sccmでエッチング雰囲気に導入した。
【０１０１】図１３は、強誘電体膜１６であるＰＺＴ膜
をCl2-Ar系ガスプラズマでエッチングし、上部電極１７
ａ及び下部電極１５ａとなる第１及び第２導電膜１５，
１７をHBr-O2混合ガスプラズマでエッチングして得られ
たキャパシタＱの断面を示している。
【０１０２】図１３によれば、キャパシタＱの側面に導
電性のフェンスは存在しない。それらの導電膜１５，１
７のエッチングの際にはHBr を流量１０sccm、O2を流量
４０sccmでエッチング雰囲気に導入した。
【０１０３】なお、キャパシタＱ側面からのフェンスの
除去についてはフッ素系ガスも有効である。従って、HB
r 又はCl2 を含むガスにフッ素系ガスを添加しても良
い。（強誘電体材料膜のエッチング）次に、キャパシタ
を構成する強誘電体膜のパターニングについて説明す
る。
【０１０４】キャパシタを構成する強誘電体材料をエッ
チングする場合には、キャパシタ側面にフェンスを形成
させずに垂直形状とすると同じようにキャパシタの性能
を劣化させないことが重要である。
【０１０５】まず、HBr-Ar系ガスを使用してＰＺＴ膜を
エッチングする場合のＰＺＴ膜のエッチレートの温度依
存性を調べたところ、図１４に示すような結果が得ら
れ、エッチレートの温度依存性はほとんど無いことがわ
かった。従って、HBr-Ar系ガスを使用したＰＺＴ膜のエ
ッチングは殆どスパッタに起因している。
【０１０６】その場合のエッチング装置としては、図６
に示したＩＣＰプラズマエッチング装置を使用した。な
お、図１４に示した実験では、円筒状の防着板３４内の
圧力を０．５Ｐａとし、第２高周波電源３５からアンテ
ナコイル３６へのソースパワーを８００wattとし、第１
高周波電源３３のバイアスパワーを３００wattとして、
ウェハステージ温度を２５０℃〜４００℃まで変化させ
た。
【０１０７】次に、HBr-Ar系ガスをエッチングガスに用
いた場合のHBr によるIrO2膜、ＰＺＴ膜、Pt膜のそれぞ
れのエッチレートのバイアスパワー依存性の実験結果を
図１５に示す。図１５によれば、HBr-Ar系ガスのプラズ
マによるＰＺＴ膜のエッチレートはバイアスパワーには
ほとんど依存しなかいことが明らかになった。しかも、
HBr-Ar系によるＰＺＴ膜のエッチングは、化学反応によ
るエッチングは期待できずバイアスパワーなどを調整し
ても高速なエッチングはできない。
【０１０８】そのエッチング装置としては、図６に示し
たＩＣＰプラズマエッチング装置を使用した。なお、図
１５に示した実験では、円筒状の防着板３４内の圧力を
０．５Ｐａとし、第２高周波電源３５からアンテナコイ
ル３６へのソースパワーを８００wattとし、ウェハステ
ージ温度を４００℃とし、第１高周波電源３３のバイア
スパワーを２００watt〜４００wattまで変化させた。
【０１０９】次に、完成された強誘電体キャパシタを特
性測定用のサンプルとして用意し、４００℃のウェハス
テージ３２上でサンプルを各種ガスのプラズマに晒して
キャパシタの分極電荷量Ｑswを調査したところ図１６に
示すような結果が得られた。図１６に示す分極電荷量Ｑ
swは、キャパシタに印加する電圧を±５Ｖとして得られ
た。その調査に使用したエッチング装置は、図６に示し
たＩＣＰプラズマエッチング装置である。
【０１１０】図１６の〜において、HBr 、Ar、Clの
前の数字は流量（sccm）を示し、温度はプラズマ中での
基板温度であり、O2ＡＮＬは酸素アニールである。
【０１１１】その調査において、エッチング雰囲気圧力
を０．５Paとし、第２高周波電源３５からアンテナコイ
ル３６へのソースパワーを８００wattとし、第１高周波
電源３３から電極３６へのバイアスパワーを０wattとし
た。
【０１１２】図１６の、に示すように、Arを含むHB
r 系のガスプラズマに晒されたキャパシタの性能は著し
く劣化する。また、図１６の、に示すように、Arを
含むHBr 系のプラズマに晒したキャパシタを、その後に
酸素雰囲気でアニールを行ってもキャパシタの分極電荷
量Ｑswは十分に復帰しなかった。しかし、図１６の〜
に示すように、Cl2 系プラズマガス又はArプラズマガ
スに晒されたキャパシタの性能は殆ど劣化しなかった。
また、ウェハステージ温度はキャパシタの劣化にほとん
ど影響しなかった。 これらの結果から強誘電体材料膜
のエッチングにはCl2 を含むガスが適している。
【０１１３】なお、本実施形態において電極材料膜のエ
ッチングに用いられるHBr とO2の混合ガスのプラズマに
よるＰＺＴ膜のエッチングレートは低い。また、塩素(C
l2）にO2を入れてもＰＺＴ膜のエッチングレートは高く
ならないので、強誘電体膜や高誘電体膜をエッチングす
る際には酸素以外のガスを導入することが好ましい。
【０１１４】ところで、図３(c) において、強誘電体材
料であるＰＺＴ膜１６の下地はPt膜１４となる。ＰＺＴ
膜１６は、上記のようにCl2 を含んだガスを使用してエ
ッチングされるが、ＰＺＴ膜１６の表面には凹凸が存在
する。このため、終点検出装置（ＥＰＤ）を用いてＰＺ
Ｔ膜１６のジャストエッチング状態を検出した時には、
その下のPt膜１４がかなりエッチングされた状態となっ
てしまう。従って、Pt膜１４から発生する粒状の生成物
がＰＺＴ膜１６のエッチング側面に大量に付着してしま
う。
【０１１５】その粒状の生成物は、下部電極形成用のエ
ッチング時に使用されるHBr-O2系のプラズマによって大
部分除去されるが、その一部はＰＺＴ膜のエッチング側
面に残った状態となる。その粒状の生成物は、導電性物
質であるためキャパシタリークの原因となる。
【０１１６】従ってPt膜のエッチングにおいて粒状の生
成物をなるべく発生させないことが重要である。
【０１１７】そこで、粒状の生成物の発生を抑制するた
めに実験を行った。
【０１１８】その実験は、ウェハステージ温度を変更す
ること、エッチング反応雰囲気の圧力を変えることと、
Cl2 分圧を変えることの３項目について行った。この実
験の結果を、図１７、図１８、図１９に示す。
【０１１９】図１７(a) はウェハステージ温度を４００
℃にしてＰＺＴ膜をエッチングした後の状態を示し、図
１７(b) は、ウェハステージ温度を３５０℃にしてＰＺ
Ｔ膜をエッチングした後の状態を示している。これらの
場合、Cl2 を流量４０sccm、Arを流量１０sccmでエッチ
ング雰囲気に導入してそのエッチング雰囲気を０．１５
Paとした。
【０１２０】また、図１８(a) は、エッチング雰囲気の
圧力を０．５PaにしてＰＺＴ膜をエッチングした後の状
態を示し、図１８(b) はエッチング雰囲気の圧力を０．
１５PaにしてＰＺＴ膜をエッチングした後の状態を示し
ている。これらの場合、Cl2を流量４０sccm、Arを流量
１０sccmでエッチング雰囲気に導入してウェハステージ
温度を３５０℃に設定した。
【０１２１】さらに、図１９(a) は、Cl2 を流量４０sc
cm、Arを流量１０sccmでエッチング雰囲気に導入してＰ
ＺＴ膜をエッチングした後の状態を示し、図１９(b)
は、Cl 2 を流量１０sccm、Arを流量４０sccmでエッチン
グ雰囲気に導入してＰＺＴ膜をエッチングした後の状態
を示している。これらの場合、エッチング雰囲気を０．
１５Paとし、ウェハステージ温度を３５０℃に設定し
た。
【０１２２】図１７(a) 、図１８(a) 、図１９(a) にお
いて、ＰＺＴ膜の側面には多くの粒状物が付着している
ことがわかる。これに対して、図１７(b) 、図１８(b)
、図１９(b) において、ＰＺＴ膜の側面には粒状物が
付着せず、また、付着しても僅かであった。
【０１２３】そのようなパラメータを変えた実験結果か
ら、ウェハステージ温度を低くし、反応雰囲気圧力を低
くし、塩素分圧を低くすることが、キャパシタ側壁での
生成物の発生を抑制する効果があった。即ち、Cl2 とPt
の反応を抑制すれば良いということがいえる。
【０１２４】なお、図１７(a),(b) 、図１８(a),(b) 、
図１９(a),(b) においてキャパシタ形状パターンの周辺
にはPt膜の表面に凹凸があり、ＰＺＴ膜をジャストエッ
チした状態ではその下のPt膜上にＰＺＴの一部が粒状に
残った状態となっている。
【０１２５】ＰＺＴ強誘電体膜１６エッチング後に、第
１導電膜１５のエッチングにはHBr-O2系が使用される
が、そのガスのプラズマによるＰＺＴのエッチレートが
低いためにＰＺＴ残渣物がマスクとなって第１導電膜１
５にもエッチング残が発生してしまう。そのような不都
合を解消するために、ＰＺＴ膜のエッチング後にさらに
膜厚換算で２０％程度のオーバーエッチをかける必要が
ある。
【０１２６】一方、ＰＺＴ粒状残を発生させない条件で
ＰＺＴ膜をエッチングすると側面のテーパー角が緩く
（小さく）なってくる。
【０１２７】例えば、キャパシタの側壁にエッチング残
留物を発生させないために、化学反応によるエッチング
を抑えてスパッタによるエッチングの要素を増やすして
もよいが、キャパシタのテーパー角が緩くなる。化学反
応によるエッチングを抑制する方法として、エッチング
時のウェハステージ温度を低くする方法がある。図２０
(a) は、ウェハステージ温度を３００℃として第２導電
膜１７から第１導電膜１５までをエッチングしてキャパ
シタＱを形成した状態を示している。また、図２０(b)
は、ウェハステージ温度を４００℃として第２導電膜１
７から第１導電膜１５までをエッチングしてキャパシタ
Ｑを形成した状態を示している。
【０１２８】図２０(a) に示すキャパシタＱ側面のテー
パー角θは７６度となる。これに対して、図２０(b) に
示すキャパシタＱ側面のテーパー角θは７９度となる。
【０１２９】ＰＺＴ膜エッチング後の粒状残渣を発生さ
せないために、ＰＺＴ膜のエッチングを２ステップエッ
チングとすることも有効である。その第１ステップでは
Cl2とＰＺＴとの化学反応的なエッチングを行い、その
下のPt膜が露出するＰＺＴ膜のジャストエッチング手前
で第２ステップとしてステージ温度やガス流用や反応圧
力などを変更してスパッタ反応的なエッチングに変える
ことによりPt膜との反応を抑えて粒状残の発生を抑制し
てもよい。（エッチング後のプラズマ後処理）CF4 、C4
F8、CHF3のようなフッ素系のガスをエッチングに添加す
ることもキャパシタ側面のテーパー角度向上には有効で
ある。しかも、フッ素系のガスを添加することでエッチ
レートも向上する。
【０１３０】例えば、上記した第１導電膜、強誘電体
膜、第２導電膜をエッチングしてキャパシタを形成した
後にキャパシタの側壁に側壁デポが付着していることが
ある。そこで、その側壁デポジションを除去するための
実験を行った。
【０１３１】まず、膜厚０．２μｍのTiN 膜と膜厚１．
２μｍのシリコン酸化膜（ＴＥＯＳ酸化膜）を順に形成
してなる二層構造のハードマスク１８を使用して、スタ
ックキャパシタ用多層構造膜をサンプルとしてエッチン
グし、その後にハードマスクのＴＥＯＳ酸化膜を除去し
た。シリコン酸化膜は、ＴＥＯＳをソースとして形成さ
れる。
【０１３２】続いて、HBr を流量５sccm、O2を流量４５
sccm、C4F8を流量５sccmで導入したプラズマ雰囲気中に
そのサンプルを１５秒間晒したところ、キャパシタの側
壁に付着するデポが除去された。このエッチングにおい
て、雰囲気圧力を０．４Pa、ソースパワーを８００wat
t、バイアスパワーを７００watt、ステージ温度を４０
０℃とした。
【０１３３】その結果、ハードマスク材料を除去した後
に、HBr とO2とC4F8の混合ガスによるプラズマに比較的
短時間晒すことで側壁デポが除去できることがわかっ
た。
【０１３４】ところで、フッ素系ガスの添加はキャパシ
タ側壁へのデポ物を付着させない効果があり、これによ
りキャパシタのリーク電流が低下するとともにキャパシ
タの側壁の角度をさらに大きくする。
【０１３５】下部電極の形成のためのエッチングには、
上記したように、エッチング雰囲気にHBr とO2を導入す
るのが好ましいが、オーバーエッチングにより側壁デポ
を除去しても完全ではない。これは、エッチングガスの
反応性が少ないので、エッチング生成物がキャパシタ側
壁に再付着する、と考えられる。そこで、エッチングガ
スにフッ素系のガスを添加して、エッチングの反応性を
向上させることについて次に説明する。
【０１３６】図２１は、下部電極１５ａとなる第１導電
膜１５をエッチングする際に、エッチングガスにC4F8を
流量５sccmで添加してリーク電流を調査した結果を示し
ている。この場合、同時にソースパワーを８００wattか
ら１０００wattに増加させ、且つバイアスパワーを７０
０wattから５００wattに減少させて半導体ウェハにかか
る電圧を下げている。
【０１３７】図２１によれば、エッチングガスにC4F8を
添加した条件により形成された下部電極を有するキャパ
シタ（♯１７、♯１９）のリーク電流は、C4F8未添加で
形成された下部電極を有するキャパシタ（♯１０）のリ
ーク電流に比べて、２桁〜３桁程度改善された。C4F8を
添加した条件により形成された下部電極を有するキャパ
シタ（♯１７、♯１９）の側壁の下地絶縁膜１０ｂに対
するテーパー角θは８４度であった。これに対して。C4
F8未添加で形成された下部電極を有するキャパシタ（♯
１０）の側壁の下地絶縁膜１０ｂに対するテーパー角θ
は８０度であった。
【０１３８】それらのキャパシタを構成する上部電極
（第２導電膜）、強誘電体膜、下部電極（第１導電膜）
のそれぞれの構成材料とエッチング条件を表１、表２、
表３に示す。
【０１３９】
【表１】
【０１４０】
【表２】
【０１４１】
【表３】
【０１４２】ところで、キャパシタの電極となる導電膜
のパターニングのためのエッチング時にフッ素系ガスを
添加することは、エッチング安定化の効果もある。例え
ば、図６に示したエッチング装置においてエッチング累
積処理枚数が増えても、導電膜のパターニングにかかる
エッチング時間が増えず、ほぼ一定になった。フッ素系
ガスを添加しない場合には、エッチング累積処理枚数が
増えるにつれて、導電膜のエッチングの時間が長くな
る。（キャパシタの他の形成例）図４(b) とは異なる下
部電極構造のキャパシタの形成工程を図２１(a),(b) に
示す。
【０１４３】まず、図２１(a) に示すように、下地絶縁
膜１０ｂの上にIr膜５１ａを２００nm、IrO x 膜５１ｂ
を３０nm、PtO 膜５１ｃを２３nm、Pt膜５１ｄを５０nm
の厚さに順に形成し、それらの多層構造膜を第１導電膜
１５とする。さらに、第１導電膜１５上に強誘電体膜１
６としてＰＺＴ膜を２００nmの厚さに形成し、強誘電体
膜１６上に第２導電膜１７としてIrO x 膜を２００nmの
厚さに形成する。その後、第２導電膜１７上にTiN 膜１
８ａを２００nm、シリコン酸化膜１８ｂを１０００nmを
順に形成する。シリコン酸化膜１８ｂは、成長ソースと
してＴＥＯＳを用いて成長する。
【０１４４】さらに、キャパシタ平面形状のレジストパ
ターンを用いてTiN 膜１８ａとシリコン酸化膜１８ｂを
エッチングしてハードマスク１８を形成する。この場
合、それぞれ別のエッチャーを用いてシリコン酸化膜１
８ｂとTiN 膜１８ａをエッチングする。以下にキャパシ
タを形成するためのエッチングの詳細を示す。
【０１４５】スタック構造のキャパシタを形成する場
合、キャパシタの劣化とキャパシタ側面でのフェンスの
形成とを抑制するためにステップエッチにてエッチング
する。第１及び第２導電膜１５，１７はHBr を含むガス
でエッチングし、ＰＺＴ強誘電体膜１６はCl2 を含むガ
スでエッチングする。この場合は、３ステップエッチン
グである。
【０１４６】ＰＺＴ膜はHBr ガスにてエッチングし難
く、キャパシタの性能を劣化させてしまう。そのためＰ
ＺＴ膜は、Cl2 ガスでエッチングする。また、Cl2 ガス
にO2を添加すると、ＰＺＴ膜のエッチレートが著しく低
下しエッチング残が第１導電膜１５上に発生するので、
ＰＺＴ膜のエッチングには酸素を添加しない。さらに、
前述したように、フッ素系ガスを添加すると、エッチン
グ側面のテーパー角度の向上、エッチング側面でのデポ
ジション付着の抑制、膜のエッチレートの向上などの効
果がある。
【０１４７】従って、各エッチングステップ毎にフッ素
系のガスを添加しても良い。ＰＺＴ強誘電体膜１６の下
地がPt膜５１ｄの場合、Pt膜５１ｄがCl2 プラズマでエ
ッチングされることにより粒状の生成物が発生してキャ
パシタの側壁に付着する。それを抑制するために、ＰＺ
Ｔ強誘電体膜１６のエッチングが有る程度進んでから、
ウェハステージ温度を低下させたり、或いはPt膜５１ｄ
と反応し難い条件でＰＺＴ強誘電体膜１６をエッチング
するという２ステップ工程を採用してもよい。これによ
り、キャパシタは４ステップエッチング工程で形成され
る。
【０１４８】また、各エッチングステップにおけるウェ
ハステージ温度の最適値が異なる場合がある。その場
合、各ステップ毎にエッチングチャンバーを変更する方
法を採用し、流れ作業に即したエッチング方法としても
よい。また、ハードマスク１８を除去した後に、プラズ
マ後処理によりキャパシタの側壁デポジションを除去し
てもよい。以下にそれらのエッチング方法の例を示すが
それら以外にも多くのエッチング方法がある。
【０１４９】そのようなエッチングにより、図２１(b)
に示すような構造のキャパシタが形成される。即ち、ハ
ードマスク１８を用いた第２導電膜１７のエッチングに
よりキャパシタの上部電極１７ａが形成され、続いて、
強誘電体膜１６をエッチングすることによりキャパシタ
の誘電体膜１６ａが形成され、さらに第１導電膜１５の
エッチングにより上部電極１５ａが形成される。
【０１５０】なお、ハードマスク１８を構成するシリコ
ン酸化膜１８ｂの除去には酸化膜エッチャーを使用し、
またTiN 膜１８ａの除去にはダウンフローアッシャーや
過酸化アンモニアを使用する。
【０１５１】次に、図２１(a) に示した多層構造膜のパ
ターニングのためのエッチング条件の例を表１〜表５に
示す。その多層構造膜の膜厚は上記した通りである。ま
た、表１〜表５において、ＯＥは、膜厚に換算したオー
バーエッチング量を示し、ＥＰＤは終点検出装置を用い
てエッチングを停止することを示している。
【０１５２】
【表４】
【０１５３】
【表５】
【０１５４】
【表６】
【０１５５】
【表７】
【０１５６】
【表８】
【０１５７】表４では、既に述べたエッチング条件が示
されている。
【０１５８】表５において、ＰＺＴ膜の下地がPt膜の場
合、Pt膜がCl2 でエッチングされることにより粒状の生
成物が発生する。その生成物発生を抑制するためにPtと
反応しにくい条件であるＰＺＴのエッチングを２ステッ
プとしている。当然Ptと反応しにくいＰＺＴ膜エッチン
グの第２ステップの条件でＰＺＴ膜の全てをエッチング
しても良い。
【０１５９】表６において、フッ素系のガスを添加する
とテーパー角度の向上、側壁デポの抑制、エッチレート
の向上などの効果がある。従って、各ステップにフッ素
系のガスを添加しても良い。表７、表８にはＰＺＴエッ
チングと下部電極エッチングにC4F8ガスを５sccm添加し
た例を示したが、当然各ステップについて添加割合を調
整しても良い。
【０１６０】表７において、ＰＺＴ膜の下地がPt膜の場
合、Pt膜がCl2 でエッチングされることにより粒状の生
成物が発生する。それを抑制するためにＰＺＴ膜エッチ
ング時のウェハステージ温度を低下させてPtとの反応を
少なくする方法を採用している。この場合、ＰＺＴ膜の
エッチング側面のテーパー角度が緩くなるので、その角
度を高くするためにフッ素系のガスを添加しても良い。
また、ＰＺＴ膜のエッチングを条件を変える場合、各条
件毎に異なる複数のチャンバーでエッチングしてもよ
い。
【０１６１】表８において、全てエッチング後にキャパ
シタの側壁に側壁デポが付着していることがある。これ
についてはマスク材料を他のエッチング装置などで除去
した後にHBr とO2とC4F8の混合ガスによるプラズマにキ
ャパシタを短時間晒すことにより除去できる。そのプラ
ズマ後処理は別のチャンバーで行っても良い。
【０１６２】なお、キャパシタ構造の下部電極は、単層
構造であってもよい。例えば、下部電極をイリジウム膜
で構成し、さらに強誘電体膜をＰＺＴで構成し、上部電
極を酸化イリジウムで構成するキャパシタであってもよ
い。それらの各層の膜は例えばＭＯＣＶＤ法により形成
される。
【０１６３】なお、上記した実施形態では、強誘電体キ
ャパシタについて説明したが、誘電体膜を高誘電体材料
から構成する高誘電体キャパシタを形成する際に、上記
したエッチング技術を採用してもよい。 （付記１）半導体基板の上方に下地絶縁膜を形成する工
程と、前記下地絶縁膜上に第１導電膜を形成する工程
と、前記第１導電膜の上に強誘電体材料と高誘電体材料
からなる誘電体膜を形成する工程と、前記誘電体膜の上
に第２導電膜を形成する工程と、臭素を含む第１雰囲気
中において前記第２導電膜を選択的にエッチングして前
記第２導電膜をキャパシタ上部電極にする工程と、塩素
を含む第２雰囲気中において、前記誘電体膜を選択的に
エッチングして前記誘電体膜をキャパシタ誘電体膜にす
る工程と、臭素を含む第３雰囲気中において、前記第１
導電膜を選択的にエッチングして前記第１導電体膜をキ
ャパシタ下部電極にする工程とを有することを特徴とす
る半導体装置の製造方法。 （付記２）半導体基板の上方に下地絶縁膜を形成する工
程と、前記下地絶縁膜上に第１導電膜を形成する工程
と、前記第１導電膜の上に強誘電体材料と高誘電体材料
からなる誘電体膜を形成する工程と、前記誘電体膜の上
に第２導電膜を形成する工程と、第１エッチングガスと
酸素が導入された第１雰囲気中において、前記第２導電
膜を選択的にエッチングして前記第２導電膜をキャパシ
タ上部電極にする工程と、酸素を含まない第２エッチン
グガスが導入された第２雰囲気中において、前記誘電体
膜を選択的にエッチングして前記誘電体膜をキャパシタ
誘電体膜にする工程と、第３エッチングガスと酸素が導
入された第３雰囲気中において、前記マスクから露出し
ている前記第１導電膜をエッチングして前記第１導電体
膜をキャパシタ下部電極にする工程とを有することを特
徴とする半導体装置の製造方法。 （付記３）前記第２導電膜をエッチングする前に、前記
第２導電膜上にはキャパシタ形状のハードマスクを形成
する工程をさらに有することを特徴とする付記１又は付
記２に記載の半導体装置の製造方法。 （付記４）前記ハードマスクは、窒化チタンと酸化シリ
コンの二層構造であることを特徴とする付記３に記載の
半導体装置の製造方法。 （付記５）前記第１雰囲気と前記第３雰囲気の少なくと
も一方は、HBr とO2が導入された雰囲気であることを特
徴とする付記１乃至付記４のいずれかに記載の半導体装
置の製造方法。 （付記６）前記第２雰囲気は、塩素とアルゴンが導入さ
れた雰囲気であることを特徴とする付記１乃至付記５の
いずれかに記載の半導体装置の製造方法。 （付記７）前記アルゴンは前記塩素より流量が多いこと
を特徴とする付記６に記載の半導体装置の製造方法。 （付記８）前記塩素は前記アルゴンよりも流量を多く
し、かつ、前記誘電体膜をエッチングした後に、前記キ
ャパシタ誘電体膜の側面の付着物を除去することを特徴
とする付記１乃至付記７のいずれかに記載の半導体装置
の製造方法。 （付記９）前記第２雰囲気と前記第３雰囲気の少なくと
も一方にフッ素含有ガスが導入されることを特徴とする
付記１乃至付記８のいずれかに記載の半導体装置の製造
方法。 （付記１０）前記第１雰囲気、前記第２雰囲気、前記第
３雰囲気の少なくとも１つはプラズマ雰囲気であること
を特徴とする付記１乃至付記９いずれかに記載の半導体
装置の製造方法。 （付記１１）前記第１導電膜のエッチング後に、前記キ
ャパシタ誘電体膜をプラズマ雰囲気に曝す工程をさらに
有することを特徴とする付記１乃至付記１０のいずれか
に記載の半導体装置の製造方法。 （付記１２）前記プラズマ雰囲気には、フッ素が含まれ
ていることを特徴とする付記１１に記載の半導体装置の
製造方法。 （付記１３）前記第２雰囲気中での前記誘電体膜のエッ
チングは、条件を変えて複数のステップによりエッチン
グされることを特徴とする付記１乃至付記１０のいずれ
かに記載の半導体装置の製造方法。 （付記１４）前記誘電体膜のエッチングは、最後の条件
では、それ以前の条件よりもスパッタ要素が高いことを
特徴とする付記１３に記載の半導体装置の製造方法。 （付記１５）前記第２雰囲気は、各条件毎に異なるチャ
ンバー内で行われることを特徴とする付記１３に記載の
半導体装置の製造方法。 （付記１６）前記条件は、前記基板への加熱温度、エッ
チング雰囲気圧力、ガス分圧の少なくとも１つの変更で
あることを特徴とする付記１３に記載の半導体装置の製
造方法。 （付記１７）前記下地絶縁膜は、酸化シリコン膜である
ことを特徴とする付記１乃至付記１６のいずれかに記載
の半導体装置の製造方法。 （付記１８）前記第１導電膜、前記誘電体膜、前記第２
導電膜の少なくとも１つは、オーバーエッチングがなさ
れることを特徴とする付記１乃至付記１７のいずれかに
記載の半導体装置の製造方法。 （付記１９）前記強誘電体膜は、ＰＺＴ系材料又はビス
マス化合物材料であることを特徴とする付記１乃至付記
１８のいずれかに記載の半導体装置の製造方法。 （付記２０）前記第１導電膜と前記第２導電膜の少なく
とも一方は、イリジウム、酸化イリジウム、プラチナ、
酸化プラチナ、ＳＲＯのいずれかの単層膜、又は、イリ
ジウム、酸化イリジウム、プラチナ、酸化プラチナ、Ｓ
ＲＯのいずれかが選択された多層構造膜であることを特
徴とする付記１乃至付記１９のいずれかに記載の半導体
装置の製造方法。
【０１６４】
【発明の効果】以上述べたように本発明によれば、キャ
パシタ電極を構成する導電膜をパターニングのためにエ
ッチングする際にBr含有雰囲気中で行い、キャパシタ誘
電体膜を構成する強誘電体膜又は高誘電体膜のパターニ
ングのためにエッチングする際にはCl含有雰囲気中で行
っているので、キャパシタ電極のパターンはその側面が
垂直に近い形状になって半導体デバイスの高集積化に寄
与する一方、誘電体膜のパターンは膜質劣化が抑制され
てキャパシタ特性の劣化を防止できる。
【０１６５】また、他の発明によれば、キャパシタ電極
を構成する導電膜をパターニングのためにエッチングす
る際に酸素を含むエッチング雰囲気中で行い、キャパシ
タ誘電体膜を構成する強誘電体膜又は高誘電体膜のパタ
ーニングのためにエッチングする際には酸素以外のエッ
チングガスを含むエッチング雰囲気中で行っているの
で、キャパシタ電極のエッチングの際に誘電体膜が酸化
物である場合に誘電体膜の劣化を抑制できる一方、誘電
体膜のエッチングの際のエッチングレートの低下を防止
できる。
【図面の簡単な説明】
【図１】図１(a),(b) は、従来のキャパシタの形成工程
を示す断面図である。
【図２】図２(a) 〜(c) は、本発明の実施形態に係る半
導体装置の形成工程を示す断面図（その１）である。
【図３】図３(a) 〜(c) は、本発明の実施形態に係る半
導体装置の形成工程を示す断面図（その２）である。
【図４】図４(a),(b) は、本発明の実施形態に係る半導
体装置の形成工程を示す断面図（その３）である。
【図５】図５(a) ,(b) は、本発明の実施形態に係る半
導体装置の形成工程を示す断面図（その４）である。
【図６】図６は、本発明の実施形態に係る半導体装置の
形成に用いられるエッチング装置の一例を示す構成図で
ある。
【図７】図７は、本発明の実施形態に係る半導体装置の
キャパシタ用電極に使用されるイリジウムのエッチング
レートとステージ温度との関係を示す図である。
【図８】図８は、本発明の実施形態に係る半導体装置の
キャパシタをHBr と酸素の混合ガスプラズマに曝した場
合の分極電荷量と酸素濃度の関係を示す図である。
【図９】図９は、本発明の実施形態に係る半導体装置の
キャパシタ用電極に使用されるイリジウム膜、酸化イリ
ジウム膜及びプラチナ膜と、絶縁膜として使用されるシ
リコン酸化膜のそれぞれをHBr と酸素の混合ガスプラズ
マでエッチングした場合のエッチングレートとHBr 濃度
の関係を示す図である。
【図１０】図１０は、本発明の実施形態に係る半導体装
置のキャパシタ用電極に使用されるイリジウム膜、酸化
イリジウム膜及びプラチナ膜と、絶縁膜として使用され
るシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプ
ラズマでエッチングした場合のエッチングレートとバイ
アスパワーの関係を示す図である。
【図１１】図１１(a) 〜(d) は、本発明の実施形態に係
る半導体装置のキャパシタ下部電極形成に使用されるHB
r-O2混合ガス中のO2の濃度の変化に応じたキャパシタ側
面での導電性フェンスの付着状態を写真を基に描いた斜
視図である。
【図１２】図１２は、本発明の実施形態に係る半導体装
置のキャパシタ電極の形成にCl2-O2混合ガスを用いた場
合のキャパシタの断面図である。
【図１３】図１３は、本発明の実施形態に係る半導体装
置のキャパシタ電極の形成にHBr-O2混合ガスを用いた場
合のキャパシタの断面図である。
【図１４】図１４は、本発明の実施形態に係る半導体装
置のキャパシタ用誘電体膜となるＰＺＴ膜のエッチング
にHBr-Ar混合ガスを用いた場合のキャパシタの断面図で
ある。
【図１５】図１５は、本発明の実施形態に係る半導体装
置のキャパシタに使用される酸化イリジウム膜、ＰＺＴ
膜、プラチナ膜のそれぞれをHBr-Ar混合ガスをエッチン
グする場合のバイアスパワーとエッチングレートの関係
を示す図である。
【図１６】図１６は、本発明の実施形態に係る半導体装
置のキャパシタを種々のガスプラズマに曝した場合の分
極電荷量と処理条件の関係を示す図である。
【図１７】図１７(a),(b) は、本発明の実施形態に係る
半導体装置のキャパシタを構成するＰＺＴ膜のエッチン
グ時の温度を変えた場合のＰＺＴ膜のエッチング側面で
のエッチング生成物の付着の相違を写真を基に描いた斜
視図である。
【図１８】図１８(a),(b) は、本発明の実施形態に係る
半導体装置のキャパシタを構成するＰＺＴ膜のエッチン
グ時の圧力を変えた場合のＰＺＴ膜のエッチング側面で
のエッチング生成物の付着の相違を写真を基に描いた斜
視図である。
【図１９】図１９(a),(b) は、本発明の実施形態に係る
半導体装置のキャパシタを構成するＰＺＴ膜のエッチン
グ時の塩素分圧を変えた場合のＰＺＴ膜のエッチング側
面でのエッチング生成物の付着の相違を写真を基に描い
た斜視図である。
【図２０】図２０(a),(b) は、本発明の実施形態に係る
半導体装置のキャパシタを形成するためのエッチング時
のウェハステージ温度の違いによるキャパシタ側面のテ
ーパー角の違いを示す斜視図である。
【図２１】図２１は、本発明の実施形態に係る半導体装
置のキャパシタを形成するためのエッチング条件の相違
によるキャパシタリーク電流の差を示す図である。
【図２２】図２２(a),(b) は、本発明の実施形態に係る
半導体装置の他のキャパシタの形成工程を示す断面図で
ある。
【符号の説明】
１…シリコン（半導体）基板、２…素子分離絶縁膜、３
…ゲート絶縁膜、４ａ，４ｂ…ゲート電極、５ａ，５
ｂ，５ｃ…不純物拡散領域、６…サイドウォールスペー
サ、７…カバー絶縁膜、８…層間絶縁膜、９…導電性プ
ラグ、１０…酸化防止絶縁膜、１１ａ，１１ｂ…導電性
プラグ、１２…Ir膜、１３…PtO 膜、１４…Pt膜、１５
…第１導電膜、１５ａ…上部電極、１６…強誘電体膜、
１６ａ…誘電体膜、１７…第２導電膜、１７ａ…上部電
極、１８…ハードマスク、１９…保護膜、２０…層間絶
縁膜、２１…導電性プラグ、２２…層間絶縁膜、２３…
プラグ、３１…減圧室、３２…ウェハステージ、３２ａ
…ヒータ、３２ｂ…静電チャック、３３…高周波電源、
３４…防着板、３５…高周波電源、３６…アンテナコイ
ル、３７…ゲートバルブ、３８…ロードロック室、４０
…ガス導入管、５１ａ…イリジウム膜、５１ｂ…酸化イ
リジウム膜、５１ｃ…酸化プラチナ膜、５１ｄ…プラチ
ナ膜。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA16 BA20 BB11 BB18 BB22 BB26 CA04 CA06 DA00 DA01 DA02 DA03 DA04 DA16 DA23 DA26 DB08 DB13 EA28 EB02 EB08 5F083 AD10 FR02 JA05 JA14 JA15 JA17 JA19 JA32 JA35 JA38 JA39 JA40 JA56 MA05 MA06 MA18 MA20 NA01 PR03 PR22 PR33 PR34

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の上方に下地絶縁膜を形成する
    工程と、 前記下地絶縁膜上に第１導電膜を形成する工程と、 前記第１導電膜の上に強誘電体材料と高誘電体材料から
    なる誘電体膜を形成する工程と、 前記誘電体膜の上に第２導電膜を形成する工程と、 臭素を含む第１雰囲気中において前記第２導電膜を選択
    的にエッチングして前記第２導電膜をキャパシタ上部電
    極にする工程と、 塩素を含む第２雰囲気中において、前記誘電体膜を選択
    的にエッチングして前記誘電体膜をキャパシタ誘電体膜
    にする工程と、 臭素を含む第３雰囲気中において、前記第１導電膜を選
    択的にエッチングして前記第１導電体膜をキャパシタ下
    部電極にする工程とを有することを特徴とする半導体装
    置の製造方法。
  2. 【請求項２】半導体基板の上方に下地絶縁膜を形成する
    工程と、 前記下地絶縁膜上に第１導電膜を形成する工程と、 前記第１導電膜の上に強誘電体材料と高誘電体材料から
    なる誘電体膜を形成する工程と、 前記誘電体膜の上に第２導電膜を形成する工程と、 第１エッチングガスと酸素が導入された第１雰囲気中に
    おいて、前記第２導電膜を選択的にエッチングして前記
    第２導電膜をキャパシタ上部電極にする工程と、 酸素を含まない第２エッチングガスが導入された第２雰
    囲気中において、前記誘電体膜を選択的にエッチングし
    て前記誘電体膜をキャパシタ誘電体膜にする工程と、 第３エッチングガスと酸素が導入された第３雰囲気中に
    おいて、前記マスクから露出している前記第１導電膜を
    エッチングして前記第１導電体膜をキャパシタ下部電極
    にする工程とを有することを特徴とする半導体装置の製
    造方法。
  3. 【請求項３】前記第２導電膜をエッチングする前に、前
    記第２導電膜上にはキャパシタ形状のハードマスクを形
    成する工程をさらに有することを特徴とする請求項１又
    は請求項２に記載の半導体装置の製造方法。
  4. 【請求項４】前記第１雰囲気と前記第３雰囲気の少なく
    とも一方は、HBr とO2が導入された雰囲気であることを
    特徴とする請求項１乃至請求項３のいずれかに記載の半
    導体装置の製造方法。
  5. 【請求項５】前記第２雰囲気は、塩素とアルゴンが導入
    された雰囲気であることを特徴とする請求項１乃至請求
    項４のいずれかに記載の半導体装置の製造方法。
  6. 【請求項６】前記第２雰囲気と前記第３雰囲気の少なく
    とも一方にフッ素含有ガスが導入されることを特徴とす
    る請求項１乃至請求項５のいずれかに記載の半導体装置
    の製造方法。
  7. 【請求項７】前記第２雰囲気中での前記誘電体膜のエッ
    チングは、条件を変えて複数のステップによりエッチン
    グされることを特徴とする請求項１乃至請求項６のいず
    れかに記載の半導体装置の製造方法。
JP2002054440A 2002-02-28 2002-02-28 半導体装置の製造方法 Pending JP2003257942A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002054440A JP2003257942A (ja) 2002-02-28 2002-02-28 半導体装置の製造方法
TW091124744A TWI267916B (en) 2002-02-28 2002-10-24 Semiconductor device manufacturing method
US10/283,277 US6682944B2 (en) 2002-02-28 2002-10-30 Semiconductor device manufacturing method
EP02257693A EP1341218B1 (en) 2002-02-28 2002-11-06 Semiconductor device manufacturing method
DE60238952T DE60238952D1 (de) 2002-02-28 2002-11-06 Halbleiteranordnungsherstellungsmethode
EP05012335A EP1592046B1 (en) 2002-02-28 2002-11-06 Semiconductor device manufacturing method
KR1020020073857A KR100832683B1 (ko) 2002-02-28 2002-11-26 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002054440A JP2003257942A (ja) 2002-02-28 2002-02-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003257942A true JP2003257942A (ja) 2003-09-12

Family

ID=27678569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002054440A Pending JP2003257942A (ja) 2002-02-28 2002-02-28 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6682944B2 (ja)
EP (2) EP1341218B1 (ja)
JP (1) JP2003257942A (ja)
KR (1) KR100832683B1 (ja)
DE (1) DE60238952D1 (ja)
TW (1) TWI267916B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344785A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置とその製造方法
WO2008114413A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置の製造方法
JP2009146931A (ja) * 2007-12-11 2009-07-02 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2004093193A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 半導体装置の製造方法
US7105400B2 (en) * 2003-09-30 2006-09-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP3785170B2 (ja) * 2003-12-01 2006-06-14 株式会社東芝 半導体装置及びその製造方法
JP4551725B2 (ja) * 2004-09-13 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2006093451A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 半導体装置
JP2006147771A (ja) * 2004-11-18 2006-06-08 Oki Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
KR100663356B1 (ko) * 2005-02-14 2007-01-02 삼성전자주식회사 부분적 화학기계적 연마공정을 갖는 강유전체 메모리 소자제조방법들
JP4882548B2 (ja) 2006-06-30 2012-02-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008028229A (ja) * 2006-07-24 2008-02-07 Seiko Epson Corp 強誘電体メモリの製造方法
JP5510162B2 (ja) * 2010-07-30 2014-06-04 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス
US9837605B2 (en) 2013-08-16 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having resistance variable film and method of making the same
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122579B2 (ja) 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JP3024747B2 (ja) 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
EP1048064A1 (en) * 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6232174B1 (en) * 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
KR100319879B1 (ko) 1998-05-28 2002-08-24 삼성전자 주식회사 백금족금속막식각방법을이용한커패시터의하부전극형성방법
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
JP2001036024A (ja) 1999-07-16 2001-02-09 Nec Corp 容量及びその製造方法
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344785A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置とその製造方法
WO2008114413A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置の製造方法
KR101110802B1 (ko) 2007-03-20 2012-02-24 후지쯔 세미컨덕터 가부시키가이샤 반도체장치의 제조방법
JP5040993B2 (ja) * 2007-03-20 2012-10-03 富士通セミコンダクター株式会社 半導体装置の製造方法
US8628981B2 (en) 2007-03-20 2014-01-14 Fujitsu Semiconductor Limited Method of manufacturing a ferroelectric-capacitor memory device including recovery annealing
JP2009146931A (ja) * 2007-12-11 2009-07-02 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20030166326A1 (en) 2003-09-04
EP1341218A3 (en) 2004-08-11
EP1592046A3 (en) 2008-05-07
US6682944B2 (en) 2004-01-27
KR100832683B1 (ko) 2008-05-27
EP1341218B1 (en) 2012-01-11
EP1592046A2 (en) 2005-11-02
EP1592046B1 (en) 2011-01-12
DE60238952D1 (de) 2011-02-24
KR20030071475A (ko) 2003-09-03
TWI267916B (en) 2006-12-01
EP1341218A2 (en) 2003-09-03

Similar Documents

Publication Publication Date Title
JP2001230382A (ja) 強誘電性コンデンサを形成するための水素を含まない接触エッチング
JP2003257942A (ja) 半導体装置の製造方法
JP4746357B2 (ja) 半導体装置の製造方法
KR100848240B1 (ko) 반도체 장치 및 그 제조 방법
JP3994017B2 (ja) 半導体装置の製造方法
US7547638B2 (en) Method for manufacturing semiconductor device
US20030235944A1 (en) Semiconductor device manufacturing method
JP3166746B2 (ja) キャパシタ及びその製造方法
JP3367600B2 (ja) 誘電体薄膜素子の製造方法
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
JP5245383B2 (ja) 半導体装置の製造方法
JP4865978B2 (ja) 半導体装置の製造方法
JP2008186926A (ja) 半導体装置とその製造方法
JP2006005152A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
JP4551725B2 (ja) 半導体装置の製造方法
JP3390340B2 (ja) 誘電体素子の形成方法
JP2004241679A (ja) 半導体装置及びその製造方法
JP2005142453A (ja) 半導体装置の製造方法及び半導体装置
JP2008159952A (ja) 半導体装置の製造方法
JP2008159951A (ja) 半導体装置の製造方法
JP2006202785A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051116

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219