JP2953974B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2953974B2
JP2953974B2 JP7016829A JP1682995A JP2953974B2 JP 2953974 B2 JP2953974 B2 JP 2953974B2 JP 7016829 A JP7016829 A JP 7016829A JP 1682995 A JP1682995 A JP 1682995A JP 2953974 B2 JP2953974 B2 JP 2953974B2
Authority
JP
Japan
Prior art keywords
film
etching
chlorine
platinum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7016829A
Other languages
English (en)
Other versions
JPH08213364A (ja
Inventor
能久 長野
英治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP7016829A priority Critical patent/JP2953974B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to EP99106072A priority patent/EP0932192B1/en
Priority to EP96101154A priority patent/EP0725430B1/en
Priority to DE69613723T priority patent/DE69613723T2/de
Priority to DE69628677T priority patent/DE69628677T2/de
Priority to US08/594,945 priority patent/US5652171A/en
Priority to KR1019960002513A priority patent/KR0185489B1/ko
Priority to CN96101296A priority patent/CN1080926C/zh
Publication of JPH08213364A publication Critical patent/JPH08213364A/ja
Application granted granted Critical
Publication of JP2953974B2 publication Critical patent/JP2953974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路のチップ
に内蔵される高誘電体膜または強誘電体膜を容量絶縁膜
として有する容量素子の誘電体膜をドライエッチングに
より微細加工する際の半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子の微細化が進む中で、
電磁波雑音である不要輻射低減対策に有効な高誘電体膜
を容量絶縁膜とする容量素子を内蔵したマイクロコンピ
ュータや、低電圧で動作でき、かつ高速書き込み読み出
しが可能な強誘電体不揮発性ＲＡＭの開発が盛んに行わ
れている。これら高誘電体膜または強誘電体膜のエッチ
ングは等方性エッチングであるウエットエッチングや選
択性のないイオンミリングにより行われてきた。しか
し、これらの方法では高い加工精度と高いエッチング選
択比を実現できないため、近年ドライエッチング技術の
研究開発が盛んに行われている。高誘電体膜または強誘
電体膜のドライエッチングに用いられるエッチングガス
は、主に塩素に代表されるハロゲンまたはその化合物で
あり、塩素単体または塩化水素、塩化炭素等が報告され
ている。
【０００３】以下従来の半導体装置の製造方法につい
て、図面を参照しながら説明する。図４（ａ）〜（ｄ）
は従来の半導体装置の製造方法を示す工程断面図であ
り、まず図４（ａ）に示すように、下電極用白金膜１、
高誘電体膜または強誘電体膜（以下、誘電体膜という）
２および上電極用白金膜３を、酸化珪素膜を堆積した基
板４上に形成する。次に、上電極用白金膜３と誘電体膜
２とを、フォトレジスト膜５をマスクとして図４（ｂ）
に示すように塩素を含むエッチングガスを使用してドラ
イエッチングする。最後に下電極用白金膜１をドライエ
ッチングして容量素子を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の製造方法では、エッチングされた上電極用白金膜３と
誘電体膜２の側壁部６およびドライエッチングにより露
出した下電極用白金膜１の表面７には、放電によりエッ
チングガスが分解して生成される塩素の原子、イオンま
たはラジカル等が大量に付着し、これらの塩素の原子、
イオンまたはラジカル等が水分と容易に反応して酸性の
水溶液、すなわち塩酸となり、酸化物よりなる誘電体膜
は塩酸と激しく反応して侵食される。
【０００５】そのため、塩酸に曝されている側壁部６の
誘電体膜２は、図４（ｃ）に示すように塩酸に溶解して
欠損部８が発生したり、または図４（ｄ）に示すように
誘電体とは異なる他の物質９に変化して容量絶縁膜とし
ての機能を喪失したりして、容量素子の短絡や漏れ電流
の増加が多発するという課題を有していた。また、この
水分の吸着は、半導体装置の製造工程において、基板を
大気中に曝したり、水洗したりする等の作業中に必ず発
生し、避けることができないものである。
【０００６】このような不都合は臭素や沃素をエッチン
グガスに使用した場合においても認められる。
【０００７】本発明は上記従来の課題を解決するもので
あり、誘電体膜の側壁部やエッチングにより露出する部
分に残留する塩素、臭素または沃素等の量を低減でき、
したがって誘電体膜の侵食や容量素子の短絡等の発生を
抑制することができる半導体装置の製造方法を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、回路素子や配線等が形成された基板上に絶
縁膜、下電極用白金膜、誘電体膜および上電極用白金膜
を形成し、上電極用白金膜および誘電体膜を塩素、臭素
および沃素の少なくとも一種を含むエッチングガスを使
用して選択的にドライエッチングした後、弗素を含むガ
スを放電させることにより発生するプラズマを照射する
ものである。
【０００９】
【作用】したがって本発明によれば、上電極用白金膜と
誘電体膜をドライエッチングした後に水分と反応するこ
とがない弗素を含むガスを放電させることにより発生す
るプラズマを照射して側壁部等に残留する塩素、臭素お
よび沃素の少なくとも一種を弗素と置換させるために、
側壁部の誘電体膜の侵食や変質を抑制でき、その結果容
量素子の短絡や漏れ電流の増加をなくすことができる。
【００１０】
【実施例】以下本発明の実施例について、図１を参照し
ながら従来例と同一部分には同一符号を付して説明す
る。
【００１１】図１（ａ）〜（ｃ）は本発明の実施例にお
ける半導体装置の製造方法における容量素子の形成工程
を示す図である。
【００１２】まず図１（ａ）に示すように上電極用白金
膜３と誘電体膜２を、塩素を含むエッチングガスにより
ドライエッチングする。このとき上電極用白金膜３と誘
電体膜２の側壁部６、ならびにエッチングにより露出し
た下電極用白金膜１の表面７には、放電によりエッチン
グガスが分解して生じた塩素の原子、イオンまたはラジ
カル等が大量に付着する。
【００１３】次に、上記ドライエッチングにより塩素の
原子およびイオン、ラジカル等が大量に付着した基板４
に弗素またはそれを含むガスを放電させて発生させたプ
ラズマを照射し、付着した塩素の原子等を弗素の原子に
よって置換する。
【００１４】この場合、塩素が側壁部６の白金や誘電体
と強く結合した状態でないため、活性な弗素プラズマを
照射することにより容易に除去することができる。つま
り、上電極用白金膜３と誘電体膜２をドライエッチング
した後に弗素を含むガスを放電させることにより発生す
るプラズマを照射すると、図１（ｂ）に示すように塩素
は弗素により容易に置換され、図１（ｃ）に示すように
側壁部６や下電極用白金膜１の表面は水分と反応しにく
い弗素によって覆われることになる。
【００１５】そして、下電極用白金膜１を選択的にドラ
イエッチングして容量素子の電極を所定のパターンに形
成する。
【００１６】次に本発明の参考例について、図２を用い
て説明する。図２（ａ），（ｂ）は本発明の参考例とし
てドライエッチング後の熱処理によって側壁部６に付着
した塩素の原子等の除去を行う工程を示す図である。
【００１７】図２（ａ）に示すように第１の実施例と同
様に上電極用白金膜３と誘電体膜２をドライエッチング
した後、側壁部６や下電極用白金膜１の表面７に塩素の
原子、イオンまたはラジカル等が大量に付着した基板４
を図２（ｂ）に示すように加熱処理を行うことによって
付着した塩素の原子等を除去することができる。この加
熱処理で、第１の実施例で述べたように塩素が側壁部６
の白金や誘電体と強く結合した状態でないため、熱エネ
ルギーを基板４に与えることにより容易に脱離する。
【００１８】そして、下電極用白金膜１を選択的にドラ
イエッチングして容量素子の電極を所定のパターンに形
成する。
【００１９】この加熱処理で、実施例で述べたように塩
素が側壁部６の白金や誘電体と強く結合した状態でない
ため、熱エネルギーを基板４に与えることにより容易に
脱離する。
【００２０】次に実施例および参考例において得られた
半導体装置の基板４上に残留した塩素濃度の変化を図３
に示す。なお、図３に示した値は、第１の実施例におい
て四弗化炭素５０ｓｃｃｍ、圧力１Ｔｏｒｒ、ＲＦパワ
ー１００Ｗ負荷という条件で放電させて得た弗素プラズ
マを３０秒間照射して測定したものであり、また第２の
実施例においては基板を大気圧と同じ窒素雰囲気中に保
持し、温度１８０℃で６０秒間加熱して測定したもので
ある。この図において、縦軸は残留塩素濃度を表し、塩
素を含むエッチングガスによりドライエッチングした直
後の残留塩素濃度を基準としている。横軸は本発明の実
施例および参考例におけるそれれの処理を表す。
【００２１】図３から明らかなように、弗素を含むガス
を放電させて発生するプラズマを照射することにより、
残留塩素濃度が約１／３まで低減されていることがわか
る。
【００２２】また基板４の加熱により残留塩素濃度が同
じく約１／３まで低減され、第１の実施例で示した弗素
プラズマの照射後と同等の効果があることがわかる。
【００２３】このように上記実施例によれば、基板に水
分が吸着しても酸性の侵食性水溶液が形成されることが
ないため、側壁部の誘電体膜が侵食されたり変質したり
することがなく、容量素子の短絡や漏れ電流の増加を防
止することができる。
【００２４】なお、エッチングガスとして上述の実施例
では塩素を用いたが、塩素に代えて臭素または沃素を含
むエッチングガス、もしくは塩素，臭素および沃素の二
種以上を混合したエッチングガスを使用しても、上述の
実施例と同等の効果を得ることができた。
【００２５】また第２の実施例において加熱雰囲気とし
て窒素を用いたが、他の不活性ガスを用いても、または
真空中でも同等の効果を得ることができた。さらに加熱
温度を１８０℃としたが、１５０℃以上であって半導体
装置の特性に実質的な変化を生じさせない範囲内の温度
であれば同等の効果を得ることができる。
【００２６】
【発明の効果】本発明は回路素子や配線等が形成された
基板上に絶縁膜、下電極用白金膜、誘電体膜および上電
極用白金膜を形成し、上電極用白金膜および誘電体膜を
塩素、臭素および沃素の少なくとも一種を含むエッチン
グガスを使用して選択的にドライエッチングした後、弗
素を含むガスを放電させることにより発生するプラズマ
を照射しているために、また誘電体膜をドライエッチン
グした後に基板を加熱しているために、ドライエッチン
グ後の容量絶縁膜の側壁部の侵食や変質を抑制でき、容
量素子の短絡や漏れ電流の増加をなくすことができると
いう効果を有するものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の実施例の半導体装置
の製造方法における容量素子の形成工程図
【図２】（ａ）および（ｂ）は参考例の半導体装置の製
造方法における容量素子の形成工程図
【図３】本発明の実施例および参考例と従来例における
基板上の残留塩素量を比較する特性図
【図４】（ａ）および（ｂ）は従来の半導体装置の製造
方法における容量素子の形成工程図（ｃ）および（ｄ）
は従来の半導体装置の製造方法における課題を説明する
断面図
【符号の説明】
１ 下電極用白金膜 ２ 誘電体膜 ３ 上電極用白金膜 ４ 基板

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 回路素子や配線等が形成された基板上に
    絶縁膜、下電極用白金膜、高誘電体膜または強誘電体膜
    および上電極用白金膜を形成し、前記上電極用白金膜お
    よび前記高誘電体膜または強誘電体膜を塩素、臭素およ
    び沃素の少なくとも一種を含むエッチングガスを使用し
    て選択的にドライエッチングした後、弗素またはそれを
    含むガスを放電させることにより発生するプラズマを照
    射することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 弗素またはそれを含むガスを放電させて
    得たプラズマを照射し、前記上電極用白金膜と前記高誘
    電体膜または強誘電体膜の側壁部、ならびにエッチング
    により露出した前記下電極用白金膜の表面に付着したエ
    ッチングガスの分解生成物を弗素で置換することを特徴
    とする請求項１に記載の半導体装置の製造方法。
JP7016829A 1995-02-03 1995-02-03 半導体装置の製造方法 Expired - Fee Related JP2953974B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP7016829A JP2953974B2 (ja) 1995-02-03 1995-02-03 半導体装置の製造方法
EP96101154A EP0725430B1 (en) 1995-02-03 1996-01-27 Method of manufacturing semiconductor device having capacitor
DE69613723T DE69613723T2 (de) 1995-02-03 1996-01-27 Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator
DE69628677T DE69628677T2 (de) 1995-02-03 1996-01-27 Ätzen einer Platinelektrode und eine dielektrische oder ferroelektrische Schicht
EP99106072A EP0932192B1 (en) 1995-02-03 1996-01-27 Etching of a platinum electrode and a dielectric or ferroelectric layer
US08/594,945 US5652171A (en) 1995-02-03 1996-01-31 Method of manufacturing semiconductor device having capacitor
KR1019960002513A KR0185489B1 (ko) 1995-02-03 1996-02-02 반도체장치의 제조방법
CN96101296A CN1080926C (zh) 1995-02-03 1996-02-02 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7016829A JP2953974B2 (ja) 1995-02-03 1995-02-03 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7332799A Division JPH11340214A (ja) 1999-03-18 1999-03-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08213364A JPH08213364A (ja) 1996-08-20
JP2953974B2 true JP2953974B2 (ja) 1999-09-27

Family

ID=11927088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7016829A Expired - Fee Related JP2953974B2 (ja) 1995-02-03 1995-02-03 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US5652171A (ja)
EP (2) EP0725430B1 (ja)
JP (1) JP2953974B2 (ja)
KR (1) KR0185489B1 (ja)
CN (1) CN1080926C (ja)
DE (2) DE69628677T2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251983A (ja) * 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
DE19646208C2 (de) * 1996-11-08 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Kondensators und Speicherfeld
KR19980060614A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 제조방법
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
DE19712540C1 (de) * 1997-03-25 1998-08-13 Siemens Ag Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
KR100458293B1 (ko) * 1997-12-20 2005-02-05 주식회사 하이닉스반도체 반도체소자의금속배선후처리방법
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
KR100333127B1 (ko) * 1998-06-29 2002-09-05 주식회사 하이닉스반도체 반도체소자의캐패시터제조방법
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6204172B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
US7060584B1 (en) * 1999-07-12 2006-06-13 Zilog, Inc. Process to improve high performance capacitor properties in integrated MOS technology
US6458648B1 (en) * 1999-12-17 2002-10-01 Agere Systems Guardian Corp. Method for in-situ removal of side walls in MOM capacitor formation
KR100358149B1 (ko) * 2000-06-30 2002-10-25 주식회사 하이닉스반도체 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법
US20020123008A1 (en) 2000-12-21 2002-09-05 Ning Xiang J. Isotropic etch to form MIM capacitor top plates
US6444479B1 (en) * 2001-04-18 2002-09-03 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
JP4032916B2 (ja) * 2001-11-28 2008-01-16 三菱化学株式会社 エッチング液
EP1321977A1 (en) * 2001-12-17 2003-06-25 AMI Semiconductor Belgium BVBA Method for reducing residual electric charge created by a previous process step on a conductive structure
JP2003257942A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
US7071117B2 (en) * 2004-02-27 2006-07-04 Micron Technology, Inc. Semiconductor devices and methods for depositing a dielectric film
JP2006313833A (ja) * 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
US20060278339A1 (en) * 2005-06-13 2006-12-14 Lam Research Corporation, A Delaware Corporation Etch rate uniformity using the independent movement of electrode pieces
JP2009266952A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp デバイスの製造方法及び製造装置
JP2011119779A (ja) * 2011-03-22 2011-06-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
CN102956430A (zh) * 2012-05-25 2013-03-06 深圳市华星光电技术有限公司 取代膜层上氯原子的方法
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325984B2 (en) * 1980-07-28 1998-03-03 Fairchild Camera & Inst Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films
JPS593927A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 薄膜のエツチング方法
JPS59189633A (ja) * 1983-04-13 1984-10-27 Fujitsu Ltd 半導体装置の製造方法
JPS61160939A (ja) * 1985-01-09 1986-07-21 Nec Corp ドライエツチング後Ｓｉ表面損傷の乾式による除去方法
US4666555A (en) * 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
US4847212A (en) * 1987-01-12 1989-07-11 Itt Gallium Arsenide Technology Center Self-aligned gate FET process using undercut etch mask
JPH02151031A (ja) * 1988-12-02 1990-06-11 Hitachi Ltd 半導体装置の製造方法
JPH03155621A (ja) * 1989-07-12 1991-07-03 Toshiba Corp ドライエッチング方法
US5316572A (en) * 1989-12-11 1994-05-31 Nmb Ltd. Method of manufacturing concrete for placement in air not requiring consolidation
DE69132811T2 (de) * 1990-06-27 2002-04-04 Fujitsu Ltd., Kawasaki Verfahren zum herstellen eines integrierten halbleiterschaltkreises
JPH0467636A (ja) * 1990-07-06 1992-03-03 Mitsubishi Electric Corp 半導体装置の製造方法
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
JPH0649667A (ja) * 1992-07-30 1994-02-22 Sharp Corp ドライエッチング方法及びその装置
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5652171A (en) 1997-07-29
CN1080926C (zh) 2002-03-13
CN1136218A (zh) 1996-11-20
DE69613723T2 (de) 2002-04-25
DE69628677T2 (de) 2004-05-13
EP0725430A2 (en) 1996-08-07
DE69613723D1 (de) 2001-08-16
KR0185489B1 (ko) 1999-04-15
EP0725430A3 (en) 1998-05-27
DE69628677D1 (de) 2003-07-17
EP0725430B1 (en) 2001-07-11
EP0932192B1 (en) 2003-06-11
EP0932192A1 (en) 1999-07-28
JPH08213364A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
JP2953974B2 (ja) 半導体装置の製造方法
US6254792B1 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
US6162738A (en) Cleaning compositions for high dielectric structures and methods of using same
EP1880414B1 (en) Method for resist strip in presence of regular low k and/or porous low k dielectric materials
JPH0218578B2 (ja)
JPH03114226A (ja) 微細構造デバイスにおけるＳｉエッチング残留物除去方法
KR20010082607A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
JP2001035841A (ja) ペロブスカイト強誘電性材料のウェット・エッチング・プロセスと溶液
US6444584B1 (en) Plasma etch method for forming composite silicon/dielectric/silicon stack layer
US5425843A (en) Process for semiconductor device etch damage reduction using hydrogen-containing plasma
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
US6544896B1 (en) Method for enhancing etching of TiSix
JPH11340214A (ja) 半導体装置の製造方法
JP3416320B2 (ja) 半導体装置の製造方法
JP3414013B2 (ja) 半導体装置の製造方法
JP3081200B2 (ja) 電子デバイスの製造方法
US20070178657A1 (en) Method of manufacturing a semiconductor device
JPH1050680A (ja) 白金薄膜の乾式食刻方法
KR100209637B1 (ko) 백금 식각방법
JP3896123B2 (ja) 半導体装置の製造方法
KR0168208B1 (ko) 다중합체 제거방법
JPH0218577B2 (ja)
JP3028306B2 (ja) 半導体素子の多層膜の乾式エッチング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees