JPH09251983A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH09251983A
JPH09251983A JP8059696A JP5969696A JPH09251983A JP H09251983 A JPH09251983 A JP H09251983A JP 8059696 A JP8059696 A JP 8059696A JP 5969696 A JP5969696 A JP 5969696A JP H09251983 A JPH09251983 A JP H09251983A
Authority
JP
Japan
Prior art keywords
film
gas
iridium
etching
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8059696A
Other languages
English (en)
Inventor
Akira Kanzawa
公 神澤
Takashi Nakamura
孝 中村
Kenji Kaneda
賢二 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PLASMA SYST KK
PLASMA SYSTEM
Rohm Co Ltd
Original Assignee
PLASMA SYST KK
PLASMA SYSTEM
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PLASMA SYST KK, PLASMA SYSTEM, Rohm Co Ltd filed Critical PLASMA SYST KK
Priority to JP8059696A priority Critical patent/JPH09251983A/ja
Priority to CA002199878A priority patent/CA2199878A1/en
Priority to EP97400562A priority patent/EP0795896A3/en
Priority to KR1019970008770A priority patent/KR970067689A/ko
Publication of JPH09251983A publication Critical patent/JPH09251983A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338Etching
    • C04B41/5346Dry etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • ing And Chemical Polishing (AREA)
  • Non-Volatile Memory (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 デポを発生させることなく、PZT、Ir系
等の膜をエッチングし得るドライエッチング方法を提供
する。 【解決手段】 PZT膜2をレジスト3をマスクとして
平行平板型RIE装置を用いてエッチングする。エッチ
ングガスとしてBCl3 とCl2 の混合ガスを用いる
と、揮発性の高い反応生成物が得られることによって、
デポの発生がなく、エッチングを行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体メモリ、例
えば浮遊ゲートを用いた強誘電RAM等に用いられる、
強誘電材料膜のチタン酸ジルコン酸鉛系膜、ストロンチ
ウム系膜、ビスマス系膜、電極材料膜のイリジウム系
膜、白金/チタン系膜、の各単層膜、もしくはこれらの
膜の組合せからなる積層膜、のドライエッチング方法に
関するものである。
【0002】
【従来の技術】近年、不揮発性メモリの一種である強誘
電RAMの研究開発が盛んに行なわれている。強誘電R
AMは記憶素子として強誘電体を使用することで不揮発
性を実現しており、同様に不揮発性を有するフラッシュ
メモリがROMであるのに対して、強誘電RAMはRA
M、すなわちビット毎のアクセスが自由であり、スピー
ドが速い、といった利点を有している。
【0003】特に、浮遊ゲートを用いた強誘電RAM
は、1トランジスタのメモリセル構造として強誘電体で
あるチタン酸ジルコン酸鉛(Pb(Zrx・Ti1-x)O3、以下、
PZTと記す)を電極材料であるイリジウム/二酸化イ
リジウム膜(以下、Ir/IrO2 と記す)で挟み、P
ZT中の鉛の拡散、反応を防いだことにより強誘電性の
劣化が防止され、書換え回数が飛躍的に向上する、とい
う優れた特性を得ることができた。
【0004】
【発明が解決しようとする課題】ところで、浮遊ゲート
を用いた強誘電RAMを製造するにあたって、従来、レ
ジストをマスクとしてIr/IrO2 /PZT/Ir/
IrO2 という積層膜に対して連続ドライエッチングを
行なった実績がなかった。
【0005】例えば、強誘電性を利用した種々のデバイ
スに用いられるPZTの単層膜であれば、特開平7−9
4471号公報に示されるように、SF6 とCHF3
混合ガスでドライエッチングを行なうという方法が既に
提案されている。ところが、この方法の場合、(1)エ
ッチングレートが50nm/min 以下しか得られず、量産
性に欠ける、(2)エッチング面にSF6 中のS成分に
起因するデポが生じる、(3)対レジスト選択比が小さ
く、異方性形状が得られない、という問題があった。し
かしながら、このガス系以外のエッチングガスは検討さ
れたことがなかった。
【0006】一方、PZT膜を含まないIr/IrO2
膜のドライエッチング方法も並行して検討されている
が、満足するものは未だ得られていない。その他、この
種のデバイスには、強誘電材料としてSrTiO3 等の
ストロンチウム(以下、Srと記す)系膜、Y1(S
r,Bi,Taの酸化物)等のビスマス(以下、Biと
記す)系膜、電極材料膜として白金/チタン(以下、P
t/Tiと記す)系膜、等が用いられるが、これらの膜
は従来の半導体製造分野の中ではエッチングの実績があ
まりなく、適切なエッチング方法が未だ見い出されてい
ないのが現状であった。
【0007】本発明は、上記の問題点を解決するために
なされたものであって、強誘電材料膜のPZT系膜、S
r系膜、Bi系膜、電極材料膜のIr系膜、Pt/Ti
系膜、の各単層膜、またはこれらの膜の組合せからなる
積層膜に対して好適なドライエッチング方法を提供する
ことを目的とする。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のドライエッチング方法は、エッチングガ
スとして塩素系ガス、またはCF4、C26 等のガス、
または塩素系ガスとフッ素系ガスの混合ガス、もしくは
臭素系ガスを用いることを特徴とするものである。
【0009】
【発明の実施の形態】以下、本発明の第1の実施の形態
を図1を参照して説明する。第1の実施の形態は、PZ
T単層膜のドライエッチング方法であって、PZT膜を
レジストをマスクとして平行平板型反応性イオンエッチ
ング(以下、RIEと記す)装置を用いてエッチングす
る例である。
【0010】エッチングガスとしてBCl3 とCl2
混合ガス(塩素系ガス)を用いることとし、RIE装置
によるエッチング条件としては、例えばRF周波数1
3.56MHz 、RFパワー800W、圧力10〜30mTo
rr、ステージ温度10℃、電極間ギャップ30〜80m
m、ガス流量BCl3 /Cl2 =30sccm/30sccm、
とする。
【0011】上記の方法によりエッチングを行うと、次
式のような反応が起こる。 BCl3 + Cl2 + PZT(Pb(Zr,Ti)O3) + CxHyOz → PbCl4 + ZrCl4 + TiCl4 + CO + H2O + BClx + … (1)
【0012】図1は本方法と従来の方法を用いてエッチ
ングを行った際のエッチング形状を比較した図であっ
て、図中符号1は下地膜、2はPZT膜、3はレジスト
である。SF6 とCHF3 の混合ガスを用いた従来のエ
ッチング方法では、PZT膜2上に図1(b)に示すよ
うなS成分に起因するデポ4が発生していた。それに対
して、本方法では、上記反応式(1)に示すPbCl4 、Zr
Cl4 、TiCl4 等は比較的蒸気圧が高い反応生成物のた
め、図1(a)に示すように、エッチング面に余分なデ
ポ等が発生することなく、異方性のエッチングを行うこ
とができた。
【0013】なお、エッチングガスとしてはBCl3
Cl2 の混合ガス以外にも、例えばSiCl4 等の塩素
系ガス、C26等のフッ素系ガス、HBr等の臭素系ガ
スを用いることもできる。例えばHBrを用いた場合に
は、本実施の形態と同様、反応により生成されるPbBr4
が揮発性を有するからである。
【0014】次に、本発明の第2の実施の形態を図2を
参照して説明する。第2の実施の形態は、Ir/IrO
2 /PZT/Ir/IrO2 の積層膜のドライエッチン
グ方法である。
【0015】図2はこの積層膜の構造例を示す図であっ
て、Si基板6上にゲート酸化膜としてのSiO2
7、フローティングゲートとしてのポリシリコン膜8が
順次積層されており、その上方にIrO2 膜9/Ir膜
10(電極)/PZT膜11(強誘電体)/IrO2
9/Ir膜10(コントロールゲート)が順次積層され
ている。
【0016】そして、レジスト12をマスクとして、I
r/IrO2 /PZT/Ir/IrO2 の連続エッチン
グを行なう際には、平行平板型RIE装置でエッチング
ガスとしてBCl3 とCl2 の混合ガスを用いてエッチ
ングを行なった。エッチングの具体的な条件は第1の実
施の形態と同様である。
【0017】本実施の形態のエッチング方法において
も、エッチングガスとしてBCl3 とCl2 の混合ガス
を用いたことにより揮発性の高い反応生成物が得られる
ため、エッチング面にデポが発生することなく、異方性
のエッチングを行うことができる。
【0018】次に、本発明の第3の実施の形態について
説明する。第3の実施の形態は、Ir/IrO2 膜のド
ライエッチング方法である。
【0019】レジストをマスクとしてIr/IrO2
のエッチングを行なう際に、平行平板型エッチング装置
でエッチングガスとして、Cl2 とBCl3 の混合ガ
ス、Cl2 とBCl3 にSF6 を適量添加した混合ガ
ス、を用いてエッチングを行なった。エッチングの具体
的な条件は第1の実施の形態と同様である。
【0020】従来、Ir/IrO2 のドライエッチング
の報告例はなかったが、の混合ガスを用いるとエッチ
ングが可能であることがわかった。ただしその場合、エ
ッチング後のレジスト剥離工程でレジストの側壁にIr
の再付着(ラビットイヤー)が発生し、それを酸素プラ
ズマで除去できない、という問題が残った。ところが、
のガスを用いた場合、の混合ガスにさらにSF6
添加したことにより反応時にIrF6 が生成され、揮発
性の高いIrF6 はレジストに付着しないため、ラビッ
トイヤーの形成を防止しつつエッチングを行うことがで
きた。なお、フッ素系ガスの添加量が少な過ぎるとラビ
ットイヤーが残り、多過ぎるとフッ素系ガスはレジスト
のエッチング速度が速いため、レジストが後退すること
により低テーパ形状となる。
【0021】なお、第3の実施の形態においては、添加
するフッ素系ガスとしてSF6 を用いたが、C26
を用いても同様の効果を得ることができる。
【0022】また、上記実施の形態の膜以外にも、強誘
電材料膜であるPZT系膜としてPZTのドーパント
品、例えばPLZT((Pb,La)(Zr,Ti)O3)、PTO(Pb
TiO3)、SrTiO3 等のSr系膜、Bi系膜、電極材
料膜であるPt/Ti系膜、等の単層膜、またはこれら
の膜の組合せからなる積層膜に本発明を適用することが
できる。例えば、主な被エッチング膜とエッチングガス
の組み合わせを示すと、以下の表1のようになる。
【表1】
【0023】表1において、エッチング可能な被エッチ
ング膜とエッチングガスの組み合わせを「○」、エッチ
ングは可能であるが実用上若干の問題がある(例えばエ
ッチングレートが低い、デポが発生する、等)組み合わ
せを「△」、エッチング不可能な組み合わせを「×」で
示した。本発明によれば、この表に示すような被エッチ
ング膜とエッチングガスの組み合わせでエッチングが可
能であることが確認できた。
【0024】
【発明の効果】以上、詳細に説明したように、本発明の
ドライエッチング方法によれば、塩素系ガス、フッ素系
ガス等の適切なエッチングガスを用いることにより、エ
ッチング面にデポを発生させることなく、強誘電材料膜
のPZT系膜、Sr系膜、Bi系膜、電極材料膜のIr
系膜、Pt/Ti系膜、の各単層膜、またはこれらの膜
の組合せからなる積層膜のエッチングを行なうことが可
能となる。また特に、Ir/IrO2 膜をドライエッチ
ングする際に、エッチングガスにフッ素系ガスを添加す
るとラビットイヤーを発生させることなく、エッチング
を行なうことが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のドライエッチング
方法によりエッチングを行った際のPZT膜の断面図で
ある。
【図2】本発明の第2の実施の形態のドライエッチング
方法によりエッチングを行った際の積層膜の断面図であ
る。
【符号の説明】
1 下地膜 2,11 PZT膜 3,12 レジスト 4 デポ 6 Si基板 7 SiO2 膜 8 ポリシリコン膜 9 Ir膜 10 IrO2
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8242 H01L 29/78 371 N15,F2 21/8247 29/788 29/792 (72)発明者 金田 賢二 東京都国立市谷保992 株式会社プラズマ システム内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 強誘電材料膜であるチタン酸ジルコン酸
    鉛系膜、ストロンチウム系膜、ビスマス系膜、電極材料
    膜であるイリジウム系膜、白金/チタン系膜、の各単層
    膜、またはこれらの膜の組合せからなる積層膜のドライ
    エッチング方法であって、 エッチングガスとして塩素系ガスを用いることを特徴と
    するドライエッチング方法。
  2. 【請求項2】 強誘電材料膜であるチタン酸ジルコン酸
    鉛系膜、ストロンチウム系膜、ビスマス系膜、電極材料
    膜であるイリジウム系膜、の各単層膜、またはこれらの
    膜の組合せからなる積層膜のドライエッチング方法であ
    って、 エッチングガスとしてCF4、C26 のいずれかを用い
    ることを特徴とするドライエッチング方法。
  3. 【請求項3】 強誘電材料膜であるチタン酸ジルコン酸
    鉛系膜、ストロンチウム系膜、ビスマス系膜、電極材料
    膜であるイリジウム系膜、白金/チタン系膜、の各単層
    膜、またはこれらの膜の組合せからなる積層膜のドライ
    エッチング方法であって、 エッチングガスとして塩素系ガスとフッ素系ガスの混合
    ガスを用いることを特徴とするドライエッチング方法。
  4. 【請求項4】 強誘電材料膜であるチタン酸ジルコン酸
    鉛系膜、ストロンチウム系膜、ビスマス系膜、電極材料
    膜であるイリジウム系膜、白金/チタン系膜、の各単層
    膜、またはこれらの膜の組合せからなる積層膜のドライ
    エッチング方法であって、 エッチングガスとして臭素系ガスを用いることを特徴と
    するドライエッチング方法。
JP8059696A 1996-03-15 1996-03-15 ドライエッチング方法 Pending JPH09251983A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8059696A JPH09251983A (ja) 1996-03-15 1996-03-15 ドライエッチング方法
CA002199878A CA2199878A1 (en) 1996-03-15 1997-03-13 Dry etching method
EP97400562A EP0795896A3 (en) 1996-03-15 1997-03-13 Dry etching method
KR1019970008770A KR970067689A (ko) 1996-03-15 1997-03-14 드라이 에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8059696A JPH09251983A (ja) 1996-03-15 1996-03-15 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH09251983A true JPH09251983A (ja) 1997-09-22

Family

ID=13120640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8059696A Pending JPH09251983A (ja) 1996-03-15 1996-03-15 ドライエッチング方法

Country Status (4)

Country Link
EP (1) EP0795896A3 (ja)
JP (1) JPH09251983A (ja)
KR (1) KR970067689A (ja)
CA (1) CA2199878A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321703B1 (ko) * 1998-12-24 2002-03-08 박종섭 반도체 소자의 강유전체 캐패시터 제조방법
KR100321695B1 (ko) * 1998-12-30 2002-06-27 박종섭 반도체 소자의 강유전체 캐패시터 제조방법
KR100495913B1 (ko) * 2000-12-30 2005-06-17 주식회사 하이닉스반도체 반도체소자 제조 방법
US7371588B2 (en) 2004-09-13 2008-05-13 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
JP2009212289A (ja) * 2008-03-04 2009-09-17 Fujifilm Corp ドライエッチング方法及びドライエッチング装置
US7928479B2 (en) 2005-06-17 2011-04-19 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
TW383427B (en) * 1998-04-03 2000-03-01 United Microelectronics Corp Method for etching tantalum oxide
GB2337361B (en) * 1998-05-06 2000-03-29 United Microelectronics Corp Method of etching tantalum oxide layer
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
US6436838B1 (en) * 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
US6642567B1 (en) 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
US7015049B2 (en) * 2003-09-03 2006-03-21 Infineon Technologies Ag Fence-free etching of iridium barrier having a steep taper angle

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292323A (ja) * 1985-10-17 1987-04-27 Nec Corp ドライエツチング方法
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
US5368687A (en) * 1993-03-15 1994-11-29 Micron Technology, Inc. Semiconductor processing method of etching insulating inorganic metal oxide materials and method of cleaning metals from the surface of semiconductor wafers
US5443688A (en) * 1993-12-02 1995-08-22 Raytheon Company Method of manufacturing a ferroelectric device using a plasma etching process
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321703B1 (ko) * 1998-12-24 2002-03-08 박종섭 반도체 소자의 강유전체 캐패시터 제조방법
KR100321695B1 (ko) * 1998-12-30 2002-06-27 박종섭 반도체 소자의 강유전체 캐패시터 제조방법
KR100495913B1 (ko) * 2000-12-30 2005-06-17 주식회사 하이닉스반도체 반도체소자 제조 방법
US7371588B2 (en) 2004-09-13 2008-05-13 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
US7928479B2 (en) 2005-06-17 2011-04-19 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US8614104B2 (en) 2005-06-17 2013-12-24 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device
JP2009212289A (ja) * 2008-03-04 2009-09-17 Fujifilm Corp ドライエッチング方法及びドライエッチング装置

Also Published As

Publication number Publication date
EP0795896A3 (en) 1999-06-02
KR970067689A (ko) 1997-10-13
EP0795896A2 (en) 1997-09-17
CA2199878A1 (en) 1997-09-15

Similar Documents

Publication Publication Date Title
JPH09251983A (ja) ドライエッチング方法
JP4674747B2 (ja) Rramに応用するための単一マスクpt/pcmo/ptスタックのエッチングプロセス
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
JP3212930B2 (ja) 容量及びその製造方法
US6436838B1 (en) Method of patterning lead zirconium titanate and barium strontium titanate
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
US6475860B2 (en) Method for manufacturing a ferroelectric random access memory device
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
JP4445091B2 (ja) 強誘電体記憶素子
JP3166746B2 (ja) キャパシタ及びその製造方法
US6730562B2 (en) Method of patterning ferroelectric layers
JP2000223666A (ja) 半導体メモリ素子の製造方法
JP3166747B2 (ja) キャパシタの製造方法及びキャパシタ
KR20000067642A (ko) 강유전체 캐패시터 구조체의 건식식각 방법
US20020008079A1 (en) Dry etching method for iridium electrode
US6790678B2 (en) Method for forming capacitor of ferroelectric random access memory
JP2006060203A (ja) FeRAM用途のためのPt/PGOエッチングプロセス
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
JPH1027888A (ja) 強誘電体容量絶縁膜用積層電極およびこれを用いた強誘電体容量素子
JPH09251980A (ja) ドライエッチング方法
JP2000174228A (ja) 半導体集積回路及びその製造方法
JP3039461B2 (ja) 容量素子の製造方法
KR100321703B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
US7267996B2 (en) Iridium etching for FeRAM applications
KR100234363B1 (ko) 강유전막의 식각 가스

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302