KR100321695B1 - 반도체 소자의 강유전체 캐패시터 제조방법 - Google Patents
반도체 소자의 강유전체 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR100321695B1 KR100321695B1 KR1019980061104A KR19980061104A KR100321695B1 KR 100321695 B1 KR100321695 B1 KR 100321695B1 KR 1019980061104 A KR1019980061104 A KR 1019980061104A KR 19980061104 A KR19980061104 A KR 19980061104A KR 100321695 B1 KR100321695 B1 KR 100321695B1
- Authority
- KR
- South Korea
- Prior art keywords
- iro
- film
- sccm
- pzt
- etching
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 229910020684 PbZr Inorganic materials 0.000 claims description 5
- 230000001052 transient effect Effects 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 21
- 239000010409 thin film Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 강유전체 캐패시터 제조방법에 관한 것이며, PZT/IrO2적층 구조 또는 PZT막, IrO2막 각각을 패터닝함에 있어서 포토레이스트를 식각 마스크로 사용하더라도 PZT 및 IrO2의 선택비를 확보할 수 있는 반도체 소자의 강유전체 캐패시터 제조방법을 제공하는데 그 목적이 있다. 본 발명에서는 식각 마스크에 대한 PZT의 선택비를 증가시키기 위하여 Ar/Cl2/CF4혼합가스(Ar 5∼50sccm, Cl25∼20sccm, CF45∼30sccm의 유량비)를 사용하며, IrO2의 선택비를 증가시키기 위하여 Ar/Cl2혼합가스를 사용한다. 이 경우, 포토레지스트 패턴을 식각 마스크로 사용하더라도 선택비를 확보할 수 있으며, 인-시츄(in-situ) 식각이 용이하다.
[색인어]
강유전체 캐패시터, 식각 선택비, 포토레지스트, Ar/Cl2/CF4혼합가스, Ar/Cl2혼합가스
Description
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 강유전체 캐패시터 제조방법 관한 것이다.
강유전체 메모리 소자(Ferroelectric Random Access Memory, FeRAM)는 (Sr,Bi)Ta2O9(SBT), PbZr1-xTixO3(PZT) 등의 강유전체 물질을 캐패시터 유전체로 사용하는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 메모리하고 있는 장점이 있을 뿐만 아니라, 동작 속도 측면에서도 기존의 DRAM(Dynamic Random Access Memory)에 필적하기 때문에 차세대 메모리 소자로 각광받고 있다.
강유전체 메모리 소자 개발 초기에는 캐패시터 유전체로서 주로 SBT 박막을 사용하였으나, 최근에는 SBT 박막에 비해 수십 배 가량 높은 유전율을 가지는 PZT를 적용하는 강유전체 캐패시터에 관한 연구가 많이 진행되고 있다.
이와 같이 강유전체 캐패시터를 제조함에 있어서, 우수한 유전체 특성을 확보하기 위해서는 상·하부 전극 및 그 주변 물질의 선택과 적절한 공정의 제어가 필수적이다.
PZT 박막을 유전체로 사용하는 캐패시터 제조에 있어서, 주로 IrO2막을 하부전극으로 사용하고 있다. 따라서, 하부 전극 재료로서 IrO2막을 증착하고, 그 상부에 PZT 박막을 증착한 후에 이들을 선택 식각하여 하부 전극 및 강유전체 박막을 패터닝하는 공정을 거치게 되는데, 아직까지 이들 물질의 식각 공정은 개발 초기 상태에 머물고 있는 실정이다.
통상의 포토레지스트 패턴을 식각 마스크로 사용하는 경우, 포토레지스트에 대한 PZT 박막이나 IrO2막의 선택비가 매우 낮기 때문에 패턴 형성에 어려움이 있었다. 또한, 하드 마스크(hard mask)를 사용하는 경우에는 후속 공정시 하드 마스크를 제거하는데 어려움이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, PZT/IrO2적층 구조 또는 PZT막, IrO2막 각각을 패터닝함에 있어서 포토레지스트를 식각 마스크로 사용하더라도 PZT 및 IrO2의 선택비를 확보할 수 있는 반도체 소자의 강유전체 캐패시터 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 PZT 강유전체 캐패시터 제조 공정도.
도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 PZT/IrO2식각 후의 주사전자현미경(SEM) 사진.
* 도면의 주요 부분에 대한 부호의 설명
10 : 층간절연막
11 : 하부 전극용 IrO2막
12 : PZT 박막
13 : 포토레지스트 패턴
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 유전체막으로 PbZr1-xTixO3막을 사용하는 반도체 소자의 강유전체 캐패시터 제조방법에 있어서, 상기 PbZr1-xTixO3막을 Ar 5∼50sccm, Cl25∼20sccm, CF45∼30sccm의 유량비로 혼합된 Ar/Cl2/CF4혼합가스를 사용하여 선택 식각하는 제1 단계를 포함하여 이루어진 반도체 소자의 강유전체 캐패시터 제조방법이 제공된다.
본 발명에서는 식각 마스크에 대한 PZT의 선택비를 증가시키기 위하여 Ar/Cl2/CF4혼합가스(Ar 5∼50sccm, Cl25∼20sccm, CF45∼30sccm의 유량비)를 사용하며, IrO2의 선택비를 증가시키기 위하여 Ar/Cl2혼합가스를 사용한다. 이 경우, 포토레지스트 패턴을 식각 마스크로 사용하더라도 선택비를 확보할 수 있으며, 인-시츄(in-situ) 식각이 용이하다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1a 내지 도 1c는 본 발명의 일 실시예에 따라 제조된 강유전체 캐패시터의 단면을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 공정은, 우선 도 1a에 도시된 바와 같이 소정의 하부층 공정을 마치고, 평탄화된 층간절연막(10)이 형성된 웨이퍼 상에 하부 전극용 IrO2막 (11)을 2000Å 정도의 두께로 증착한다. 이때, 통상적으로 IrO2막(11)의 접착력 향상을 위한 물질막과 확산 방지막 등을 IrO2막(11) 하부에 함께 적용할 수 있다. 계속하여, 통상의 방법으로 IrO2막(11) 상에 PZT 박막(12)을 2000∼2500Å 정도의 두께로 형성한다.
다음으로, 도 1b에 도시된 바와 같이 PZT 박막(12) 상에 하부 전극 형성을 위한 포토레지스트 패턴(13)을 형성하고, 고밀도 플라즈마 발생 장치 내에서 포토레지스트 패턴(13)을 식각 마스크로 Ar/Cl2/CF4혼합가스를 사용하여 PZT 박막(12)을 건식 식각한다.
이때, 상세 공정 조건(recipe)은 다음과 같다.
가) 소오스 전원(source power) : 500∼700W
나) 바이어스 전원(bias power) : 100∼300W
다) 챔버 압력(chamber pressure) : 3∼5mTorr
라) 가스 유량 : Ar 5∼50sccm, Cl25∼20sccm, CF45∼30sccm.
계속하여, 도 1c에 도시된 바와 같이 동일 장비 내에서 위와 같은 공정 조건으로, 단지 CF4가스의 공급을 차단한 채로 IrO2막(11)을 건식 식각한다.
그리고, IrO2막(11)의 과도 식각은 주 식각 조건과 동일하게 수행하며, 30∼ 40%의 과도 식각 비율로 수행한다.
이후, 잔류하는 포토레지스트 패턴(13)을 제거하고, 통상의 상부 전극 형성공정을 진행한다.
첨부된 도면 도 2a 및 도 2b는 전술한 본 발명의 일 실시예에 따라 PZT/IrO2동시 식각을 진행한 직후의 주사전자현미경(SEM) 사진을 도시한 것으로, 식각 마스크로 포토레지스트 패턴에 대한 PZT/IrO2의 충분한 선택비를 확보할 수 있어 도시된 바와 같이 충실한 패턴을 얻을 수 있었다. 도 2a는 단면을, 도 2b는 사시면을 각각 나타내고 있으며, 도면 부호 '20'은 층간절연막, '21'은 IrO2막, '22'는 PZT 박막을 각각 나타낸 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 PZT/IrO2하부 전극을 동시 식각하는 경우를 일례로 들어 설명하였으나, 본 발명은 캐패시터 전극 재료로 IrO2를 사용하는 경우 상부 전극/PZT/하부 전극의 패터닝 공정에서도 적용할 수 있다.
전술한 본 발명은 식각 마스크에 대한 PZT/IrO2의 선택비를 증가시키므로 후처리가 용이한 포토레지스트를 식각 마스크로 사용할 수 있는 장점이 있으며, 이로 인하여 강유전체 메모리 소자의 개발에 박차를 가할 수 있는 효과가 있다.
Claims (4)
- 유전체막으로 PbZr1-xTixO3막을 사용하는 반도체 소자의 강유전체 캐패시터 제조방법에 있어서,상기 PbZr1-xTixO3막을 Ar 5∼50sccm, Cl25∼20sccm, CF45∼30sccm의 유량비로 혼합된 Ar/Cl2/CF4혼합가스를 사용하여 선택 식각하는 제1 단계를 포함하여 이루어진 반도체 소자의 강유전체 캐패시터 제조방법.
- 제1항에 있어서,상기 제1 단계 수행 후,캐패시터 전극용 IrO2막을 Ar 5∼50sccm, Cl2, 5∼20sccm의 유량비로 혼합된 Ar/Cl2혼합가스를 사용하여 선택 식각하는 제2 단계를 더 포함하여 이루어진 반도체 소자의 강유전체 캐패시터 제조방법.
- 제2항에 있어서,상기 제1 단계 및 상기 제2 단계의 선택 식각은 포토레지스트 패턴을 식각 마스크로 하여 수행하는 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 제조방법.
- 제3항에 있어서,30∼40%의 과도 식각 비율로 상기 제2 단계와 같은 식각 조건을 사용하여 과도 식각을 수행하는 제3 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061104A KR100321695B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 소자의 강유전체 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061104A KR100321695B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 소자의 강유전체 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044605A KR20000044605A (ko) | 2000-07-15 |
| KR100321695B1 true KR100321695B1 (ko) | 2002-06-27 |
Family
ID=19567860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061104A KR100321695B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 소자의 강유전체 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321695B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100655070B1 (ko) * | 2000-11-13 | 2006-12-08 | 삼성전자주식회사 | 반도체 소자의 커패시터 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09251983A (ja) * | 1996-03-15 | 1997-09-22 | Rohm Co Ltd | ドライエッチング方法 |
| JPH10247724A (ja) * | 1997-03-05 | 1998-09-14 | Nec Corp | 半導体メモリの製造方法 |
-
1998
- 1998-12-30 KR KR1019980061104A patent/KR100321695B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09251983A (ja) * | 1996-03-15 | 1997-09-22 | Rohm Co Ltd | ドライエッチング方法 |
| JPH10247724A (ja) * | 1997-03-05 | 1998-09-14 | Nec Corp | 半導体メモリの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100655070B1 (ko) * | 2000-11-13 | 2006-12-08 | 삼성전자주식회사 | 반도체 소자의 커패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044605A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060073614A1 (en) | Ferroelectric capacitor structure and manufacturing method thereof | |
| JP2000138349A (ja) | 半導体記憶装置の製造方法 | |
| KR20010109610A (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| KR100321695B1 (ko) | 반도체 소자의 강유전체 캐패시터 제조방법 | |
| KR100321703B1 (ko) | 반도체 소자의 강유전체 캐패시터 제조방법 | |
| JP2005108876A (ja) | 半導体装置及びその製造方法 | |
| KR20090022809A (ko) | 반도체 소자의 제조방법 | |
| KR100353805B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100329759B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR100329783B1 (ko) | 금속배선간 절연막을 평탄화시킬 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR100333641B1 (ko) | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 | |
| KR100321721B1 (ko) | 강유전체막과전극을이루는이중막을동시에식각하는강유전체캐패시터제조방법 | |
| JP2003282839A (ja) | 強誘電体メモリ装置の製造方法 | |
| KR100359785B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2003298015A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| KR100573835B1 (ko) | 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 | |
| JP3067739B2 (ja) | エッチング方法 | |
| KR100656945B1 (ko) | 커패시터 형성 방법 | |
| KR100329784B1 (ko) | 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법 | |
| KR100468698B1 (ko) | 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법 | |
| KR20020014229A (ko) | 백금 전극을 구비하는 캐패시터 형성 방법 | |
| KR20010038612A (ko) | 커패시터의 수소 차단막 식각 방법 | |
| KR20020014228A (ko) | 하드마스크를 이용한 캐패시터 전극 형성 방법 | |
| KR20050070277A (ko) | 강유전체 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |