JP2003298015A - 強誘電体メモリ装置およびその製造方法 - Google Patents

強誘電体メモリ装置およびその製造方法

Info

Publication number
JP2003298015A
JP2003298015A JP2002093162A JP2002093162A JP2003298015A JP 2003298015 A JP2003298015 A JP 2003298015A JP 2002093162 A JP2002093162 A JP 2002093162A JP 2002093162 A JP2002093162 A JP 2002093162A JP 2003298015 A JP2003298015 A JP 2003298015A
Authority
JP
Japan
Prior art keywords
electrode
film
ferroelectric
manufacturing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002093162A
Other languages
English (en)
Inventor
Tatsuya Hara
竜弥 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002093162A priority Critical patent/JP2003298015A/ja
Publication of JP2003298015A publication Critical patent/JP2003298015A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 キャパシタ下地絶縁膜をエッチングすること
なく、強誘電体キャパシタの形成が可能な強誘電体キャ
パシタの製造方法、および強誘電体キャパシタを用いた
メモリ装置を提供する。 【解決手段】 本発明の強誘電体キャパシタの製造方法
は、第一電極、強誘電体層および第二電極が積層された
強誘電体キャパシタの製造方法であって、キャパシタの
第一電極を成膜する工程と、キャパシタの強誘電体膜を
成膜する工程と、キャパシタの第二電極を成膜する工程
と、前記第一電極、強誘電体膜および第二電極をフォト
リソおよびエッチングにより同時にパターニングする工
程と、第一絶縁膜と第二絶縁膜を成膜する工程と、その
のち、平坦化法により、第二電極上の第一絶縁膜と第二
絶縁膜を除去し、第二電極表面を露出させる工程と、第
三電極を成膜する工程と、フォトリソおよびエッチング
により、第三電極、第二電極、誘電体膜をパターニング
する工程を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体キャパシ
タおよびその製造方法に関する。
【0002】
【従来の技術】第一電極と第二電極との間に強誘電体層
が形成されたキャパシタは、そのデータを保持する強誘
電体メモリ(FeRAM)に適用される。強誘電体メモリで
は、電極材料は、白金族金属あるいはその化合物からな
る。これらの電極材料はエッチングされにくい性質があ
り、オーバーエッチングが必要である。そのため、エッ
チング時に下地絶縁膜がエッチングされる。
【0003】
【発明が解決しようとする課題】電極エッチング時に下
地絶縁膜がエッチングされ、キャパシタ段差が急峻にな
り、以降の工程の加工が困難になる。また、下地酸化膜
がエッチングされ、下地のトランジスタが露出し、絶縁
性が損なわれる。
【0004】本発明の目的は、下地絶縁膜をエッチング
することなく、電極を加工することを目的とする。
【0005】
【課題を解決するための手段】本発明の強誘電体キャパ
シタは、第一電極、強誘電体層および第二電極が積層さ
れた強誘電体キャパシタの製造方法であって、少なくと
も、以下の工程を含む。
【0006】キャパシタの第一電極を成膜する工程と、
キャパシタの強誘電体膜を成膜する工程と、キャパシタ
の第二電極を成膜する工程と、前記第一電極、強誘電体
膜および大に電極をフォトリソおよびエッチングにより
同時にパターニングする工程と、第一絶縁膜と第二絶縁
膜を成膜する工程と、そののち、平坦化法により、第二
電極上の第一絶縁膜と第二絶縁膜を除去し、第二電極表
面を露出させる工程と、第三電極を成膜する工程と、フ
ォトリソおよびエッチングにより、第三電極、第二電
極、誘電体膜をパターニングする工程を有する。
【0007】本発明の強誘電体キャパシタの製造方法で
は、第三電極、第二電極および誘電体層のエッチング時
に、第二絶縁膜がエッチングされても、第一絶縁膜がエ
ッチングされず、そのため、キャパシタ下地の絶縁膜の
エッチングを防ぐことができる。
【0008】本発明は、以下の態様をとることができ
る。前記、平坦化法による、第一絶縁膜上の第二絶縁膜
の除去を、レジスト、あるいはSOGを用いたエッチバッ
ク法による。エッチバック法を用いれば、既存の装置
で、容易に、かつ、低コストでの平坦化が可能となる。
【0009】本発明は、以下の態様をとることができ
る。前記、平坦化法による、第一絶縁膜上の第二絶縁膜
の除去を、CMP法によるCMP法を用いれば、種々のパター
ンからなるキャパシタ、あるいは、微細化されたキャパ
シタに対応することができる。
【0010】本発明は、以下の態様をとることができ
る。前記、第一絶縁膜をシリコン窒化膜により形成し、
第二絶縁膜をシリコン酸化膜により形成する。前記、誘
電体層は通常酸化膜からなり、誘電体層のエッチング時
に、シリコン酸化膜からなる第二絶縁膜のエッチングは
防げないが、シリコン窒化膜からなる第一絶縁膜はエッ
チングされない。
【0011】本発明は、以下の態様をとることができ
る。前記、第一の絶縁膜を、高密度プラズマCVD法によ
り成膜する。プラズマCVD法によるシリコン窒化膜は、
膜中に原子比で20〜25%の水素を有する。強誘電体膜
は、水素により還元され、その電気的特性が低下する。
高密度プラズマによるシリコン窒化膜は、膜中の水素濃
度が、10%以下である。そのため、強誘電体膜の電気的
特性を損なうことがない。
【0012】本発明は、以下の態様をとることができ
る。前記、第一の絶縁膜を、シリコン窒化膜と金属酸化
膜の積層膜から形成する。金属酸化膜は、水素の透過を
防ぐ、性質を持つ。そそのため、シリコン窒化膜単層で
用いるより、水素が強誘電体膜に到達することを防ぐ効
果が大きい。そのため、強誘電体膜の電気的特性の劣化
を防ぐことができる。
【0013】本発明は、以下の態様をとることができ
る。前記、第三電極、強誘電体膜、第二電極をエッチン
グ後、酸素雰囲気により熱処理工程を有することができ
る。酸素雰囲気の熱処理により、エッチングおよび絶縁
膜成膜による、還元、電子的ダメージ、熱的ダメージに
よる強誘電体膜の電気的特性の劣化を回復することが可
能となる。熱処理の方法として、電気炉による熱処理、
ランプ過熱装置による熱処理等がある。前記回復に必要
な熱処理温度は通常450℃以上で、より好ましくは、650
℃以上である。
【0014】本発明の製造装置は、以下の態様をとるこ
とができる。前述の製造方法によって、製造された強誘
電体キャパシタであって、第一電極と第二電極が、直交
するクロスポイント構造のキャパシタを有する強誘電体
メモリ装置である。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図1は,本発明にかかる強誘電体キャパシ
タの製造方法を模式的に示す断面図である。
【0016】まず、図1に示すように基体100上に、
第一電極20を成膜する。ここで基体100は、トラン
ジスタ形成領域含む構造など、強誘電体メモリ装置の種
類によって異なる構造を有する。第一電極20として
は、白金族金属、化合物、あるいは他の金属、あるいは
金属化合物との単層、あるいは積層膜を用いる。たとえ
ば、チタン酸化膜上の白金を用いる。第一電極20の成
膜方法は、たとえばスパッタ法、MOCVD法などを挙
げることができる。
【0017】ついで、強誘電体膜22を第一電極20上
に成膜する。強誘電体層22の成膜方法としては、たと
えば、ゾル・ゲル材料やMOD(Metal Organic Decomp
osition)材料を用いたスピンコート法やスパッタ法、
MOCVD法、レーザアブレーション法、ミストでポジ
ション法などを挙げることができる。
【0018】強誘電体膜22の材料は、強誘電体特性を
有し、キャパシタ絶縁膜として使用できればよく、その
組成は任意のもの適用することができる。このような強
誘電体としては、たとえば、SBT(SrBi2Ta2
O9)やPZT(PbZrzTi1−zO3)、あるい
は、これらの材料にニオブ等を添加したもの等が使用で
きる。
【0019】ついで、第二電極24を成膜する。第二電
極24の材料としては、第一電極20と同様の材質およ
び成膜方法を用いて形成することができる。
【0020】ついで、図2に示すように、第二電極24
の上に、所定のパターンでレジスト層28を形成し、レ
ジスト層28をマスクに、第二電極24、強誘電体膜2
2、第一電極20をたとえば、異方性ドライエッチング
によって順次パターニングする。
【0021】ドライエッチング法としては、たとえば、
反応性イオンエッチング、誘導結合型やエレクトロサイ
クロトロンなどの高密度プラズマエッチング、イオンミ
リングなどのいずれかの方法を用いることができる。
【0022】ドライエッチングに用いるエッチャントと
しては、塩素系のガスなどの反応性ガスを含む。また、
エッチャントは、必要に応じて、他のガス、たとえば、
アルゴン、酸素を含むことができる。
【0023】ついで、図3に示すように、第一絶縁膜3
0を成膜する。第一絶縁膜にはシリコン窒化膜を用い
る。その成膜方法は、モノシランおよび窒素を用いた高
密度プラズマCVD法を用いる。
【0024】ついで、第一絶縁膜30上に、第二絶縁膜
32を成膜する。成膜方法は、たおえば、プラズマCV
D法、熱CVD法、常圧CVD法、スピンコート法のい
ずれか、あるいは複数の方法を組み合わせる方法を用い
ることができる。
【0025】ついで、平坦化法により、第二絶縁膜3
2、第一絶縁膜30を除去し、第二電極24の表面を露
出させる。
【0026】前記、平坦化法としては、たとえば、エッ
チバック法、CMP法のいずれかを用いることができる。
エッチバック法は、第二電極24上のレジストあるいは
スピンコートによる塗布膜34を成膜したのち、図4に
示すように、エッチバック法により、塗布膜34および
第二絶縁膜32、第一絶縁膜30をエッチングし、第二
電極24の表面を露出させる。エッチャントとしては、
フロン系のガスを用いる。CMP法は、スピンコート、あ
るいは、高密度プラズマCVD法による埋め込み性を有す
る方法により、絶縁膜を成膜したのち、CMPにより、前
記絶縁膜および第二絶縁膜26の一部を除去する。
【0027】ついで、図5に示すように、第三電極36
を成膜する。第三電極36の材料としては、第一電極2
0と同様の材質および成膜方法を用いて形成することが
できる。
【0028】さらに、図6に示すように、第三電極36
の上に、所定のパターンでレジスト層38を形成し、レ
ジスト層38をマスクに、第三電極36、第二電極2
4、強誘電体膜22をたとえば、異方性ドライエッチン
グによって順次パターニングする。
【0029】ドライエッチング法としては、たとえば、
反応性イオンエッチング、誘導結合型やエレクトロサイ
クロトロンなどの高密度プラズマエッチング、イオンミ
リングなどのいずれかの方法を用いることができる。
【0030】ドライエッチングに用いるエッチャントと
しては、塩素系のガスなどの反応性ガスを含む。また、
エッチャントは、必要に応じて、他のガス、たとえば、
アルゴン、酸素を含むことができる。
【0031】以上の工程によって、基体100上に所定の
パターンの強誘電体キャパシタ120が形成される。
【0032】図7は、本発明の第二の実施形態の断面を
模式的に示した図である。
【0033】前記工程において、第一絶縁膜30を金属
酸化膜30Aとシリコン窒化膜30Bの積層膜から形成す
る。金属酸化膜30Aの形成は、スパッタ法、MOCVD法を
用いて金属酸化膜を成膜することができる。あるいは、
金属膜をスパッタ法、MOCVD法により成膜したのち熱酸
化により形成することができる。金属酸化膜の材料とし
ては、たとえば、酸化アルミニウム、酸化ハフニウム、
酸化タンタル、酸化チタンが使用できる。
【0034】以上の工程の後、酸素雰囲気での熱処理を
行ってもよい。熱処理の方法は、たとえば、抵抗加熱に
よる炉体による方法、ランプ加熱による方法がある。
【0035】
【発明の効果】本実施の形態の製造方法によれば、キャ
パシタ下地の絶縁膜をエッチングすることなく、強誘電
体キャパシタを形成することができ、その結果、良好な
平坦性が得られ、下地トランジスタの絶縁性も保つこと
ができる。本実施の形態の効果の具体例を以下に示す。
【0036】たとえば、第一絶縁膜(シリコン窒化膜)
を形成せずに、第二絶縁膜(シリコン酸化膜)を直接、
第二電極上に形成した場合、第三電極、第二電極、強誘
電体層を順次エッチングする際、第三電極エッチング
後、露出したシリコン酸化膜がエッチングされる。さら
に下地の絶縁膜が、エッチングされる。
【0037】本実施の形態によれば、第一絶縁膜(シリ
コン窒化膜)が、第二絶縁膜下地にあるため、第二絶縁
膜(シリコン酸化膜)が、エッチングされ、第一絶縁膜
(シリコン窒化膜)が露出した段階で、エッチングがと
まり、その結果、キャパシタ下地の絶縁膜がエッチング
されることはない。
【0038】第一絶縁膜(シリコン窒化膜)をモノシラ
ンおよび窒素ガスを用いた高密度プラズマCVD法を用い
ることにより、モノシランおよびアンモニアを用いたプ
ラズマCVD法で成膜したシリコン窒化膜に比較して膜中
の水素濃度を二分の一以下に低減することが可能とな
る。その結果、シリコン窒化膜による強誘電体膜の電気
的特性劣化を防ぐことができる。
【0039】さらに、第一絶縁膜をシリコン窒化膜と金
属酸化膜の積層膜を用いることにより、水素の透過を防
ぐことがより可能となり、強誘電体膜の電気的特性の劣
化を防ぐより大きな効果が得られる。金属酸化膜には、
酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸
化チタンを用いる。これらの金属酸化膜は水素の拡散の
抑制、あるいは膜中での水素のトラップにより、水素の
透過を防ぐ効果を有する。その結果、強誘電体膜の水素
による劣化を防ぐことが可能となる。
【0040】強誘電体キャパシタ形成後に、酸素雰囲気
での650℃以上の熱処理を入れることにより、エッチン
グあるいは成膜で発生した強誘電体電気的特性を回復す
ることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。
【図2】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。
【図3】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。
【図4】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。
【図5】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。
【図6】 本発明の実施の形態にかかる強誘電体キャパ
シタの製造工程を模式的に示す断面図である。
【図7】 本発明の第二の実施の形態にかかる強誘電体
キャパシタの製造工程を模式的に示す断面図である。
【符号の説明】
20 第一電極 22 強誘電体膜 24 第二電極 28 レジスト層 30 第一絶縁膜 32 第二絶縁膜 34 レジストあるいはSOG膜 36 第三電極 38 レジスト層 30A 金属酸化膜 30B シリコン窒化膜 100 基体 120 強誘電体キャパシタ

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第一電極、強誘電体層および第二電極が
    積層された強誘電体キャパシタの製造方法であって、少
    なくとも、以下の工程を含む、強誘電体メモリの製造方
    法。キャパシタの第一電極を成膜する工程と、キャパシ
    タの強誘電体膜を成膜する工程と、キャパシタの第二電
    極を成膜する工程と、前記第一電極、強誘電体膜および
    第二電極をフォトリソおよびエッチングにより同時にパ
    ターニングする工程と、第一絶縁膜と第二絶縁膜を成膜
    する工程と、そののち、平坦化法により、第二電極上の
    第一絶縁膜と第二絶縁膜を除去し、第二電極表面を露出
    させる工程と、第三電極を成膜する工程と、フォトリソ
    およびエッチングにより、第三電極、第二電極、誘電体
    膜をパターニングする工程を有する。
  2. 【請求項2】 請求項1において、平坦化法を、レジス
    ト、あるいは、SOG膜を用いたエッチバック法による製
    造方法。
  3. 【請求項3】 請求項1において、平坦化法を、CMP法に
    よる製造方法。
  4. 【請求項4】 請求項1において、第一絶縁膜にシリコ
    ン窒化膜を用いる製造方法。
  5. 【請求項5】 請求項1において、第二絶縁膜にシリコ
    ン酸化膜を用いる製造方法。
  6. 【請求項6】 請求項1において、第一絶縁膜に金属酸
    化膜とシリコン窒化膜の積層膜を用いた製造方法。
  7. 【請求項7】 請求項1から6において、第一絶縁膜を
    モノシランおよび窒素を用いた高密度プラズマCVD法に
    より成膜する製造方法。
  8. 【請求項8】 請求項1〜7において、第三電極、第二
    電極、誘電体膜をパターニング後、酸素雰囲気で熱処理
    を行う工程を有する製造方法。
  9. 【請求項9】 請求項1〜8のいずれかに記載の製造方
    法によって形成された、強誘電体キャパシタ。
  10. 【請求項10】 請求項1〜8のいずれかに記載の製造
    方法によって形成された、クロスポイント構造の強誘電
    体キャパシタを有する強誘電体メモリ装置。
JP2002093162A 2002-03-28 2002-03-28 強誘電体メモリ装置およびその製造方法 Withdrawn JP2003298015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002093162A JP2003298015A (ja) 2002-03-28 2002-03-28 強誘電体メモリ装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002093162A JP2003298015A (ja) 2002-03-28 2002-03-28 強誘電体メモリ装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003298015A true JP2003298015A (ja) 2003-10-17

Family

ID=29386727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002093162A Withdrawn JP2003298015A (ja) 2002-03-28 2002-03-28 強誘電体メモリ装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003298015A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096178A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2007305645A (ja) * 2006-05-09 2007-11-22 Nec Corp 磁気メモリ装置、及びその製造方法
JP2009506531A (ja) * 2005-08-23 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気デバイスおよびその形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506531A (ja) * 2005-08-23 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気デバイスおよびその形成方法
JP4939537B2 (ja) * 2005-08-23 2012-05-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気デバイスおよびその形成方法
JP2007096178A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2007305645A (ja) * 2006-05-09 2007-11-22 Nec Corp 磁気メモリ装置、及びその製造方法

Similar Documents

Publication Publication Date Title
US20060073614A1 (en) Ferroelectric capacitor structure and manufacturing method thereof
JP2000077625A5 (ja)
TW434887B (en) Method of manufacturing ferroelectric memory device
JPH09266200A (ja) 半導体装置の製造方法
JP3994017B2 (ja) 半導体装置の製造方法
TWI251305B (en) Encapsulation of ferroelectric capacitors
JP3166746B2 (ja) キャパシタ及びその製造方法
JP2006313833A (ja) 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
KR20020002974A (ko) 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
JP2003298022A (ja) 強誘電体メモリ及びその製造方法
JP2001036024A (ja) 容量及びその製造方法
JP2004179226A (ja) 半導体装置の製造方法
JP2006005152A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
JP2004119905A (ja) ポリシリコンエッチング方法
JP4853057B2 (ja) 強誘電体メモリ装置の製造方法
JP3367600B2 (ja) 誘電体薄膜素子の製造方法
JP2003298015A (ja) 強誘電体メモリ装置およびその製造方法
JP2006148052A (ja) 半導体素子の格納電極形成方法
JP4023191B2 (ja) 強誘電体メモリ及びその製造方法
JPH11289055A (ja) 半導体素子のキャパシタ製造方法
JP4526421B2 (ja) 半導体装置の製造方法
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100321703B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
KR100359785B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070817