JP3067739B2 - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JP3067739B2
JP3067739B2 JP10185186A JP18518698A JP3067739B2 JP 3067739 B2 JP3067739 B2 JP 3067739B2 JP 10185186 A JP10185186 A JP 10185186A JP 18518698 A JP18518698 A JP 18518698A JP 3067739 B2 JP3067739 B2 JP 3067739B2
Authority
JP
Japan
Prior art keywords
etching
resist
chf
polysilicon
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10185186A
Other languages
English (en)
Other versions
JP2000021848A (ja
Inventor
彰 満生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10185186A priority Critical patent/JP3067739B2/ja
Priority to KR1019990025580A priority patent/KR100329853B1/ko
Priority to GB9915310A priority patent/GB2339075A/en
Publication of JP2000021848A publication Critical patent/JP2000021848A/ja
Application granted granted Critical
Publication of JP3067739B2 publication Critical patent/JP3067739B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
生成におけるシリコン膜のエッチング方法に係わるもの
である。
【0002】
【従来の技術】近年のDRAM(ダイナミック・ランダ
ムアクセスメモリ)デバイスでは、容量構造として、片
側の容量電極となるポリシリコンを加工したスタック,
シリンダー,フィン構造や、それらにHSG処理を施し
た構造が用いられている。容量値を増やすためには、大
きな表面積を稼ぐことができるシリンダーやフィン構造
が望ましいが、工程数の増加は避けられない問題となっ
ている。
【0003】そこで、工程数を増加させないために、ス
タック構造の容量構造が望まれている。しかし、年々微
細化しているデバイス構造では、当然容量部が占める面
積は年々小さくなっている。かつ、要求される容量値は
変化しないので、足りない容量値を稼ぐために、スタッ
ク構造は従来より厚くなっている。従って、現在のエッ
チングでは、この厚いポリシリコン層をエッチングする
ことが要求されている。
【0004】従来のシリコン層のエッチング方法を図1
を参照して説明する。図1は従来のエッチング方法によ
るシリコン層の工程を説明する半導体集積回路の断面図
を示している。
【0005】図10に示すようにシリコン基板1表面に
は、酸化膜層2が形成されている。また、この酸化膜層
2の表面には、ポリシリコン層3が形成され手いる。さ
らに、このポリシリコン層3表面には、マスクとなるレ
ジスト4がパターニングされている。図10に示すデバ
イス構造において、ポリシリコン層3をエッチングする
場合、従来の方法では、Cl2、HBrおよびO2等の混
合気化ガスが用いられている。
【0006】
【発明が解決しようとする課題】しかしながら、このと
きに問題になってくるのが、このデバイス構造において
ポリシリコン層3が600nm以上の厚膜の場合、これ
らの混合気化ガスを用いてエッチングを行ったとき、ポ
リシリコン層3に対するレジスト4の選択比が低いた
め、図11に示すように、ポリシリコン層3の形成され
たパターンが肩落ちするような現象が起きる欠点があ
る。
【0007】特に、レジストがエキシマレーザによる露
光に用いられる化学増幅型のレジストである場合、その
パターンが肩落ちする傾向が顕著である。ここで、化学
増幅型のレジストは、露光されたときに酸を生成して、
この酸を触媒として現像におけるエッチレートを増幅さ
せる。
【0008】本発明はこのような背景の下になされたも
ので、対レジスト選択比を高くすることにより、マスク
となるレジストのエッチング後残膜を確保し、パターン
の肩落ちを防ぐエッチング方法を提供する事にある。
【0009】
【課題を解決するための手段】請求項1記載の発明は、
エッチング方法において、Cl2、HBr、O2およびC
HF3の混合気化生成物を含むエッチングガスを用いて
シリコン系材料層をエッチングすることを特徴とする。
【0010】請求項2記載の発明は、請求項1記載のエ
ッチング方法において、エッチング時におけるCHF3
の流量比CHF3/(CHF3+HBr+O2)が、10
〜30vol%であることを特徴とする。
【0011】請求項3記載の発明は、請求項1または請
求項2記載のエッチング方法において、前記混合気化生
成物がRIEまたはICPもしくはECR方式における
エッチングに用いられることを特徴とする。
【0012】すなわち、本発明は従来のエッチングガス
に加えて、新たにCHF3を添加した条件でエッチング
を行う。このとき、CHF3ガスは、レジストがエッチ
ングされることを防ぐデポジションガスとして働くの
で、従来条件よりレジストのエッチングレートが低下
し、ポリシリコンに対するレジストのエッチング選択比
が向上する。つまり、CHF3を添加した条件でエッチ
ングを行ったとき、図3に示すように、レジストのエッ
チング後残膜は確保され、ポリシリコンの肩落ちは発生
しなくなる。
【0013】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図2は本発明の一実施形態に
よるエッチング方法を説明するブロック図である。この
図1において、1はシリコン基板であり、表面にフィー
ルド酸化膜5およびMOS(金属酸化膜半導体)トラン
ジスタ6が形成されている。
【0014】そして、フィールド酸化膜5およびMOS
トランジスタ6表面には、層間絶縁膜7が形成されてい
る。この層間絶縁膜7には、コンタクトホール8が開口
形成され、容量電極となるポリシリコン9が例えばCV
D(化学気相成長)法などで、600〜800nmの膜
厚において堆積される。
【0015】そして、ポリシリコン9表面には、レジス
ト4が形成される。このレジスト4は、所定の形状にパ
ターニングされる。こうして形成されたレジスト4をマ
スクにして、ポリシリコン9は、所定のパターン形状に
エッチングされる。例えば、エッチングを行うエッチン
グ装置は、図4に示す2周波RIE(リアクティブ・イ
オン・エッチング)方式のドライエッチング装置であ
る。
【0016】このドライエッチング装置は、上部対向電
極15および下部対向電極13との間に上部電極RF電
源18および下部電極RF(Rdio Frequen
cy)電源17の発生する高周波を印可する。そして、
19はモジュレータであり、上部電極RF電源18およ
び下部電極RF電源17の発生する高周波の印可する位
相差を制御する。エッチングサンプル14がステージ1
2の表面に置かれ、このエッチングサンプル14をエッ
チングするエッチングガスをシャワーヘッド10から供
給する。
【0017】このエッチングガスは、上部対向電極15
と下部対向電極13との間で、上部電極RF電源10と
下部電極RF電源17とから生成される高周波が印可さ
れることにより、プラズマ状態となる。ここで生成され
るプラズマは、例えば1E10〜1E11/cm3の密
度となる。そして、エッチングサンプル14のエッチン
グ処理により生成した排気ガスおよびエッチングガス
は、排気口11からチャンバーCから排気される。
【0018】次に、図2を参照し、一実施形態のエッチ
ング方法を説明する。例えば、図1に示す被エッチング
物に対して、次のシーケンスを用いてエッチングを行
う。ポリシリコン層9のエッチングにおいて、例えば、
Cl2:150sccm、HBr:450sccm、C
HF3:100sccm、圧力:100mT、上部対向
電極15におけるRFパワー:500W、および下部対
向電極13におけるRFパワー:300Wの条件を用い
る。
【0019】そして、レジスト4をマスクとして、被エ
ッチングパターンのポリシリコン層9をエッチングす
る。エッチング時間は、終点検出が行われた後、さらに
上記条件と同じ条件にて、時間換算20〜50%のオー
バーエッチングを行う。このとき得られるエッチング形
状は、図2に示すように肩落ちの無い形状が得られる。
【0020】上述したように、本発明の効果は、従来ポ
リシリコンのエッチングガスとして使用されていたCl
2およびHBrに、添加ガスとしてCHF3を使用するこ
とにより、ポリシリコン層9のエッチングにおける対レ
ジスト4の選択比を向上させ、レジスト4のパターンの
肩落ちを防ぐことにある。
【0021】これを、図5および図6に示すポリシリコ
ンとレジストとのエッチングレートのCHF3流量比依
存性のデータを用いて詳細に説明する。例えば、図5に
示すように、CHF3ガス比率を増加させたとき、ポリ
シリコンのエッチングレートは、CHF3流量比0→1
0vol%の間、フッ素ラジカルの供給により緩やかに
増加する。
【0022】しかし、CHF3流量比10→30vol
%の間では、フロロカーボンのデポジションがポリシリ
コン表面に堆積し始めるため、それは緩やかに減少し、
それを越えた点から、CHF3によるデポジションの影
響がより強くなるので、ポリシリコンのエッチングレー
トは急激に減少する。
【0023】一方、レジストのエッチングレートは、C
HF3流量比増加に伴いフッ素ラジカルが供給されて
も、レジストそのもののエッチングレートは変化しない
ため、デポジションの影響により、レジストのエッチン
グレートは減少する。従って、ポリシリコンのレジスト
に対するエッチング選択比は、図6に示すように、CH
3の流量比が10〜30vol%のとき最大となる。
【0024】従って、CHF3/(CHF3+HBr+O
2)が、10〜30vol%であれば、本発明における
ポリシリコンに対するレジストのエッチング選択比は、
満足される値となる。
【0025】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、本発明
の効果が得られる第2の実施形態のデバイス構造とし
て、図5に示す様なシャロー・トレンチ・アイソレーシ
ョンのエッチングがある。
【0026】図7に示すように、デバイス構造として、
シリコン基板1表面には、パッド酸化膜層20が15n
mの膜厚において形成される。パッド酸化膜層20に
は、シリコン窒化膜層21が150nmの膜厚で形成さ
れ、レジスト4にてパターニングを施されている。
【0027】シャロートレンチアイソレーションでは、
この構造に対して、シリコン窒化膜21、シリコン酸化
膜20をエッチングした後、シリコン基板1を300〜
600nmの深さにエッチングにより掘り込む必要があ
る。
【0028】しかしながら、特にシリコン基板1を60
0nmの深さに掘り込む場合、これらシリコン窒化膜2
1、パッド酸化膜20およびシリコン基板1の3層のエ
ッチングを行うと、レジストが肩落ちし、その結果、図
8に示すように、シリコン基板1まで肩落ちしてしま
う。こうなると、素子分離領域が広がり拡散領域が狭ま
り、所望のデバイスを作ることが困難となる。
【0029】このような肩落ちを防ぐため、シリコンエ
ッチングにおいて、本実施例の条件を用いれば、レジス
トの肩落ちを防止することができる。その結果、図9に
示すようにシリコン基板1のパターニングされたエッヂ
部分の肩落ちが見られないデバイスを作ることができ
る。
【0030】また、第1の及び第2の実施形態で述べた
ポリシリコン層または単結晶シリコン基板が、アモルフ
ァスシリコン層でも同様に本発明と同じ効果が得られ
る。さらに、RIE方式だけでなくICP(Induc
tive CoupledPlasma)およびECR
-Plasma方式のエッチング方式を用いても、同様
にエッチングにおけるポリシリコン、単結晶シリコンも
しくはアモルファスシリコンに対するレジストの高いエ
ッチング選択比を実現することができる。
【0031】
【発明の効果】本発明によれば、従来のエッチングガス
に加えて、新たにCHF3を添加した条件でエッチング
を行うため、CHF3ガスによりレジストのエッチング
を防ぐデポジションガスとして働くので、従来条件より
レジストのエッチングレートが低下し、ポリシリコンに
対するレジストのエッチング選択比が向上し、レジスト
のエッチング後残膜が十分に確保され、被エッチングパ
ターンであるポリシリコンの肩落ちは発生しなくなる効
果がある。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態によるエッチング方
法を説明する被エッチングサンプルの断面図である。
【図2】 本発明の第1の実施形態によるエッチング方
法におけるエッチング終了時の被エッチングサンプル断
面図である。
【図3】 本発明の第1の実施形態によるエッチング方
法におけるエッチング終了時の被エッチングサンプル断
面図である。
【図4】 本発明の第1の実施形態によるエッチング方
法の説明において用いたエッチング装置の概略図であ
る。
【図5】 ポリシリコン及びレジストのエッチングレー
トのCHF3流量比依存性を示す図である。
【図6】 ポリシリコン及びレジストのエッチング選択
比のCHF3流量比依存性を示す図である。
【図7】 本発明の第2の実施形態によるエッチング方
法を説明する被エッチングサンプルの断面図である。
【図8】 従来条件のエッチング方法におけるエッチン
グ終了時の被エッチングサンプル断面図である。
【図9】 本発明の第2の実施形態によるエッチング方
法におけるエッチング終了時の被エッチングサンプル断
面図である。
【図10】 従来例によるエッチング方法を説明する被
エッチングサンプルの断面図である。
【図11】 従来例によるエッチング方法におけるエッ
チング終了時の被エッチングサンプルの断面図である。
【符号の説明】 1 シリコン基板 2 酸化膜層 3 ポリシリコン層 4 フォトレジスト(レジスト) 5 フィールド酸化膜層 6 MOSトランジスタ 7 層間絶縁層 8 コンタクトホール 9 ポリシリコン層 10 シャワーヘッド 11 排気口 12 エッチング処理ステージ (テーブル) 13 対向下部電極 14 被エッチングサンプル 15 対向上部電極 17 下部電極RF電源 18 上部電極RF電源 19 モジュレータ 20 パッド酸化膜層 21 シリコン窒化膜層

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 Cl2、HBr、O2およびCHF3の混
    合気化生成物を含むエッチングガスを用いてシリコン系
    材料層をエッチングすることを特徴とするエッチング方
    法。
  2. 【請求項2】 エッチング時におけるCHF3の流量比
    CHF3/(CHF3+HBr+O2)が、10〜30v
    ol%であることを特徴とする請求項1記載のエッチン
    グ方法。
  3. 【請求項3】 前記混合気化生成物がRIEまたはIC
    PもしくはECR方式におけるエッチングに用いられる
    ことを特徴とする請求項1または請求項2記載のエッチ
    ング方法。
JP10185186A 1998-06-30 1998-06-30 エッチング方法 Expired - Lifetime JP3067739B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10185186A JP3067739B2 (ja) 1998-06-30 1998-06-30 エッチング方法
KR1019990025580A KR100329853B1 (ko) 1998-06-30 1999-06-30 실리콘계 재료의 에칭방법
GB9915310A GB2339075A (en) 1998-06-30 1999-06-30 A method of etching silicon based materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10185186A JP3067739B2 (ja) 1998-06-30 1998-06-30 エッチング方法

Publications (2)

Publication Number Publication Date
JP2000021848A JP2000021848A (ja) 2000-01-21
JP3067739B2 true JP3067739B2 (ja) 2000-07-24

Family

ID=16166362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10185186A Expired - Lifetime JP3067739B2 (ja) 1998-06-30 1998-06-30 エッチング方法

Country Status (3)

Country Link
JP (1) JP3067739B2 (ja)
KR (1) KR100329853B1 (ja)
GB (1) GB2339075A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666555A (en) * 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
US5759920A (en) * 1996-11-15 1998-06-02 International Business Machines Corporation Process for making doped polysilicon layers on sidewalls

Also Published As

Publication number Publication date
GB2339075A (en) 2000-01-12
JP2000021848A (ja) 2000-01-21
KR20000006564A (ko) 2000-01-25
KR100329853B1 (ko) 2002-03-22
GB9915310D0 (en) 1999-09-01

Similar Documents

Publication Publication Date Title
JP3252780B2 (ja) シリコン層のエッチング方法
JP2001308076A (ja) 半導体装置の製造方法
US5994234A (en) Method for dry-etching a polycide film
US5476807A (en) Method for forming fine patterns in a semiconductor device
US5318665A (en) Method for etching polysilicon film
US7371692B2 (en) Method for manufacturing a semiconductor device having a W/WN/polysilicon layered film
JPH11243084A (ja) 酸化膜エッチング方法
JP2000277610A (ja) 半導体装置の製造方法
JP3891087B2 (ja) ポリシリコンエッチング方法
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
JP3883470B2 (ja) 半導体装置の製造方法
JP2822952B2 (ja) 半導体装置の製造方法
US7115518B2 (en) Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
US6593243B1 (en) Method of manufacturing semiconductor device
JP3259529B2 (ja) 選択エッチング方法
JP3067739B2 (ja) エッチング方法
JP2001127039A (ja) 半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JPH09321024A (ja) 半導体装置の製造方法
US20230187219A1 (en) Semiconductor structure and method for manufacturing same
US6667208B2 (en) Method for manufacturing a capacitor lower electrode over a transistor and a bit line corresponding to a cell area of a semiconductor device
KR100321695B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
TW426954B (en) Method for forming a high aspect ratio contact hole
KR20000006567A (ko) 실리콘계재료의에칭방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000418