JP3883470B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3883470B2
JP3883470B2 JP2002138042A JP2002138042A JP3883470B2 JP 3883470 B2 JP3883470 B2 JP 3883470B2 JP 2002138042 A JP2002138042 A JP 2002138042A JP 2002138042 A JP2002138042 A JP 2002138042A JP 3883470 B2 JP3883470 B2 JP 3883470B2
Authority
JP
Japan
Prior art keywords
etching
film
pattern
barc
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002138042A
Other languages
English (en)
Other versions
JP2003332312A (ja
Inventor
祥午 駒形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002138042A priority Critical patent/JP3883470B2/ja
Priority to US10/300,869 priority patent/US6797637B2/en
Publication of JP2003332312A publication Critical patent/JP2003332312A/ja
Application granted granted Critical
Publication of JP3883470B2 publication Critical patent/JP3883470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にＳｉＮ膜及びＢＡＲＣ膜を形成して高精度にエッチングする方法に関する。
【０００２】
【従来の技術】
従来、ＳｉＮ膜を下地膜とするＢＡＲＣ（Bottom Anti-Refrective Coating）膜をエッチングする方法として、ＣＦ４、ＣＨＦ３、Ｏ２及びＡｒを含んだガス系でドライエッチングする方法が提案されている。
【０００３】
図１２乃至図１４は、段差のあるゲート構造中の所定部のＢＡＲＣ膜を上記の方法でドライエッチングした際のゲート構造の断面変化の様子を示す状態変化図である。
【０００４】
図１２に示すように、ＬＯＣＯＳ（Local oxidation of semiconductor）１０１領域を含む基板１００上に、順にｐｏｌｙＳｉ膜１０２、ＷＳｉ膜１０３、ＳｉＮ膜１０４、そしてＢＡＲＣ膜１０５を積層した段差のあるゲート構造において、ＢＡＲＣ膜１０５を上記のガス系でドライエッチングすると、エッチング過程において、図１３に示すように、その段差凹部にＢＡＲＣ残渣１０５´が生じる。
【０００５】
このＢＡＲＣ残渣１０５´を除くためにオーバーエッチングを行うと、下地膜のハードマスクであるＳｉＮのエッチングレートがＢＡＲＣよりも１．８倍程度あるため、図１４の状態変化図に示すように、段差凹部のＢＡＲＣ残渣１０５´に保護された部分の厚みが他の箇所より肉厚となって、厚みの不均一なＳｉＮ膜１０４´となる。この場合、ＢＡＲＣ残渣１０５´に保護されない部分は、エッチングが進んで過度に薄くなる。
【０００６】
【発明が解決しようとする課題】
以上のような状態で、更にＳｉＮ膜１０４´のエッチングを行うと、その下地膜に対して十分な選択比をとっても、厚みに大きなばらつきがあるため、その後の高精度で安定したエッチングを実現することが困難であった。
【０００７】
一方、図１５は、従来の一般的なハードマスクエッチング方法、即ちmagnetron ＲＩＥ（reactive ion etching）装置で、ＣＨＦ３／Ｏ２／Ａｒ＝２０／５／４００（ＳＣＣＭ）の流量のエッチングガスを用い、更に基板ＲＦパワーを５００Ｗ、圧力を４０ｍＴ、電極温度=４０℃としたエッチング条件の下に、ｐｏｌｙＳｉ膜１１０上のハードマスクであるＳｉＮ／ＳｉＯ２膜１１１のエッチングを行った場合に形成されるパターン形状を模式的に示す説明図である。
【０００８】
同図に示すように、例えばＤＲＡＭセル部のような集積度の高い密パターン部ではＳｉＮ膜は略垂直にエッチングされるが、デポ系のガスが入りやすい最周辺部や疎パターン部では、デポの再堆積による影響でテーパ形状となり、パターンの疎密によってその幅寸法が異なるという問題点があった。
【０００９】
本発明の主な目的は、ＳｉＮ膜等のハードマスクエッチングをする際に、パターンの疎密の程度に拘わらずに最適なエッチングを可能とする半導体装置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、疎パターン形成領域と密パターン形成領域上に、シリコン窒化膜が形成された半導体基板に対して、少なくともＨＢｒ、ＣＦ４、及びＨｅを所定の流量比で混合したエッチングガスを用い、イオンエネルギーを１３ｅＶから３０ｅＶまでの範囲に設定して、前記疎パターン形成領域及び前記密パターン形成領域上の前記シリコン窒化膜をエッチングすることによって、前記半導体基板上に前記シリコン窒化膜の疎パターン部及び密パターン部を形成することを特徴とする。
【００２１】
【発明の実施の形態】
実施の形態１．
図１は、本発明の半導体装置の製造方法による実施の形態１の製造方法を説明するための半導体装置の要部積層断面を示す断面図である。
【００２２】
同図に示すように、この半導体装置の基板１の上層には、ＣＶＤ（chemical vapor deposition）法により、ｐｏｌｙＳｉ（ポリシリコン）膜２が配線材料として形成され、ｐｏｌｙＳｉ膜２の上層には同じくＣＶＤ法によりＳｉＮ膜３が形成されている。更にこのＳｉＮ膜の上層には、ホトリソグラフィによってレジストパターンによるマスクを形成する際の反射防止膜となるＢＡＲＣ膜４が塗布によって形成されている。
【００２３】
尚、同図に示す半導体装置は、ＢＡＲＣ膜４を全てドライエッチングにより除去する領域に相当するものとする。
【００２４】
本実施の形態１の製造方法は、ＢＡＲＣ膜４のエッチングに際して、その下地膜となるＳｉＮ膜３、或いはｐｏｌｙＳｉ膜２を、殆どエッチングしないガス系でドライエッチングする方法を示すものである。
【００２５】
本実施の形態１では、ＢＡＲＣ膜４をドライエッチングするエッチングガスとして、少なくともＯ２及びＣｌ２を含むエッチングガスを用い、例えば、以下のエッチング条件でドライエッチングを行う。
【００２６】
ＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用し、
圧力＝５ｍＴｏｒｒ
ガスの流量： Ｃｌ２／Ｏ２／Ｈｅ＝２０／２０／６０（ｓｃｃｍ）、合計で１００ｓｃｃｍとする
ソースパワー＝２５０Ｗ
ボトムパワー＝８０Ｗ
電極温度＝６０℃
オーバーエッチング＝５０％
以上のエッチング条件のもとでは、ＢＡＲＣ膜４のエッチングレートは３７００Å／ｍｉｎとなるが、下地ＳｉＮ膜３においては、エッチングによる削れは殆ど観測されない。
【００２７】
図２の測定グラフ図は、ＢＡＲＣ膜のエッチングレートが３５００Å／ｍｉｎ程度となる下記のエッチング条件で、ＳｉＮ膜、ｐｏｌｙＳｉ膜を個別にエッチングしたときの各エッチングレートの変化を測定したものである。エッチング条件は、
ＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用し、
圧力＝５ｍＴｏｒｒ
ソースパワー＝２５０Ｗ
ボトムパワー＝７０Ｗ
電極温度＝６０℃
ガスの流量： Ｃｌ２／Ｏ２／Ｈｅ＝２０／（１０〜４０）／（７０〜４０）（ｓｃｃｍ） 総流量１００ｓｃｃｍ（一定）
とした。
【００２８】
この場合、同測定グラフに示すように、エッチングガスのＣｌ２に対するＯ２の流量比（Ｏ２／Ｃｌ２）を変えた場合、ＳｉＮ膜、ｐｏｌｙＳｉ膜の各エッチングレートは多少の変動が生じるものの共に３０Å／ｍｉｎ〜７０Å／ｍｉｎ程度となる。
【００２９】
従って、ＳｉＮ膜、ｐｏｌｙＳｉ膜に対するＢＡＲＣ膜のエッチング選択比は、５０から１００程度となるため、ＢＡＲＣ膜エッチング時のオーバーエッチングを５０％（９ｓｅｃ相当）としても、下地膜となるＳｉＮ膜或いはｐｏｌｙＳｉ膜の、エッチングによる削れ量を殆ど１０Å以下に抑えることができる。
【００３０】
一方、図３の測定グラフ図は、ＢＡＲＣ膜のエッチングレートが同じく３５００Å／ｍｉｎ程度となる下記のエッチング条件で、ＳｉＮ膜、ｐｏｌｙＳｉ膜を個別にエッチングしたときの各エッチングレートの変化を測定したものである。このときのエッチング条件は、
ＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用し、
圧力＝５ｍＴｏｒｒ
ガスの流量： Ｃｌ２／Ｏ２／Ｈｅ＝２０／２０／６０（ｓｃｃｍ）
ソースパワー＝２５０Ｗ
ボトムパワー＝２０〜１００Ｗ
電極温度＝６０℃
とした。
【００３１】
この場合、同測定グラフに示すように、ボトムパワーに相当する基板のＲＦ（radio frequency）パワーを変えた場合、ＳｉＮ膜、ｐｏｌｙＳｉ膜の各エッチングレートは多少の変動が生じるものの共に２０Å／ｍｉｎ〜７０Å／ｍｉｎ程度となる。
【００３２】
従って、ＳｉＮ膜、ｐｏｌｙＳｉ膜に対するＢＡＲＣ膜のエッチング選択比は、５０から１７０程度となるため、この場合もＢＡＲＣ膜エッチング時のオーバーエッチングを５０％（９ｓｅｃ相当）としても、下地膜となるＳｉＮ膜或いはｐｏｌｙＳｉ膜の、エッチングによる削れ量を殆ど１０Å以下に抑えることができる。
【００３３】
一方、図１０の測定グラフ図は、本実施の形態で用いたＩＣＰエッチング装置でのＢＡＲＣ膜エッチング時における、基板のＲＦパワーとイオンエネルギーの関係を測定した結果を示すものである。
【００３４】
またイオンエネルギーは、ＲＦ周波数によって変り、周波数が高くなるとその平均エネルギーが低下し、またプラズマを発生させているソースパワーにも依存してソースパワーを上げると低下する傾向があるが、これらは、上記のＢＡＲＣ膜エッチング時と同値、即ちＲＦ周波数＝１３．５６ＭＨｚ、ソースパワー＝２５０Ｗとして測定した。
【００３５】
同図の測定グラフから明らかなように、イオンエネルギー（ｅＶ）は、ＲＦパワー（Ｗ）に略比例して増加するため、エッチング時のイオンエネルギーを所望の値に設定する際には、ＩＣＰエッチング装置の基板のＲＦパワーを調節して行うことができる。
【００３６】
以上のように、実施の形態１の製造方法によれば、ＢＡＲＣのエッチング方法として、Ｏ２及びＣｌ２ガスを含むガス系を用いることにより、下地膜ＳｉＮとの選択比がかせげるため、下地膜に対して安定して高精度のエッチングを施すことが可能となる。
【００３７】
また、エッチングガスのＯ２の流量比を増加させて、或いはエッチング時のイオンエネルギーを下げる方向に個々に調整することにより、ＢＡＲＣ膜のエッチング選択比をより大きくすることができる。
【００３８】
実施の形態２．
図４は、本発明の半導体装置の製造方法による実施の形態２の製造方法を説明するための半導体装置の要部構成を模式的に示した断面図である。
【００３９】
同図に示すように、この半導体装置の基板１の上層には、ＣＶＤ（chemical vapor deposition）法により、ｐｏｌｙＳｉ（ポリシリコン）膜２が配線材料として形成され、ｐｏｌｙＳｉ膜２の上層には同じくＣＶＤ法によりＳｉＮ膜３が形成されている。このＳｉＮ膜３の上層には、ホトリソグラフィによってレジストパターンによるマスクを形成する際の反射防止膜となるＢＡＲＣ膜４が塗布によって形成され、更にその上層にはホトリソグラフィによってレジストパターン５が形成されている。
【００４０】
但し、同図は、ホトリソグラフィによって形成されたレジストパターン５をマスクとして、ＢＡＲＣ膜４のドライエッチングが終了した段階を示している。
【００４１】
また、同図中のパターン幅ａは、ホトリソグラフィによって形成されたレジストパターンのパターン幅を示し、パターン幅ｂは、ＢＡＲＣ膜４のドライエッチングが終了した段階におけるＢＡＲＣ膜４の底面部におけるＢＡＲＣパターンのパターン幅を示している。更に密集領域１０は、隣接パターンとのスペースｄが０．３μｍ程度以下のパターンが密集する領域を示し、疎領域１１は、パターンがお互いに影響を受けにくい程度以上に離間して形成されている領域を示している。
【００４２】
本実施の形態は、エッチングガスとして、少なくともＯ２及びＣｌ２を含むエッチングガスを使用してＢＡＲＣ膜をドライエッチングして、図４に示すエッチングパターンを形成する際のエッチング方法に関するものであり、更にその内容について以下に説明する。
【００４３】
図５の測定グラフ図は、レジストパターン５をマスクとして、エッチングガスのＣｌ２に対するＯ２の流量比を変える下記の条件で、図４に示すようにＢＡＲＣ膜４のドライエッチングを実行した際の寸法変換差Ｐａ（Ｐａ＝パターン幅ａ−パターン幅ｂ）の変化を、パターンが密集する密集領域１０とパターンが密集しない疎領域１１とでそれぞれ測定したものである。測定条件は、
ＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用し、
圧力＝５ｍＴｏｒｒ
ソースパワー＝２５０Ｗ
ボトムパワー＝７０Ｗ
電極温度＝６０℃
ガスの流量： Ｃｌ２／Ｏ２／Ｈｅ＝２０／（１０〜４０）／（７０〜４０）（ｓｃｃｍ） 合計で１００ｓｃｃｍ
とし、オーバーエッチングは５０％とする。
【００４４】
尚、この時のボトムパワーに相当する基板のＲＦパワーとイオンエネルギーの関係は、前記した図１０の測定グラフによって示され、イオンエネルギーは７２ｅＶ程度となる。
【００４５】
図５の測定グラフ図に示すように、このＢＡＲＣエッチングによる寸法変換差Ｐａは、エッチングガスのＣｌ２に対するＯ２の流量比（Ｏ２／Ｃｌ２）に依存し、且つパターンの密領域と疎領域に差があることがわかる。基本的にＯ２の流量比の増加にともなって寸法変換差Ｐａも大きくなり、且つ疎領域１１にある孤立パターンの方が密集領域１０にある密集パターンより寸法変換差Ｐａが小さく形成される。
【００４６】
これは、Ｏ*（酸素ラディカル）が有機性材料であるレジスト膜及びＢＡＲＣ膜を同時にエッチングするため、図４に示すようにレジストパターンの幅寸法が縮小して寸法変換差Ｐａが生じ、そして前記したように疎パターン部では、デポ系のガスが入りやすく、その再堆積による影響でテーパ形状になって、パターン幅が減少しにくくなるためと思われる。
【００４７】
従って、Ｃｌ２に対するＯ２の流量比を大きくすると、寸法変換差Ｐａは増えるが、過度に大きくすると、レジストパターン５の高さが少なくなって、ＳｉＮ膜３に微細パターンを形成するための十分な量のレジストパターン（高さが１５０ｎｍ程度）が確保できなくなるため、Ｏ２を過剰に加えることはできない。
【００４８】
図５の測定結果によれば、上記エッチング条件のもとで、Ｃｌ２に対するＯ２の流量比を１以上にすることにより、パターンの疎密の各領域での寸法変換差Ｐａのばらつきを比較的小さく抑えることができ、更に前記流量比を１．５程度とすることで、パターンの疎密の各領域において０．０２５μｍから０．０３μｍ程度の寸法変換差Ｐａが得られると共に、必要な量のレジストパターン５が確保されることが確認できた。
【００４９】
尚、実施の形態１で説明したように、上記エッチング条件のもとでは、下地膜であるＳｉＮ膜３は殆ど削られることはない。
【００５０】
以上のように、実施の形態２の製造方法によれば、Ｏ２及びＣｌ２ガスを含むガス系を用いてＢＡＲＣエッチングする際に、Ｃｌ２に対するＯ２の流量比を適当に設定することにより、下地膜であるＳｉＮ膜との選択比を十分確保しながら、ホトリソパターンよりも微細な配線パターンを形成することが可能となる。
【００５１】
また、本実施例では、下地膜としてＳｉＮ膜を想定したが、これに限定されるものではなく、ｐｏｌｙＳｉやＷＳｉ／ｐｏｌｙＳｉなどの導電性材料を下地膜とすることも可能である。
【００５２】
実施の形態３．
本実施の形態は、実施の形態２と同様に、エッチングガスとして、少なくともＯ２及びＣｌ２を含むエッチングガスを使用してＢＡＲＣ膜をドライエッチングし、前記した図４に示すエッチングパターンを形成する際の、前記実施の形態２のエッチング方法と異なる方法を示すもので、更にその内容について以下に説明する。
【００５３】
図６の測定グラフ図は、レジストパターン５をマスクとして、イオンエネルギーを変える下記の条件で、ＢＡＲＣ膜４のドライエッチングを実行した際の寸法変換差Ｐａ（パターン幅ａ−パターン幅ｂ）の変化をパターンが密集する密集領域１０とパターンが密集しない疎領域１１とでそれぞれ測定したものである。測定条件は、
ＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用し、
圧力＝５ｍＴｏｒｒ
ガスの流量： Ｃｌ２／Ｏ２／Ｈｅ＝２０／２０／６０（ｓｃｃｍ）
ソースパワー＝２５０Ｗ
ボトムパワー＝２０〜１００Ｗ
電極温度＝６０℃
とし、オーバーエッチングは５０％とする。
【００５４】
尚、この時のボトムパワーに相当する基板のＲＦパワーとイオンエネルギーの関係は、前記した図１０の測定グラフによって示される。
【００５５】
同測定グラフ図に示すように、このＢＡＲＣエッチングによる寸法変換差Ｐａは、ボトムパワーに相当する基板のＲＦパワーによって変るイオンエネルギーに依存し、且つパターンの密領域と疎領域に差があることがわかる。即ち、基本的にイオンエネルギーの低下にともなって寸法変換差Ｐａも大きくなり、且つ疎領域１１にある孤立パターンの方が密集領域１１にある密集パターンよりその変化率が大きくなる。
【００５６】
これはＯ*（酸素ラディカル）が、有機性材料であるレジスト膜及びＢＡＲＣ膜を同時にエッチングするために、図４に示すようにレジストパターンの幅寸法を縮小して寸法変換差Ｐａが生じ、そしてデポ系のガスが入りやすい疎パターン部において、イオンエネルギーの低下に伴なう再堆積の減少が顕著となるためと思われる。
【００５７】
但し、ＲＦパワーが小さ過ぎると、狭スリット部においてエッチング残渣が発生するために、その限度以上にＲＦパワーを下げることはできない。
【００５８】
図６の測定結果によれば、上記エッチング条件のもとで、イオンエネルギーを５０ｅＶ（ＲＦパワー５０Ｗに相当）以下とすることでパターンの疎密の各領域での寸法変換差Ｐａのばらつきを比較的小さく抑えることができ、更にイオンエネルギーを１５ｅＶ（ＲＦパワー２０Ｗに相当）程度とすることで、パターン密領域とパターン疎領域での各寸法変換差Ｐａが一致し、共に０．０３μｍ程度とすることがでる。またこのイオンエネルギーを１５ｅＶは、エッチング残渣が発生していないための下限値でもある。
【００５９】
尚、実施の形態１で説明したように、上記エッチング条件のもとでは、下地膜であるＳｉＮ膜３は殆ど削られることはない。
【００６０】
以上のように、実施の形態３の製造方法によれば、Ｏ２及びＣｌ２ガスを含むガス系を用いてＢＡＲＣエッチングする際に、イオンエネルギーを調整することにより、下地膜であるＳｉＮ膜との選択比を十分確保しながら、実施の形態２と同様の効果を得ることが出来、更にパターンの疎密に拘わらず、各領域での寸法変換差Ｐａを同程度とすることができる。
【００６１】
また、本実施例では、下地膜としてＳｉＮ膜を想定しているが、これに限定されるものではなく、ｐｏｌｙＳｉやＷＳｉ／ｐｏｌｙＳｉなどの導電性材料を下地膜とすることも可能である。
【００６２】
実施の形態４．
図７は、本発明の半導体装置の製造方法による実施の形態４の製造方法を説明するための半導体装置の要部構成を模式的に示した説明図であり、同図（ａ）はホトリソグラフィによってレジストパターンが形成された段階の要部断面を示し、同図（ｂ）は、後述するＳｉＮ膜のドライエッチング、及びレジストとＢＡＲＣのアッシングが終了した段階の要部断面を示している。
【００６３】
図７（ａ）に示すように、この半導体装置の基板１の上層には、ＣＶＤ法により、ｐｏｌｙＳｉ（ポリシリコン）膜２が配線材料として形成され、ｐｏｌｙＳｉ膜２の上層には同じくＣＶＤ法によりＳｉＮ膜３が形成されている。このＳｉＮ膜３の上層には、ホトリソグラフィによってレジストパターンによるマスクを形成する際の反射防止膜となるＢＡＲＣ４が塗布によって形成され、更にその上層にはホトリソグラフィによってレジストパターン５が形成されている。
【００６４】
先ず、レジストパターン５をマスクとして、前記した実施の形態３と同じ方法で、ＲＦパワー（ボトムパワー）を２０ＷとしてＢＡＲＣ膜４をドライエッチングする。前記したように、図４はこの段階での半導体装置の状態を示し、このときの各寸法変換差Ｐａは、前記した図６の測定グラフ図から明らかなように、パターンの疎密の各領域で共に０．０３μｍ程度となっている。
【００６５】
次に、ＢＡＲＣエッチングと同一のチャンバーにおいて、下記のエッチング条件によって、ＳｉＮ膜３のドライエッチングが施される。図７（ｂ）はこのＳｉＮ膜３のドライエッチングが実施された後、更にレジストとＢＡＲＣのアッシングが終了した段階での半導体装置の状態を示し、同図中のＳｉＮパターン膜３´のパターン幅ｃは、前記した図４のパターン幅ｂのＢＡＲＣパターンに対応して形成されたＳｉＮパターン膜３´の底面部におけるパターン幅を示している。
【００６６】
図８の測定グラフ図は、図４に示すレジストパターン５及びＢＡＲＣ膜４をマスクとし、またエッチングガスとしてＨＢｒ、ＣＦ４及びＨｅを使用し、イオンエネルギーを変える下記の条件で、ＳｉＮ膜３のドライエッチングを実行した際の寸法変換差Ｐｂ（Ｐｂ＝パターン幅ｂ−パターン幅ｃ）の変化を、隣接パターンとのスペースｄが、０．２６μｍ程度に密集する密集領域１０と１．０μｍ程度以上の疎領域１１とでそれぞれ測定したものである。測定条件は、
ＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用し、
圧力＝１０ｍＴｏｒｒ
ガスの流量： ＨＢｒ／ＣＦ４／Ｈｅ＝２０／８０／１００（ｓｃｃｍ）
ソースパワー＝６００Ｗ
ボトムパワー＝２０〜８０Ｗ
電極温度＝６０℃
とし、オーバーエッチングを２０％とする。
【００６７】
一方、図１１の測定グラフ図は、本実施の形態で用いたＩＣＰエッチング装置のＳｉＮ膜エッチング時におけるボトムパワーに相当する基板のＲＦパワーとイオンエネルギーの関係を測定した結果を示すものである。
【００６８】
またイオンエネルギーは、ＲＦ周波数によって変り、周波数が高くなるとその平均エネルギーが低下し、またプラズマを発生させているソースパワーにも依存してソースパワーを上げると低下する傾向があるが、これらは、ＲＦ周波数＝１３．１６ＭＨｚ、ソースパワー＝６００Ｗとして測定した。
【００６９】
同図の測定グラフから明らかなように、イオンエネルギー（ｅＶ）は、ＲＦパワー（Ｗ）に略比例して増加するため、エッチング時のイオンエネルギーを所望の値に設定する際には、ＩＣＰエッチング装置の基板のＲＦパワーを調節して行うことができる。
【００７０】
図８の測定グラフに示すように、このＳｉＮエッチングによる寸法変換差Ｐｂは、ボトムパワーに相当する基板のＲＦパワーによって変るイオンエネルギーに依存し、且つパターンの密領域と疎領域に差があることがわかる。
【００７１】
即ち、イオンエネルギーの増加に伴なって、寸法変換差Ｐｂが減少することから、エッチングによって形成されるパターン幅ｃが増すことがわかる。これは、イオンエネルギーが増加することで、レジストからの再付着成分が増加してエッチングの側壁部を保護し、パターン断面が同図中に示すようにテーパ状に形成されるためと考えられる。
【００７２】
また、ＲＦパワーを上げると、ＳｉＮパターン膜３´のレジストとの選択比が下がり、ＳｉＮパターン膜３´上のレジストパターン５（図４）のマスクが無くなって、ＲＦパワーが８０Ｗ（イオンエネルギー５８ｅＶ程度）の場合には、同図に示すようにＳｉＮパターン膜３´の上部が先細りした形状となる。
【００７３】
一方、イオンエネルギーを下げた場合には、その低下に伴なって寸法変換差Ｐｂが増加することから、エッチングによって形成されパターン幅ｃが減少することがわかる。この場合は、ＳｉＮパターン膜３´のレジストとの選択比が大きくなるので、ＳｉＮパターン膜３´の上面部の細りを気にする必要はないが、レジストからの再付着成分による側壁保護成分が少なくなるため、２０Ｗパワー（イオンエネルギー５ｅＶ程度）の場合には、図８に示すようにその側壁がくびれた形状となる。
【００７４】
また、ＲＦパワーを過度に低下させるとパターン間隔が狭いスリット箇所ではエッチング残渣が発生してしまい、エッチングマージンが少なくなる。
【００７５】
本実施の形態におけるエッチング条件では、イオンエネルギーを２３ｅＶ（基板ＲＦパワー４０Ｗに相当）程度にした場合に、図８に示すようにＳｉＮパターン膜３´が垂直にエッチングされ、且つパターンの疎密の各領域において寸法変換差Ｐｂが共に０．０１５μｍ程度となって最も好ましいドライエッチングを実施することができた。
【００７６】
尚、上記したエッチング条件では、イオンエネルギーを１３ｅＶ〜３０ｅＶ（基板ＲＦパワーの３０Ｗ〜５０Ｗに相当）の範囲に設定してエッチングすることにより、ＳｉＮパターン膜３´が略垂直に形成され、且つパターンの疎密の各領域における寸法変換差Ｐｂを略同値に保ったまま微調整することができる。
【００７７】
以上のように、実施の形態４の製造方法によれば、イオンエネルギーを所定の範囲内で調整してエッチングすることにより、パターンの疎密に拘わらず、ＳｉＮ膜のエッチングを垂直に施すことが可能となる。
【００７８】
また、基板ＲＦパワーの変化に伴って寸法変換差Ｐｂが変化するため、基板ＲＦパワーを調整することでＳｉＮ膜エッチングのパターン寸法を微調整することができる。更に、ＢＡＲＣエッチングと同一チャンバーにおいて、ＳｉＮ膜のドライエッチングを実施することができる。
【００７９】
実施の形態５．
本実施の形態は、実施の形態４と同様に、エッチングガスとして、ＨＢｒ、ＣＦ４及びＨｅを使用してＳｉＮ膜をドライエッチングし、前記した図７に示すエッチングパターンを形成する際の、実施の形態４と異なるエッチング方法に関するもので、更にその内容について以下に説明する。
【００８０】
図９の測定グラフ図は、レジスト及びＢＡＲＣパターンをマスクとして、エッチングガスのＣＦ４に対するＨＢｒの流量比を変える下記の条件で、ＳｉＮ膜３のドライエッチングを実行した際の寸法変換差Ｐｂ、Ｐｂ＝（パターン幅ｂ−パターン幅ｃ）の変化を、パターンが間隔０．２６μｍ程度に密集する密集領域ａとパターンが間隔１．０μｍ程度の疎領域１１とでそれぞれ測定したものである。測定条件は、
ＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用し、
圧力＝１０ｍＴｏｒｒ
ソースパワー＝６００Ｗ
ボトムパワー＝４０Ｗ
電極温度＝６０℃
ガスの流量： ＨＢｒ／ＣＦ４／Ｈｅ＝（１０〜４０）／（９０〜６０）／１００（ｓｃｃｍ） 総流量２００ｓｃｃｍ（一定）
とし、オーバーエッチングを２０％とする。
【００８１】
尚、この時のボトムパワーに相当する基板のＲＦパワーとイオンエネルギーの関係は、前記した図１１の測定グラフによって示され、イオンエネルギーは２３ｅＶ程度となる。
【００８２】
図９の測定グラフに示すように、このＳｉＮエッチングによる寸法変換差Ｐｂは、エッチングガスのＣＦ４に対するＨＢｒの流量比（ＨＢｒ／ＣＦ４）に依存し、且つパターンの密領域と疎領域に差があることがわかる。
【００８３】
即ち、ＨＢｒの流量比の増加に伴なって寸法変換差Ｐｂが減少し、エッチングによって形成されるパターン幅ｃが大きくなっていることがわかる。これは、ＨＢｒの流量比を上げた場合には反応生成物のＳｉＢｒ４がエッチングの側壁部を保護するように作用し、パターン断面が同グラフに示すようにテーパ状に形成されるためと考えられる。
【００８４】
更に、寸法変換差Ｐｂのパターンの疎密による依存性においては、上記流量比を上げた場合、疎領域での減少率がより大きい。これは、疎領域の方が、ＳｉＢｒ４の反応生成物がより入り易く、エッチングの側壁部が保護されてよりテーパ形状となりやすいためと考えられる。
【００８５】
本実施の形態におけるエッチング条件では、ＨＢｒ／ＣＦ４／Ｈｅガス系において、ＨＢｒ／ＣＦ４の流量比を０．１〜０．４の範囲に設定してエッチングすることにより、図９に示すようにＳｉＮが略垂直に形成され、更にＨＢｒ／ＣＦ４の流量比を０．３５程度の設定することで、パターンの疎密の各領域において寸法変換差Ｐｂを共に０近傍に設定することができる。
【００８６】
以上のように、実施の形態５の製造方法によれば、ＨＢｒ／ＣＦ４／Ｈｅガス系において、ＣＦ４に対するＨＢｒの流量比（ＨＢｒ／ＣＦ４）を所定の範囲に設定することによってパターンの疎領域或いは密領域に拘わらず、ＳｉＮ膜を略垂直にエッチングすることができ、更にその所定の範囲内において、疎密の各領域において寸法変換差Ｐｂを共に０近傍に設定することができる。
【００８９】
【発明の効果】
請求項１、２の製造方法によれば、ＳｉＮ膜を垂直に、且つパターンの疎密の各領域での寸法変換差を同程度に保ったままドライエッチングを実行することが出来る。
【００９０】
また、請求項３、４の製造方法によれば、寸法変換差がゼロとなる場合を含めた寸法変換差の広い数値範囲にわたって、パターンの疎密の各領域に拘わらずＳｉＮ膜を垂直にドライエッチングすることがでる。
【００９１】
更に、請求項５の製造方法によれば、エッチング時のイオンエネルギーを設定するのに、基板のＲＦパワーを調整して行えるため、この設定を容易に行うことができる。
【図面の簡単な説明】
【図１】 本発明の製造方法による実施の形態１の製造方法を実施するための半導体装置の要部積層断面を示す断面図である。
【図２】 ＢＡＲＣのエッチング条件で、ＳｉＮ膜、ｐｏｌｙＳｉ膜をエッチングしたときの各エッチングレートの変化特性を示す測定グラフ図である。
【図３】 ＢＡＲＣの別のエッチング条件で、ＳｉＮ膜、ｐｏｌｙＳｉ膜をエッチングしたときの各エッチングレートの変化特性を示す測定グラフ図である。
【図４】 本発明の製造方法による実施の形態２の製造方法を説明するための半導体装置の要部構成を模式的に示した断面図である。
【図５】 ＢＡＲＣエッチングによる寸法変換差ＰａのＯ２流量依存特性を示す測定グラフ図である。
【図６】 ＢＡＲＣエッチングによる寸法変換差ＰａのＲＦパワー依存特性を示す測定グラフ図である。
【図７】 本発明の製造方法による実施の形態４の製造方法を説明するための半導体装置の要部構成を模式的に示した説明図である。
【図８】 ＳｉＮエッチングによる寸法変換差ＰｂのＲＦパワー依存特性を示す測定グラフ図である。
【図９】 ＳｉＮエッチングによる寸法変換差ＰｂのＨＢｒ流量比依存特性を示す測定グラフ図である。
【図１０】 本実施の形態で用いたＩＣＰエッチング装置のＢＡＲＣ膜エッチング時における基板のＲＦパワーとイオンエネルギーの関係を示す測定グラフ図である。
【図１１】 本実施の形態で用いたＩＣＰエッチング装置のＳｉＮ膜エッチング時における基板のＲＦパワーとイオンエネルギーの関係を示す測定グラフ図である。
【図１２】 段差のあるゲート構造のＢＡＲＣ膜を従来の方法でドライエッチングした際のゲート構造の断面の変化を示す状態変化図である。
【図１３】 段差のあるゲート構造のＢＡＲＣ膜を従来の方法でドライエッチングした際のゲート構造の断面の変化を示す状態変化図である。
【図１４】 段差のあるゲート構造のＢＡＲＣ膜を従来の方法でドライエッチングした際のゲート構造の断面の変化を示す状態変化図である。
【図１５】 従来のハードマスクエッチング方法によって形成されるＳｉＮ／ＳｉＯ２膜のパターンの形状を模式的に示す説明図である。
【符号の説明】
１ 基板、 ２ ｐｏｌｙＳｉ膜、 ３ ＳｉＮ膜、 ３´ ＳｉＮパターン膜、 ４ ＢＡＲＣ膜、 ５ レジストパターン、 １０ 密集領域、 １１ 疎領域、 １００ 基板、 １０１ ＬＯＣＯＳ、 １０２ ｐｏｌｙＳｉ膜、１０３ ＷＳｉ膜、 １０４，１０４´ ＳｉＮ膜、 １０５ ＢＡＲＣ膜、１０５´ ＢＡＲＣ残渣、 １１０ ｐｏｌｙＳｉ膜、 １１１ ＳｉＮ／ＳｉＯ２膜。

Claims (5)

  1. 疎パターン形成領域と密パターン形成領域上に、シリコン窒化膜が形成された半導体基板に対して、少なくともＨＢｒ、ＣＦ４、及びＨｅを所定の流量比で混合したエッチングガスを用い、イオンエネルギーを１３ｅＶから３０ｅＶまでの範囲に設定して、前記疎パターン形成領域及び前記密パターン形成領域上の前記シリコン窒化膜をエッチングすることによって、前記半導体基板上に前記シリコン窒化膜の疎パターン部及び密パターン部を形成する
    ことを特徴とする半導体装置の製造方法。
  2. 前記イオンエネルギーを２３ｅＶに設定して、前記シリコン窒化膜がエッチングされることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記エッチングガスのＣＦ４に対するＨＢｒの流量比（ＨＢｒ／ＣＦ４）を０．１から０．４までの範囲に設定して、前記シリコン窒化膜がエッチングされることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記エッチングガスのＣＦ４に対するＨＢｒの流量比（ＨＢｒ／ＣＦ４）を０．３５に設定して、前記シリコン窒化膜がエッチングされることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記イオンエネルギーは、前記半導体基板のＲＦパワーを調整することによって設定されることを特徴とする請求項１乃至４の何れかに記載の半導体装置の製造方法。
JP2002138042A 2002-05-14 2002-05-14 半導体装置の製造方法 Expired - Fee Related JP3883470B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002138042A JP3883470B2 (ja) 2002-05-14 2002-05-14 半導体装置の製造方法
US10/300,869 US6797637B2 (en) 2002-05-14 2002-11-21 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002138042A JP3883470B2 (ja) 2002-05-14 2002-05-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003332312A JP2003332312A (ja) 2003-11-21
JP3883470B2 true JP3883470B2 (ja) 2007-02-21

Family

ID=29416836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002138042A Expired - Fee Related JP3883470B2 (ja) 2002-05-14 2002-05-14 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6797637B2 (ja)
JP (1) JP3883470B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645707B2 (en) * 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
KR100801307B1 (ko) * 2005-06-28 2008-02-05 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP4499623B2 (ja) * 2005-06-28 2010-07-07 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
US8158524B2 (en) * 2007-09-27 2012-04-17 Lam Research Corporation Line width roughness control with arc layer open
WO2009042453A2 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Profile control in dielectric etch
TWI426565B (zh) * 2009-10-15 2014-02-11 Au Optronics Corp 顯示面板及薄膜電晶體之閘極絕緣層的重工方法
JP5537324B2 (ja) * 2010-08-05 2014-07-02 株式会社東芝 半導体装置の製造方法
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
CN109494224B (zh) 2017-09-08 2020-12-01 华邦电子股份有限公司 非挥发性存储器装置及其制造方法
US10269576B1 (en) * 2017-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and structures formed thereby

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424299A3 (en) 1989-10-20 1991-08-28 International Business Machines Corporation Selective silicon nitride plasma etching
US5188704A (en) 1989-10-20 1993-02-23 International Business Machines Corporation Selective silicon nitride plasma etching
JP3145725B2 (ja) 1991-03-19 2001-03-12 日立機電工業株式会社 無人搬送車の走行制御方法
US5431772A (en) 1991-05-09 1995-07-11 International Business Machines Corporation Selective silicon nitride plasma etching process
JPH10303180A (ja) 1997-04-28 1998-11-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP3253604B2 (ja) 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP3378909B2 (ja) 1999-06-21 2003-02-17 東北大学長 ドライエッチング方法及びその装置
JP2001208497A (ja) 2000-01-31 2001-08-03 Kansai Paint Co Ltd 熱交換器フィン材
JP2001308076A (ja) 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
US6451647B1 (en) * 2002-03-18 2002-09-17 Advanced Micro Devices, Inc. Integrated plasma etch of gate and gate dielectric and low power plasma post gate etch removal of high-K residual

Also Published As

Publication number Publication date
US6797637B2 (en) 2004-09-28
JP2003332312A (ja) 2003-11-21
US20030216031A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
CN1985335B (zh) 双层抗蚀剂等离子体蚀刻方法
KR970007109B1 (ko) 경사진 콘택트 에칭 방법
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
KR100843236B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
CN101064244B (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
US20070082483A1 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
TW554425B (en) Method of forming a notched silicon-containing gate structure
JP2009152243A (ja) 半導体装置の製造方法
JPS6365625A (ja) エッチング方法
US20110021029A1 (en) Plasma etch method to reduce micro-loading
JP2001308076A (ja) 半導体装置の製造方法
JP3883470B2 (ja) 半導体装置の製造方法
JPH05102107A (ja) 半導体装置の製造方法
KR100464430B1 (ko) 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
JP3891087B2 (ja) ポリシリコンエッチング方法
JP3883144B2 (ja) 半導体装置の製造方法
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
US20240249936A1 (en) Methods for reducing micro and macro scalloping on semiconductor devices
JP2008159717A (ja) エッチング方法
JP3067739B2 (ja) エッチング方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
KR100448855B1 (ko) 반도체소자의 제조방법
JP2002026020A (ja) 半導体装置の製造方法
JP3472397B2 (ja) ドライエッチング方法
JPH04294533A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040702

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040825

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3883470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees