JPH10303180A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10303180A
JPH10303180A JP11067797A JP11067797A JPH10303180A JP H10303180 A JPH10303180 A JP H10303180A JP 11067797 A JP11067797 A JP 11067797A JP 11067797 A JP11067797 A JP 11067797A JP H10303180 A JPH10303180 A JP H10303180A
Authority
JP
Japan
Prior art keywords
film
etching
etched
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11067797A
Other languages
English (en)
Inventor
Kazuo Sawai
和夫 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11067797A priority Critical patent/JPH10303180A/ja
Publication of JPH10303180A publication Critical patent/JPH10303180A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 常に寸法が均一でかつノッチの発生のないレ
ジストパターンが得られるようにし、かつ下地の光反射
によるレジストパターンの寸法変化も防止する。 【解決手段】 まず被エッチング層1上に液状のBAR
C膜材料(反射防止膜材料)をその表面が平坦になる厚
みに塗布してBARC膜2を成膜し、次いでBARC膜
2上にレジストパターン4を形成する。続いてレジスト
パターン4をマスクにしたエッチングによってBARC
膜2をエッチングしてBARC膜パターン5を形成し、
続いてエッチングを行って被エッチング層1をパターニ
ングする。このときBARC膜材料には、BARC膜2
のエッチングにおいてこのBARC膜2がレジストパタ
ーン4に対して選択比がとれかつ被エッチング層1のエ
ッチングにおいてBARC膜2が被エッチング層1に対
して選択比がとれる有機材料を用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特にリソグラフィプロセスに適用される
半導体装置の製造方法に関する。
【0002】
【従来の技術】従来の半導体装置の製造方法では、リソ
グラフィプロセスにおいて例えばポリシリコン膜からな
る被エッチング層上にレジストパターンを形成する場
合、図5に示すようにまず被エッチング層51上にレジ
ストを塗布してレジスト膜52を得る。次いで、露光機
を用いてレジスト膜52にパターンを転写し、続いて現
像を行って所定のレジストパターン53を得ている。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法では、図5に示すように
被エッチング層51の表面に凹凸があり、その表面の最
も高い位置と最も低い位置とで段差t1 が生じている場
合に以下のような不具合が生じる。
【0004】すなわち、レジストを塗布して被エッチン
グ層51表面の最も高い位置直上のレジスト膜52部分
(以下、A部分と記す)と最も低い位置直上のレジスト
膜52部分(以下、B部分と記す)とにそれぞれパター
ンを形成する場合、B部分のレジスト膜52の厚みは、
A部分のレジスト膜52の厚みよりも段差t1 分だけ厚
くなっている。よってレジストパターン53を形成する
ための露光の際には、段差t1 分のレジスト膜52のパ
ターニングのために、A部分からみると余分な露光量の
光をレジスト膜52に照射しなければならない。結果と
して、例えばレジスト膜52がポジ型のレジスト膜の場
合、露光しないA部分の周縁も露光されて、現像後に得
られたA部分のレジストパターン53がB部分のパター
ンに比べて細くなったり、下地からの反射によりレジス
トパターン53にノッチが発生する等の不具合が生じ
る。
【0005】また、このような問題を解決するためBP
SG(ボロン−フォスフォシリケートガラス)膜を用い
る方法も検討されている。これは、例えば図6に示すよ
うに被エッチング層51上にBPSG膜54を形成し、
BPSG膜54の表面をCMP(化学機械研磨)によっ
て平坦にした後、BPSG膜54上にレジスト膜52を
形成し、露光、現像を行ってレジストパターン53を得
る方法である。ところが、この方法ではBPSG膜54
をCMP処理するため、作業が煩雑になり処理能力的に
満足できない難点がある。
【0006】
【課題を解決するための手段】そこで、上記課題を解決
するために請求項1の発明に係る半導体装置の製造方法
は、まず被エッチング層上に液状の反射防止膜材料をそ
の表面が平坦になる厚みに塗布して反射防止膜を成膜
し、次いで反射防止膜上にレジストパターンを形成す
る。続いてレジストパターンをマスクにしたエッチング
によって、反射防止膜をエッチングして反射防止膜のパ
ターンを形成し、続いてエッチングを行って被エッチン
グ層をパターニングする。このとき反射防止膜材料に
は、上記反射防止膜のエッチングにおいてこの反射防止
膜がレジストパターンに対して選択比がとれかつ被エッ
チング層のエッチングにおいて反射防止膜が被エッチン
グ層に対して選択比がとれる有機材料を用いる。
【0007】この発明では、液状の反射防止膜材料を用
いるため、被エッチング層の表面に段差があっても反射
防止膜材料の流動性により被エッチング層の段差を埋め
るように塗布される。よって、被エッチング層上に形成
される反射防止膜は表面が常に平坦になる。また被エッ
チング層上に表面が平坦な反射防止膜を形成した後、被
エッチング層上にレジストパターンを形成するため、被
エッチング層の表面に段差が生じていても、被エッチン
グ層上のいずれの箇所においても均一な厚みのレジスト
膜が形成される。また反射防止膜によって、レジストパ
ターン形成のための露光では下地からの光反射が防止さ
れる。さらに、反射防止膜を平坦化処理する工程が不要
であるため、工程数が削減されしかも簡易な作業で済む
ことになる。さらに反射防止膜のエッチングにおいて反
射防止膜がレジストパターンに対して選択比がとれかつ
被エッチング層のエッチングにおいて反射防止膜が被エ
ッチング層に対して選択比がとれる有機材料を反射防止
膜材料に用い、得られた反射防止膜のパターンをマスク
にして被エッチング層をエッチングするため、レジスト
パターンにほぼ等しい形状の被エッチング層のパターン
が得られる。
【0008】請求項3の発明に係る半導体装置の製造方
法は、被エッチング層上に液状の有機材料からなる反射
防止膜材料をその表面が平坦になる厚みに塗布して反射
防止膜を形成し、次いで反射防止膜上に中間膜を形成す
る。次いで中間膜上にレジストパターンを形成し、レジ
ストパターンをマスクにしたエッチングによって中間膜
のパターンを形成する。そして、中間膜のパターンをマ
スクにして反射防止膜および被エッチング層をエッチン
グする。上記中間膜には、中間膜のエッチングにおいて
レジストパターンに対して選択比がとれかつ反射防止膜
および被エッチング層のエッチングにおいて反射防止膜
に対してエッチング選択比がとれる材料膜を用いる。
【0009】この発明においても、請求項1の発明と同
様に、被エッチング層上へのレジストパターンの形成に
先立ち、被エッチング層上に表面が平坦な反射防止膜を
形成するため、被エッチング層上のいずれの箇所におい
ても均一な厚みのレジスト膜が得られ、レジストパター
ン形成のための露光では下地からの光反射が防止され
る。また、反射防止膜を平坦化処理する工程が不要であ
るため、工程数が削減されしかも簡易な作業で済むこと
になる。また中間膜には、中間膜のエッチングにおいて
レジストパターンに対して選択比がとれかつ反射防止膜
および被エッチング層のエッチングにおいて反射防止膜
に対してエッチング選択比がとれる材料膜を用いるた
め、中間膜パターンをマスクに用いたエッチングでは、
レジストパターンにほぼ等しい形状の被エッチング層の
パターンが得られる。
【0010】請求項8の発明に係る半導体装置の製造方
法は、まず請求項3の発明と同様にして被エッチング層
上に反射防止膜、中間膜を順次形成し、中間膜上にレジ
ストパターンを形成した後、中間膜のパターンを形成す
る。次いで中間膜のパターンをマスクにしたエッチング
によって反射防止膜のパターンを形成し、続いて反射防
止膜のパターンをマスクにして被エッチング層をエッチ
ングする。上記中間膜には、中間膜のエッチングにおい
てレジストパターンに対して選択比がとれかつ反射防止
膜のエッチングにおいて反射防止膜に対してエッチング
選択比がとれる材料膜を用いる。
【0011】この発明においても、被エッチング層上へ
のレジストパターンの形成に先立ち、被エッチング層上
に表面が平坦な反射防止膜を形成し、また反射防止膜を
平坦化処理する工程が不要であるため、請求項1と同様
の作用が得られる。また中間膜には、中間膜のエッチン
グにおいてレジストパターンに対して選択比がとれかつ
反射防止膜のエッチングにおいて反射防止膜に対してエ
ッチング選択比がとれる材料膜を用いるため、中間膜パ
ターンをマスクにしたエッチングではレジストパターン
にほぼ等しい形状の反射防止膜パターンが得られる。よ
って、反射防止膜パターンをマスクにしたエッチングで
は、レジストパターンにほぼ等しい形状の被エッチング
層のパターンが得られる。
【0012】
【発明の実施の形態】以下、この発明に係る半導体装置
の製造方法の実施形態を図面に基づいて説明する。図1
はこの発明の第1実施形態を工程順に示す側断面図であ
り、請求項1の発明の一適用形態を示す図である。この
実施形態において半導体装置を製造するにあたっては、
まず図1(a)に示すように、表面に段差tを有する例
えばポリシリコン膜からなる被エッチング層1上に、例
えばレジストコータを用いて下塗り反射防止膜材料を塗
布する。なお、以下の明細書中では下塗り反射防止膜を
BARC膜と記す。なお、BARCはBottom Anti-Refl
ection Coat の略である。
【0013】BARC膜材料は、例えば露光波長に対し
て十分な吸収を持つ染料を含有し、かつ溶媒によって所
定の粘性に調整された液状の有機樹脂材料からなる。ま
たこれとともに、後述するBARC膜のドライエッチン
グにおいてBARC膜が後述のレジストパターンに対し
て選択比がとれ、かつ後述する被エッチング層1のドラ
イエッチングにおいてBARC膜が被エッチング層1に
対して選択比がとれる有機樹脂材料からなる。
【0014】ここではBARC膜材料として、例えばシ
リコン粒子を5wt%程度含有させた有機樹脂材料を用
いる。そして、この塗膜の表面が平坦になる厚みにBA
RC膜材料を塗布する。つまり、被エッチング層1の段
差tを吸収できる膜厚に塗布する。次いでBARC膜材
料の塗膜を加熱処理し、塗膜中の溶媒を除去してBAR
C膜2を形成する。
【0015】次に、BARC膜2上にレジストを塗布し
てレジスト膜3を形成し、露光処理、現像処理を行っ
て、図1(b)に示すようにレジストパターン4を形成
する。その後、例えばレジストパターン4をマスクとし
て酸化膜エッチング装置によりBARC膜2をドライエ
ッチングし、図1(c)に示すようにBARC膜2のパ
ターン(以下、BARC膜パターンと記す)5を得る。
【0016】続いてBARC膜パターン5およびレジス
トパターン4をマスクとして、エッチングガスに塩素系
ガスを用いて被エッチング層1をドライエッチングし、
図1(d)に示すように被エッチング層1を所定のパタ
ーン6に形成する。このエッチングは、先のBARC膜
2のエッチングを行ったエッチング装置の同一チャンバ
ー内にてエッチングガスおよび流量等の条件を変えるこ
とにより連続して行うことが可能である。
【0017】上記した第1実施形態では、用いるBAR
C膜材料が液状であるため、被エッチング層1上にBA
RC膜材料を塗布すると、BARC膜材料が被エッチン
グ層1の表面の段差tを埋めるように流動する。よっ
て、被エッチング層1上に常に表面が平坦なBARC膜
2を形成することができる。また表面が平坦なBARC
膜2を形成した後、BARC膜2上にレジスト膜3を形
成するため、被エッチング層1の表面に段差tが生じて
いても、被エッチング層1上のいずれの箇所においても
レジスト膜3を均一の厚みに形成することができる。よ
って、レジスト膜3において露光量が過多になる箇所が
生じないため、寸法が均一でかつノッチの発生もないレ
ジストパターン4を形成できる。
【0018】またレジストパターン4形成のための露光
では、BARC膜2によって下地からの光反射が防止さ
れるので、光多重干渉によるレジストパターン4の寸法
変化も防止することができる。さらに、BARC膜2を
CMP装置によって平坦化する工程が不要であり、かつ
BARC膜2および被エッチング層1のドライエッチン
グをエッチング装置の同一チャンバー内にてエッチング
条件を変えることにより連続して実施できるため、工程
数を削減できかつ簡易な作業で済む。したがって処理能
力を大幅に向上できるので、タクトタイムの短縮を図る
ことができ、ひいては製造コストを大幅に削減すること
ができる。
【0019】またドライエッチングを同一チャンバー内
にて連続して行えるため、被エッチング層1へのパーテ
ィクル付着を防止できる効果も得られる。しかも、BA
RC膜材料がレジストパターン4および被エッチング層
1に対して選択比がとれる有機樹脂材料からなるので、
レジストパターン4にほぼ等しい形状のBARC膜パタ
ーン5を得ることができる。そして、BARC膜パター
ン5をマスクにしたエッチングによってレジストパター
ン4にほぼ等しい形状の被エッチング層1のパターン6
を得ることができる。またBARC膜材料に使用した、
シリコン粒子含有した有機樹脂材料は入手し易く、した
がってこの実施形態は非常に容易に実施することができ
る。
【0020】なお、第1実施形態では、BARC膜パタ
ーン5を形成した後、BARC膜パターン5をマスクと
して被エッチング層1のドライエッチングを行ったが、
図2(a)、(b)に示すこの発明の第2実施形態のよ
うに、レジストパターン4をマスクとしてBARC膜2
および被エッチング層1を連続してエッチングすること
も可能である。
【0021】その場合、BARC膜材料には、このエッ
チングにおいてBARC膜2が被エッチング層1および
レジストパターン4に対して選択比がとれる材料を用い
る。例えば被エッチング層1が酸化シリコン膜で形成さ
れていれば、BARC膜材料には第1実施形態と同様の
シリコン粒子を5wt%程度含有させた有機樹脂材料を
用いることができる。この場合には、エッチング装置の
同一チャンバー内にて同じエッチングガスを用いて連続
してエッチングを行えるため、第1実施形態に比較して
さらにタクトタイムを向上させることができる優れた効
果が得られる。
【0022】次に、請求項3の発明の一適用形態である
第3実施形態を図3に示す側断面図を用いて説明する。
この実施形態において半導体装置を製造するにあたって
は、まず図3(a)に示すように、表面に段差tを有す
る例えばポリシリコン膜からなる被エッチング層1上
に、例えばレジストコータを用いてBARC膜材料を塗
布する。この際、塗膜の表面が平坦になる厚みにBAR
C膜材料を塗布する。BARC膜材料は、例えば露光波
長に対して十分な吸収を持つ染料を含有し、溶媒によっ
て所定の粘性に調整された液状の有機樹脂材料からな
る。次いでBARC膜材料の塗膜を加熱処理し、塗膜中
の溶媒を除去してBARC膜2を形成する。
【0023】次いで図3(a)に示すように、BARC
膜2上に中間膜7を塗布し、中間膜7上にレジストパタ
ーン4を形成する。中間膜7には、後述する中間膜7の
ドライエッチングにおいてレジストパターン4に対して
選択比がとれかつ後述のBARC膜2および被エッチン
グ層1のドライエッチングにおいてBARC膜2に対し
て選択比がとれる材料膜を用いる。また中間膜7の膜厚
は、BARC膜2および被エッチング層1のエッチング
に耐えられる厚みに形成する。ここでは、例えば中間膜
7としてスピンオンガラス(以下、SOGと記す)膜を
2000Å程度の膜厚に形成する。
【0024】続いて中間膜7上にレジストを塗布してレ
ジスト膜3を形成し、露光処理、現像処理を行って、図
3(b)に示すようにレジストパターン4を形成する。
その後、レジストパターン4をマスクにして例えば酸化
膜エッチング装置により中間膜7をエッチングし、中間
膜7のパターン(以下、中間膜パターンと記す)8を形
成する。
【0025】次に、エッチングガスとして例えば塩素を
含むガスを用いかつ中間膜パターン8をマスクにして、
プラズマエッチング装置によりBARC膜2および被エ
ッチング層1をドライエッチングする。これにより、図
3(d)に示すようにBARC膜パターン5および被エ
ッチング層1のパターン6が得られる。このBARC膜
2および被エッチング層1のエッチングは、同じエッチ
ングプロセスにより一括して、すなわち同一チャンバー
内にて連続して行う。
【0026】この第3実施形態では、液状のBARC膜
材料を用いて被エッチング層1上に表面が平坦なBAR
C膜2を形成した後、BARC膜2上にレジスト膜を形
成するため、第1実施形態と同様に寸法が均一でかつノ
ッチの発生もないレジストパターン4を形成できる効果
が得られる。またレジストパターン4形成のための露光
では、BARC膜2によって第1実施形態と同様に光多
重干渉によるレジストパターン4の寸法変化も防ぐこと
ができる。さらに、BARC膜2をCMP装置によって
平坦化する工程が不要であり、かつBARC膜2および
被エッチング層1のエッチングをエッチング装置の同一
チャンバー内にて連続して実施できるため、作業が煩雑
にならない。したがって処理能力を向上できるので、タ
クトタイムの短縮および製造コストの削減を図ることが
できる。
【0027】また中間膜7には、中間膜7のエッチング
においてレジストパターン4に対して選択比がとれる材
料膜を用いるため、レジストパターン4にほぼ等しい形
状の中間膜パターン8を得ることができる。さらに中間
膜パターン8はBARC膜2に対してエッチング選択比
がとれる材料膜からなるため、この中間膜パターン8を
マスクにしたBARC膜2および被エッチング層1のエ
ッチングでは、レジストパターン4直下のBARC膜2
の膜厚がレジストパターン4毎に異なっていても、レジ
ストパターン4にほぼ等しい形状のBARC膜パターン
5を得ることができる。よって、BARC膜2のエッチ
ングに続いてレジストパターン4にほぼ等しい形状の被
エッチング層1のパターンを得ることができる。
【0028】なお、第3実施形態では、被エッチング層
1がポリシリコン膜からなり、かつ塩素を含むガスを用
いてBARC膜2および被エッチング層1をエッチング
したが、この例に限定されない。例えば被エッチング層
1が金属膜からなる場合には、臭素を含むエッチングガ
スを用いSOG膜からなる中間膜パターン8をマスクと
して同一チャンバー内にてBARC膜2および被エッチ
ング層1を連続してエッチングすることができる。また
例えば被エッチング層1が窒化シリコン膜(SiN膜)
からなる場合には、フッ素を含むエッチングガスを用い
SOG膜からなる中間膜パターン8をマスクとして同一
チャンバー内にてBARC膜2および被エッチング層1
を連続してエッチングすることができる。
【0029】いずれの場合にも、中間膜パターン8をマ
スクとして同一チャンバー内にてBARC膜2および被
エッチング層1を連続してエッチングできるため、処理
能力を向上でき、タクトタイムの短縮を図ることができ
る。
【0030】また第3実施形態では、中間膜パターン8
をマスクとしてBARC膜2および被エッチング層1を
連続してエッチングしたが、請求項8の発明の一適用形
態となる図4に示す第4実施形態のように、それぞれの
エッチングを独立して行ってもよい。
【0031】すなわち、まず図4(a)に示すように第
3実施形態と同様にして中間膜パターン8を得た後、中
間膜パターン8をマスクにしてBARC膜2のドライエ
ッチングを行い、BARC膜パターン5を形成する。こ
のとき中間膜7には、中間膜7のエッチングにおいてレ
ジストパターン4に対して選択比がとれかつ、次のBA
RC膜2のドライエッチングにおいてBARC膜2に対
して選択比がとれる材料膜を用いる。ここでは、例えば
SOG膜からなる中間膜7を用いる。
【0032】次いで中間膜パターン8をマスクにしてB
ARC膜2をドライエッチングし、図4(b)に示すよ
うにBARC膜パターン5を形成する。このエッチング
は、例えばプラズマエッチング装置により、酸素原子と
炭素原子とを含むガス、例えば酸素と二酸化炭素とを含
むガスをエッチングガスに用いて行う。その後、BAR
C膜パターン8をマスクとして例えばポリシリコン膜か
らなる被エッチング層1をエッチングし、図4(c)に
示すように所望の被エッチング層1のパターン6を得
る。
【0033】上記第4実施形態では、中間膜パターン8
をマスクにしてまずBARC膜2のエッチングを行うた
め、このエッチングにおいて、中間膜パターン8とBA
RC膜2とのエッチング選択比を大きくとれる酸素と二
酸化炭素とを含むガスをエッチングガスとして用いるこ
とができる。したがって、レジストパターン4直下のB
ARC膜2の膜厚がレジストパターン4毎に異なってい
ても、レジストパターン4にほぼ等しい形状のBARC
膜パターン5を下地の被エッチング層1にダメージを与
えることなく形成できる。
【0034】
【発明の効果】以上説明したように請求項1の発明に係
る半導体装置の製造方法によれば、被エッチング層上に
表面が平坦な反射防止膜を形成して均一な膜厚のレジス
ト膜を得るため、被エッチング層の表面に段差が生じて
いても、常に寸法が均一でかつノッチの発生のないレジ
ストパターンを得ることができる。また反射防止膜によ
って、光多重干渉によるレジストパターンの寸法変化も
防止できる。さらに、反射防止膜を平坦化処理する工程
が不要であることから工程数を削減できるので、処理能
力を大幅に向上でき、タクトタイムの短縮を図ることが
できる。
【0035】また請求項3の発明に係る半導体装置の製
造方法によれば、請求項1の発明と同様に、被エッチン
グ層上に表面が平坦な反射防止膜を形成するため、この
上層に寸法が均一でかつノッチが生じていないレジスト
パターンを形成でき、しかも光多重干渉によるレジスト
パターンの寸法変化も防止できる。また、反射防止膜を
CMP装置を用いて平坦化処理する工程が不要であるた
め、処理能力を向上でき、タクトタイムの短縮を図るこ
とができる。また、中間膜パターンを用いてエッチング
を行うことにより反射防止膜をレジストパターンにほぼ
等しい形状に加工できるため、続けてエッチングする下
層の被エッチング層を所望のパターンに形成することが
できる。
【0036】請求項8の発明に係る半導体装置の製造方
法によれば、被エッチング層上へのレジストパターンの
形成に先立ち、被エッチング層上に表面が平坦な反射防
止膜を形成し、また反射防止膜を平坦化処理する工程が
不要であるため、請求項1と同様の効果を得ることがで
きる。また中間膜のパターンをマスクにしたエッチング
によって、レジストパターンにほぼ等しい反射防止膜の
パターンを下層の被エッチング層にダメージを与えるこ
となく形成できるので、反射防止膜のパターンをマスク
したエッチングにより、所望の被エッチング層のパター
ンを得ることができる。
【図面の簡単な説明】
【図1】(a)〜(d)はこの発明に係る半導体装置の
製造方法の第1実施形態を工程順に示す側断面図であ
る。
【図2】(a)、(d)はこの発明に係る半導体装置の
製造方法の第2実施形態を工程順に示す側断面図であ
る。
【図3】(a)〜(e)はこの発明に係る半導体装置の
製造方法の第3実施形態を工程順に示す側断面図であ
る。
【図4】(a)〜(c)はこの発明に係る半導体装置の
製造方法の第4実施形態を工程順に示す側断面図であ
る。
【図5】従来法の一例を説明するための側断面図であ
る。
【図6】従来法の他の例を説明するための側断面図であ
る。
【符号の説明】
1 被エッチング層 2 BARC膜 3 レジスト膜 4 レジストパターン 5 BARC膜パターン 7 中間膜 8 中間膜パターン

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 被エッチング層上に液状の反射防止膜材
    料をその表面が平坦になる厚みに塗布して反射防止膜を
    成膜する第1工程と、 前記反射防止膜上にレジストパターンを形成する第2工
    程と、 前記レジストパターンをマスクにしたエッチングによっ
    て、前記反射防止膜をエッチングして反射防止膜のパタ
    ーンを形成し、続いてエッチングを行って前記被エッチ
    ング層をパターニングする第3工程とを有し、 前記反射防止膜材料には、前記反射防止膜のエッチング
    において該反射防止膜が前記レジストパターンに対して
    選択比がとれかつ被エッチング層のエッチングにおいて
    前記反射防止膜が該被エッチング層に対して選択比がと
    れる有機材料を用いることを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 前記反射防止膜材料にはシリコンを含有
    した有機材料を用いることを特徴とする請求項1記載の
    半導体装置の製造方法。
  3. 【請求項3】 被エッチング層上に液状の有機材料から
    なる反射防止膜材料をその表面が平坦になる厚みに塗布
    して反射防止膜を形成し、次いで該反射防止膜上に中間
    膜を形成する第1工程と、 前記中間膜上にレジストパターンを形成する第2工程
    と、 前記レジストパターンをマスクにしたエッチングによっ
    て前記中間膜のパターンを形成する第3工程と、 前記中間膜のパターンをマスクにして前記反射防止膜お
    よび前記被エッチング層をエッチングする第4工程とを
    有し、 前記中間膜には、前記第3工程のエッチングにおいて前
    記レジストパターンに対して選択比がとれかつ前記第4
    工程のエッチングにおいて前記反射防止膜に対してエッ
    チング選択比がとれる材料膜を用いることを特徴とする
    半導体装置の製造方法。
  4. 【請求項4】 前記中間膜にはスピンオンガラス膜を用
    いることを特徴とする請求項3記載の半導体装置の製造
    方法。
  5. 【請求項5】 前記被エッチング層はポリシリコン膜か
    らなり、 前記第4工程のエッチングの際には、塩素を含むエッチ
    ングガスを用いることを特徴とする請求項3または4記
    載の半導体装置の製造方法。
  6. 【請求項6】 前記被エッチング層は金属膜からなり、 前記第4工程のエッチングの際には、臭素を含むエッチ
    ングガスを用いることを特徴とする請求項3または4記
    載の半導体装置の製造方法。
  7. 【請求項7】 前記被エッチング層は窒化シリコン膜か
    らなり、 前記第4工程のエッチングの際には、フッ素を含むエッ
    チングガスを用いることを特徴とする請求項3または4
    記載の半導体装置の製造方法。
  8. 【請求項8】 被エッチング層上に液状の有機材料から
    なる反射防止膜材料をその表面が平坦になる厚みに塗布
    して反射防止膜を形成し、次いで該反射防止膜上に中間
    膜を形成する第1工程と、 前記中間膜上にレジストパターンを形成する第2工程
    と、 前記レジストパターンをマスクにしたエッチングによっ
    て前記中間膜のパターンを形成する第3工程と、 前記中間膜のパターンをマスクにしたエッチングによっ
    て前記反射防止膜のパターンを形成する第4工程と、 前記反射防止膜のパターンをマスクにして前記被エッチ
    ング層をエッチングする第5工程とを有し、 前記中間膜には、前記第3工程のエッチングにおいて前
    記レジストパターンに対して選択比がとれかつ前記第4
    工程のエッチングにおいて前記反射防止膜に対してエッ
    チング選択比がとれる材料膜を用いることを特徴とする
    半導体装置の製造方法。
  9. 【請求項9】 前記中間膜にはスピンオンガラス膜を用
    い、 前記第4工程のエッチングの際には、酸素原子および炭
    素原子を含むエッチングガスを用いることを特徴とする
    請求項8記載の半導体装置の製造方法。
  10. 【請求項10】 前記中間膜にはスピンオンガラス膜を
    用い、 前記第4工程のエッチングの際には、酸素および二酸化
    炭素を含むエッチングガスを用いることを特徴とする請
    求項8記載の半導体装置の製造方法。
JP11067797A 1997-04-28 1997-04-28 半導体装置の製造方法 Pending JPH10303180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11067797A JPH10303180A (ja) 1997-04-28 1997-04-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11067797A JPH10303180A (ja) 1997-04-28 1997-04-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10303180A true JPH10303180A (ja) 1998-11-13

Family

ID=14541666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11067797A Pending JPH10303180A (ja) 1997-04-28 1997-04-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10303180A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053068A (ja) * 1999-06-11 2001-02-23 Shipley Co Llc 反射防止ハードマスク組成物
US6797637B2 (en) 2002-05-14 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method
JP2008159651A (ja) * 2006-12-21 2008-07-10 Elpida Memory Inc 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053068A (ja) * 1999-06-11 2001-02-23 Shipley Co Llc 反射防止ハードマスク組成物
US6797637B2 (en) 2002-05-14 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method
JP2008159651A (ja) * 2006-12-21 2008-07-10 Elpida Memory Inc 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法

Similar Documents

Publication Publication Date Title
KR100216315B1 (ko) 에칭동안에 균일한 포토레지스트 로딩을 제공하고 형상 언더커트를 최소화하는 다중층 포토레지스트 에칭방법
US6037266A (en) Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
KR101322112B1 (ko) 마스크 패턴의 형성 방법
US6436810B1 (en) Bi-layer resist process for dual damascene
KR20110094189A (ko) 기판 제작 방법
KR100415088B1 (ko) 반도체장치의 제조방법
US6399286B1 (en) Method of fabricating reduced critical dimension for conductive line and space
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JPH10242117A (ja) 半導体装置の製造方法
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
US20070114205A1 (en) Method of forming etching mask
US6379872B1 (en) Etching of anti-reflective coatings
US6465360B2 (en) Method for fabricating an ultra small opening
JPH10303180A (ja) 半導体装置の製造方法
US7361604B2 (en) Method for reducing dimensions between patterns on a hardmask
JPH11186230A (ja) 半導体装置の製造方法
JPH08236506A (ja) 半導体装置の製造方法
KR100479960B1 (ko) 감광막 패턴의 미세 선폭 구현을 위한 난반사 방지막 제조방법
US7575855B2 (en) Method of forming pattern
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법
KR100895826B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2762972B2 (ja) 半導体装置の製造方法
CN118315333A (en) Damascus structure forming method and Damascus structure