JP2008159651A - 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法 - Google Patents

多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法 Download PDF

Info

Publication number
JP2008159651A
JP2008159651A JP2006343846A JP2006343846A JP2008159651A JP 2008159651 A JP2008159651 A JP 2008159651A JP 2006343846 A JP2006343846 A JP 2006343846A JP 2006343846 A JP2006343846 A JP 2006343846A JP 2008159651 A JP2008159651 A JP 2008159651A
Authority
JP
Japan
Prior art keywords
film
wiring
forming
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006343846A
Other languages
English (en)
Inventor
Masayoshi Saito
政良 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006343846A priority Critical patent/JP2008159651A/ja
Priority to US12/000,751 priority patent/US20080150142A1/en
Publication of JP2008159651A publication Critical patent/JP2008159651A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 接続プラグにより形成される凹凸の影響を受けることなく、接続プラグの上に形成される配線層のより微細な加工を可能にする、多層配線の製造方法を提供する。
【解決手段】 多層配線接続プラグ１２４を形成し、そのプラグ上に配線層１２５となるバリアメタル層１２５−１とＡｌＣｕ層１２５−２を堆積させる。ＡｌＣｕ層の表面をＣＭＰにより平坦化してから導電性反射防止膜であるＴｉＮ膜１２５−３を形成する。その後、レジスト４１を形成して配線層を加工する。
【選択図】図４

Description

本発明は、半導体装置に用いられる多層配線に関し、特にアルミニウム又はアルミニウム合金からなる配線層を含む多層配線の製造方法に関する。
従来の半導体装置の多層配線は、概略以下のようにして製造される（例えば、特許文献１参照。）。
まず、第１の層間絶縁膜上に第１の配線層を形成し、所定の配線パターンとなるようにパターニングし、第１の配線を形成する。次に、第１の配線を覆う第２の層間絶縁膜を形成し、その表面を平坦化する。次に、第２の層間絶縁膜の所定個所に、第１の配線に達する接続ホールを形成する。それから、接続ホール内に接続プラグを形成し、その表面が第２の層間絶縁膜と同じ高さとなるように平坦化する。次に、第２の絶縁層間膜の上に第２の配線層を形成する。次に、第２の配線層をパターニングして第２の配線を形成する。以降、上述したように、層間絶縁膜の形成、接続プラグの形成、配線層の形成を繰り返して、多層配線とする。
また、接続プラグとその上部に形成される配線層との接触（接続）面積を拡大し、電気抵抗を下げることなどを目的として、接続プラグの上部を周囲の層間絶縁膜の表面から突出させるため、周囲の層間絶縁膜をエッチングする工程を、さらに行う場合もある（例えば、特許文献２参照。）。
特開平９−２１３６９９号公報 特開２００１−３１９９７０号公報
従来の多層配線の製造方法では、接続プラグを形成する際に、エッチバック法あるいはＣＭＰ法が用いられる。しかしながら、これらの方法は、接続プラグの表面にわずかなディッシング（凹形状）を生じさせる。つまり、従来の多層配線の製造方法により形成された接続プラグの表面は、周囲の層間絶縁膜に対して、わずかに窪んでいる。この窪みは、接続プラグの上部面積が広いほど（通常、より上層に位置するほど）深くなる。
また、接続プラグの上部を層間絶縁膜の表面から突出させる場合には、必然的に接続プラグの周囲に段差（凸形状）が生じる。
これらの凹形状や凸形状は、接続プラグの上に形成される配線層にも引き継がれる。配線層の表面に形成される凹形状や凸形状は、その配線層をパターニングする際に用いられるフォトレジストを露光する際の光を集光し又は散乱させる。その結果、フォトレジストの露光適正条件範囲を狭め、露光精度を低下させ、露光不良を生じさせる。こうして、配線層の表面に形成される凹形状や凸形状は、半導体装置の更なる微細化、高集積化の妨げとなる。
このように、従来の多層配線の製造方法は、接続プラグの形状の影響を受け、更なる微細化、高集積化が困難であるという問題点がある。
そこで、本発明は、接続プラグにより形成される凹凸の影響を受けることなく、接続プラグの上に形成される配線層のより微細な加工を可能にする、多層配線の製造方法を提供することを目的とする。
本発明の第１の要旨によれば、金属配線層を形成する工程と、前記金属配線層の表面を平坦化する工程と、前記金属配線層をパターニングする工程と、を含むことを特徴とする多層配線の製造方法が得られる。
金属配線層の表面を平坦化することにより、その後のパターニングを微細に行なうことができる。
前記金属配線層は、アルミニウム又はアルミニウムを主成分とするアルミニウム合金からなる主配線層を含む。主配線層の平坦化は、ＣＭＰ法により行なうことができる。
また、本発明の第２の要旨によれば、層間絶縁膜に接続ホールを形成する工程と、前記接続ホール内に接続プラグを形成する工程と、前記接続プラグ及び前記層間絶縁膜上に金属配線層を形成する工程と、前記金属配線層の表面を平坦化する工程と、前記金属配線層をパターニングする工程と、を含むことを特徴とする多層配線の製造方法が得られる。
さらに、本発明の第３の要旨によれば、バリアメタル層を形成する工程と、前記バリアメタル層上に、アルミニウム又はアルミニウムを主成分とするアルミニウム合金からなる主配線層を形成する工程と、主配線層の表面を平坦化する工程と、レジストパターンを形成し、該レジストパターンを利用して前記主配線層をパターニングする工程と、を含むことを特徴とする積層アルミニウム配線の製造方法が得られる。
また、本発明の第４の要旨によれば、層間絶縁膜に形成された接続ホールに接続プラグを形成する工程と、前記層間絶縁膜をエッチングして前記接続プラグの上部を当該層間絶縁膜の表面より突出させる工程と、前記接続プラグ及び前記層間絶縁膜上にバリアメタル層と主配線層とを順次形成する工程と、前記主配線層の表面をＣＭＰにより平坦化する工程と、を含むことを特徴とする半導体装置の製造方法が得られる。
さらにまた、本発明の第５の要旨によれば、アルミニウム又はアルミニウムを主成分とするアルミニウム合金からなる配線層を形成する工程と、前記配線層の表面の反射率及び膜厚の少なくとも一方を測定し、当該配線層の平坦化処理が必要か否か判定する工程と、平坦化処理が必要と判定された場合に前記配線層の表面を平坦化する工程と、を含むことと特徴とする半導体装置の製造方法が得られる。
本発明によれば、金属配線層の表面を平坦化処理するようにしたことにより、その金属配線層をパターニングする際に用いられるフォトレジストの適正露光条件範囲を広くすることができる。これにより、金属配線層の下に位置する接続プラグの影響を受けることなく、微細な加工が可能になる。
また、金属配線層とフォトレジストとの間に反射防止膜を設ける場合には、その反射防止膜を均一に形成することができるので、より微細な加工が可能になる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
本発明は、ＡｌＣｕ多層配線を用いるＤＲＡＭやフラッシュメモリ、あるいはＣｕ配線の上に積み上げたロジック半導体装置の製造に適用することができる。図１は、本願発明の多層配線（積層アルミニウム配線）の製造方法を適用することができる半導体装置の一例の断面図である。図示の半導体装置は、半導体基板（Ｓｉ基板）１００上に形成されたトランジスタ層１１０と多層配線層１２０とを有している。また、多層配線層１２０の上には、ＳｉＯ２ハードマスク１３０が形成されている。
トランジスタ層１１０は、素子分離（ＳＴＩ：Shallow Trench Isolation）１１１、ウェル（ＷＥＬＬ）１１２、拡散領域（ソース・ドレイン領域）１１３、ゲート絶縁膜（図示せず）、ポリシリコン１１４、ゲート金属１１５、ＳｉＮ膜１１６、第１の層間絶縁膜（ＳｉＯ２）１１７及び第１の接続プラグ１１８を含む。
また、多層配線層１２０は、第１の配線層１２１、ＳｉＮ膜１２２、第２の層間絶縁膜（ＳｉＯ２）１２３、第２の接続プラグ１２４、第２の配線層１２５、第３の層間絶縁膜（ＳｉＯ２）１２６、第３の接続プラグ１２７及び第３の配線層１２８を含む。
次に、本発明の第１の実施の形態に係る多層配線の製造方法を用いて図１の半導体装置を製造する方法について、図２及び図３のフローチャートと、図４及び図５の工程図を参照して説明する。
まず、公知の方法によってトランジスタ層１１０を形成する（ステップＳ２０１）。このトランジスタ層１１０の形成には、素子分離１１１、ウェル１１２、拡散領域１１３、ゲート絶縁膜、及びゲート電極（ポリシリコン１１４及び金属ゲート１１５）の形成（以上、ＭＯＳトランジスタの形成）、第１の層間絶縁膜１１７の形成、拡散層１１３及びゲート金属１１５にそれぞれ達する接続ホールの形成、接続ホール内の第１の接続プラグ１１８の形成が含まれる。
第１の接続プラグ１１８の形成は、第１の層間絶縁膜１１７に形成された接続ホールの表面を覆うバリアメタル層としてＴｉＮ／Ｔｉ膜を形成した後、接続ホールを埋め込むようにＷ（タングステン）膜を形成し、エッチバック又は化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）を適用することにより行なわれる。エッチバック又はＣＭＰは、第１の接続プラグ１１８の表面が第１の層間絶縁膜１１７の表面と一致するように行われる。その際、平坦性の確認（不要なＷ膜及びＴｉＮ／Ｔｉ膜の除去により第１の層間絶縁膜１１７が露出したか否かの判定）は、照射した光の反射率をモニターして行うことができる。
次に、トランジスタ層１１０の表面に露出する第１の接続プラグ１１８の表面酸化膜を除去するため、Ａｒスパッタエッチを行い、引き続き第１の配線層１２１を構成するバリアメタル層（ＴｉＮ／Ｔｉ積層膜又はＴｉＮ単層膜）をスパッタにより形成する（ステップＳ２０２）。
次に、同じく第１の配線層１２１を構成するＷ膜を指向性スパッタ法により形成する。さらに、公知の方法により、第１の配線層１２１をパターニングする際に用いられるハードマスクとしてＳｉＮ膜１２２を形成する（ステップＳ２０３）。
次に、公知の方法により、ＳｉＮ膜１２２を所定の配線パターンにパターニングし、パターニングされたＳｉＮ膜１２２をマスクとして第１の配線層１２１を加工（パターニング）する（ステップＳ２０４）。
次に、プラズマＣＶＤ法により第２の層間絶縁膜（ＳｉＯ２）１２３を形成し、ＣＭＰ法によりその表面を平坦化する（ステップＳ２０５）。
次に、フォトリソグラフィ技術を用いて、第２の層間絶縁膜１２３の所定位置に第１の配線層１２１に達する接続ホールを形成する（ステップＳ２０６）。続いて、接続ホールの底部に露出した第１の配線層１２１の表面に形成された酸化膜を除去するため、Ａｒスパッタエッチを行なう（ステップＳ２０７）。それから、第２の接続プラグ１２４を構成するバリアメタル層（ＴｉＮ／Ｔｉ）をスパッタにより形成（ステップＳ２０８）し、同じく第２の接続プラグ１２４を構成するタングステン膜をＣＶＤにより形成する（ステップＳ２０９）。ステップＳ２０９までの工程を終了した試料の断面図を図４（ａ）に示す。
図４（ａ）において、第１の配線層１２１を構成するＴｉＮ膜１２１−１及びＷ膜１２１−２の厚みは、例えば、それぞれ３０ｎｍ及び８０ｎｍである。また、ＳｉＮ膜１２２の厚みは、例えば、１００ｎｍである。また、第２の接続プラグ１２４を構成するバリアメタル層１２４−１のＴｉＮ膜及びＴｉ膜の厚みは、例えば、それぞれ３０ｎｍ及び２０ｎｍである。
次に、図４（ｂ）に示すように、第２の層間絶縁膜１２３上に堆積したタングステン膜１２４−２とバリアメタル層１２４−１を除去し、接続ホール内部にのみ埋め込まれた金属を残し、第２の接続プラグ１２４とする（ステップＳ２１０）。タングステン膜１２４−２及びバリアメタル層１２４−１の除去手段としては、プラズマエッチングを用いたエッチバック法や化学的機械研磨（ＣＭＰ）法を用いることができる。
エッチバック法としては、例えば、ＳＦ６などのハロゲンガスを導入したプラズマエッチングが利用できる。この場合、エッチングの終了は、エッチングガス中にＷやＴｉが含まれることによる発光強度の変化をモニターすることにより制御できる。接続ホールに埋め込まれたタングステン膜１２４−２の上部表面は、エッチバックにより凹形状になる。凹形状は、タングステン膜１２４−２の上面の面積が広いほど深くなる。第２の接続プラグ１２４は、第１の接続プラグ１１８よりも太いので、第１の接続プラグ１１８の場合に比べて凹形状は深くなり、上層への影響も大きくなる。特に、リソグラフィーの合わせマーク領域には埋め込み幅が２〜４μｍ程度になる部分が存在する。
次に、表面洗浄のため、第２の層間絶縁膜１２３をウエットエッチする（ステップＳ２１１）。それから、スパッタ装置に試料を導入し、デガス処理を行なってから、アルゴンガス（Ａｒ）を導入したプラズマ中でタングステン膜１２４−２の表面に形成された酸化膜をエッチングし除去する（ステップＳ２１２）。
続いて、スパッタ法により、図４（ｃ）に示すように、第２の配線層１２５を構成するＴｉ膜（例えば、膜厚２０ｎｍ）及びＴｉＮ膜（例えば、膜厚３０ｎｍ）を順次形成（ＴｉＮ／Ｔｉ膜１２５−１を形成）する（ステップＳ２１３）。ここでは、ＴｉＮ膜を省略し、Ｔｉ膜のみとしてもよい。また、同じく第２の配線層１２５を構成するＡｌＣｕ膜（例えば、Ａｌ中にＣｕを０．５重量％程度含み、膜厚３２０ｎｍ）１２５−２をスパッタ法により形成する（ステップＳ２１４）。
ＡｌＣｕ膜１２５−２の表面における第２の接続プラグ１２４に対応する部分は、第２の接続プラグ１２４の上部形状の影響を受けて凹形状となる。スパッタ法でＡｌＣｕ膜１２５−２を形成すると下層の凹凸がやや増幅されて表面に現れる。このような凹形状を持つＡｌＣｕ膜１２５−２上にフォトレジストを形成し露光した場合、凹形状部分で露光時の光が部分的に集光あるいは散乱され、露光精度が低下する。そこで、ＡｌＣｕ膜１２５−２の表面をＣＭＰ法を用いて平坦化する（ステップＳ２１５）。平坦化は、ＡｌＣｕ膜１２５−２の表面を５０ｎｍ程度研磨することにより行なう。ＡｌＣｕ膜１２５−２の表面の平坦性の改善は、その（露光用光である紫外線の）反射率を測定することによりモニターできる。表面の凹凸が大きい場合には反射率は低く、平坦化が進むと反射率は高くなる。ＡｌＣｕ膜の場合、加工マージンを考慮して反射率９０％程度になれば、平坦化されたと判定してよい。
ＡｌＣｕ膜１２５−２の表面を平坦化した後、その表面を洗浄する。洗浄後の
試料の断面を図４（ｄ）に示す。
次に、試料をスパッタ装置のデガス室に導入し、１００℃〜２００℃程度の温度で６０秒程度加熱処理し、続いて、ＡｌＣｕ膜１２５−２の表面に形成された薄い酸化膜をＡｒスパッタエッチにより除去する（ステップＳ２１６）。このとき、基板温度が３００度程度以下となるように温度制御を行なう。また、ここでは試料の表面が全て金属なので、そのほとんどが絶縁膜であったステップＳ２０２のプラズマエッチとは、マッチング条件（ＲＦパワーの反射）が異なる点に留意しなければならない。
次に、図４（ｅ）に示すように、反射防止膜として機能するＴｉＮ膜１２５−３（例えば、膜厚２５ｎｍ）をスパッタ法で形成する（ステップＳ２１７）。この際、ＡｌＣｕ膜１２５−２の表面にＡｌ窒化物が形成されないようにする。例えば、ＴｉＮの形成に先立ち、５ｎｍ程度の薄いＴｉ膜を形成してからＴｉＮ膜１２５−３を形成するとよい。あるいは、Ｔｉターゲット表面を窒化させておき、Ａｒを導入してＴｉＮを形成する初期工程を設けた反応性スパッタ法を用いるようにしてもよい。
次に、図４（ｆ）に示すように、ＴｉＮ膜１２５−３上にフォトレジスト４１を形成し、形成したフォトレジスト４１をパターニングする（ステップＳ２１８）。
ＴｉＮ膜１２５−３は、フォトレジスト３１のパターニング精度を向上させるために設けられている。上述のように、研磨したＡｌＣｕ膜１２５−２表面の紫外線の反射率は入射強度の９０％程度以上である。これに対して、ＴｉＮ膜１２５−３を形成した場合は、その反射率を２０％以下にすることができる。反射率の高い物質の表面に形成されたフォトレジストは、入射する露光用光のみならず、物質の表面からの反射光によっても感光する。したがって、研磨したＡｌＣｕ膜１２５−２上に直接形成したフォトレジストは、ＡｌＣｕ膜１２５−２の表面に残っている凹凸の影響を受け、露光精度が低下する。ＴｉＮ膜１２５−３は、このような露光精度の低下を抑制し、リソグラフィ本来の精度（微細化限界）でのパターン形成を可能にする。
なお、必要に応じて、フォトレジスト４１を形成する前に、ＴｉＮ膜１２５−３の上にＳｉＯ２ハードマスクを形成するようにしてもよい。以下、ＳｉＯ２ハードマスク（図５（ａ）の５１、例えば、膜厚１００ｎｍ）が形成されている（ステップＳ３０１）ものとして説明を続ける。
ＳｉＯ２ハードマスク５１をフォトリソグラフィー技術によりパターニングし、パターニングされたハードマスクを用いて第２の配線層１２５の加工を行う（ステップＳ３０２）。
次に、第３の層間絶縁膜（ＳｉＯ２）１２６をＣＶＤ法により形成し、その表面をＣＭＰ法により平坦化する（ステップＳ３０３）。
次に、第３の層間絶縁膜１２６に接続ホールを形成する（ステップＳ３０４）。ここでは、接続ホールの底部にバリアメタル層１２５−２のＴｉＮ膜が露出するように行なう。続いて、Ａｒスパッタクリーニングを行なって、接続ホールの底部に露出するＴｉＮ膜の表面の酸化膜を除去する（ステップＳ３０５）。
次に、第３の接続プラグ１２７用のバリアメタル層（ＴｉＮ／Ｔｉ膜又はＴｉＮ膜）をスパッタにより形成する（ステップＳ３０６）。また、第３の接続プラグ１２７用のタングステン膜をＣＶＤ法により形成する（ステップＳ３０７）。これにより、第３の層間絶縁膜１２６に形成された接続ホールが埋め込まれる。
ステップＳ３０７の工程を終了したあとの試料の断面図を図５（ａ）に示す。図５（ａ）において、接続ホールは、第３の層間絶縁膜１２６及びＳｉＯ２ハードマスク５１を貫いて形成されている。第３の接続プラグ１２７を構成するバリアメタル層１２７−１は、接続ホールの底部に露出するバリアメタル層１２５−２のＴｉＮ膜に接触形成され、タングステン膜１２７−２は接続ホール内に埋め込まれている。本実施の形態では、バリアメタル層１２７−１が接続ホール底部のＴｉＮ膜（１２５−２）に接触するように形成しているので、バリアメタル層１２７−１をＴｉＮ単層膜としてもよい。
次に、第３の接続プラグ１２７用のタングステン膜１２７−２をＣＭＰにより一部除去し（ステップＳ３０８）、図５（ｂ）に示すように、第３の層間絶縁膜１２６を露出させる。
続いて、第３の層間絶縁膜１２６をウエットエッチして（ステップＳ３０９）、図５（ｃ）に示すように、第３の接続プラグ１２７の上部を周囲の第３の層間絶縁膜１２６より突出させる。
次に、第３の接続プラグ１２７の表面に形成された酸化膜を除去するため、Ａｒスパッタエッチを行なう（ステップＳ３１０）。それから、図５（ｄ）に示すように、第３の配線層１２８用のバリアメタル層（ＴｉＮ／Ｔｉ）１２８−１をスパッタにより形成し（ステップＳ３１１）、さらにＡｌＣｕ膜１２８−２をスパッタ形成する（ステップＳ３１２）。バリアメタル層１２８−１は、例えば、Ｔｉ膜を膜厚２０ｎｍ、ＴｉＮ膜を膜厚３０ｎｍ、順次形成する。また、ＡｌＣｕ膜１２８−２は、例えば、膜厚６００ｎｍとなるように形成する。
ＡｌＣｕ膜１２８−２の表面には、第３の接続プラグ１２７の影響によって凸部が形成される。この凸部を除去するため、ＡｌＣｕ膜１２８−２をＣＭＰにより研磨する（ステップＳ３１３）。
続いて、ＡｌＣｕ膜１２８−２をプラズマエッチによりクリーニング（酸化膜除去）する（ステップＳ３１４）。ここでも、ステップ２１６のときと同様に、基板温度が３００度程度以下となるように温度制御を行ない、全面が金属であることに対応したマッチング条件でプラズマエッチを行なう。
つぎに、図５(ｅ)に示すように、第３の配線層１２８用のキャップＴｉＮ膜１２８−３をスパッタにより形成し（ステップＳ３１５）、ＳｉＯ２ハードマスク１３０をＣＶＤにより形成する。ここでも、ＳｉＯ２ハードマスク１３０の形成は、必要に応じて行なえばよく、必要がない場合は省略できる。
その後、図５（ｆ）に示すように、第３の配線層１２８をパターニングするためのレジストパターン５３が形成される（ステップＳ３１６）。
以上のようにして、図１に示す半導体装置が製造される。この後、公知の方法により第３の配線層の加工が行われ、保護膜の形成あるいは、第４以降の配線層の形成が行なわれる。
次に、本発明の第２の実施の形態の係る多層配線の製造方法について、図６を参照して説明する。図６（ａ）乃至図６（ｆ）は、第１の実施の形態における図４（ａ）乃至図４（ｆ）に対応する図である。
本実施の形態に係る多層配線の製造方法は、第１の実施の形態に係る方法とほぼ同じである。ただし、本実施の形態では、ステップＳ２１１における第２の層間絶縁膜１２３のウエットエッチングを、第２の接続プラグ１２４の上部が第２の層間絶縁膜１２３の表面から突出するまで行なう。
第２の接続プラグ１２４の上部を第２の層間絶縁膜１２３の表面から突出させたことにより、図６（ｃ）に示すように、第２の配線層用のＴｉＮ／Ｔｉ膜１２５−１が、第２の接続プラグ１２４の上面のみならず、その側面の一部にも接触する。これにより、第２の接続プラグ１２４と第２の配線層１２５との接触面積が増加し、電気的接続抵抗を低減することができる。
また、同じく図６（ｃ）に示すように、第２の配線層１２５用のＡｌＣｕ膜１２５−２の表面には、第２の接続プラグ１２４に突出の影響を受けて凸形状が形成される。この凸形状は、第１の実施の形態と同様、ＡｌＣｕ膜１２５−２の表面をＣＭＰ法で研磨することにより除去される。ＡｌＣｕ膜１２５−２の表面を平坦化した後の状態を図６（ｄ）に示す。
この後、平坦化されたＡｌＣｕ膜１２５−２上に、第１の実施の形態と同様に、ＴｉＮ膜１２５−３を形成し（図６（ｅ））、さらにレジストパターン３１を形成する（図６（ｆ））。
次に、本発明の第３の実施の形態に係る積層配線の製造方法について、図７を参照して説明する。
図７（ａ）乃至図７（ｆ）は、第１の実施の形態における図４（ａ）乃至図４（ｆ）に対応する図である。
本実施の形態に係る多層配線の製造方法は、第１の実施の形態に係る方法とほぼ同じである。ただし、本実施の形態では、ステップＳ２１０におけるタングステン膜１２４−２のエッチバックを強めに行い、それによって第２の接続プラグの上面に形成される窪みを小さくする（図７（ｂ）及び図７（ｃ））。また、ステップＳ２１１における第２の層間絶縁膜１２３のウエットエッチングを、第２の接続プラグ１２４の上面と第２の層間絶縁膜１２３の表面とがほぼ一致する程度まで行なう（図７（ｃ））。これにより、ＡｌＣｕ膜のＣＭＰ法による研磨量を低減することができる。
次に、本発明の第４の実施の形態に係る積層配線の製造方法について、図８及び図９を参照して説明する。
図８のフローチャートは、図１のフローチャートに対応するものである。また、図９（ａ）及び（ｂ）は、夫々図６（ａ）及び（ｂ）に対応する図であり、図９（ｄ），（ｅ）及び（ｆ）は、夫々図６（ｃ），（ｅ）及び（ｆ）に対応する図である。
本実施の形態に係る多層配線の製造方法は、第２の実施の形態に係る方法とほぼ同じである。ただし、本実施の形態では、ステップＳ２１０のタングステン膜１２４−２のエッチバックに代えて、ＣＭＰ法による研磨を行なう（ステップＳ８１０）。研磨後の状態を図９（ｂ）に示す。
この後は、第２の実施の形態と同様に、第２の層間絶縁膜１２３のエッチバックにより、接続プラグ１２４の上部を第２の層間絶縁膜１２３の表面より突出させ（図９（ｃ））る。その後、第２の配線層１２５及びレジストパターン４１の形成を行なう。
本実施の形態においても、接続プラグ１２４と第２の配線層１２５との接触面積の増大を図り、電気抵抗を低減させることができる。
次に、本発明の第５の実施の形態に係る積層配線の製造方法について、図１０を参照して説明する。
図１０（ａ）乃至図１０（ｆ）は、第１の実施の形態における図５（ａ）乃至図５（ｆ）に対応するものである。
本実施の形態に係る多層配線の製造方法は、第１の実施の形態に係る方法とほぼ同じである。ただし、本実施の形態では、接続ホールの形成をＡｌＣｕ膜１２５−２に達するように行なう（図１０（ａ））。
次に、本発明の第６の実施の形態に係る積層配線の製造方法について、図１１及び図１２を参照して説明する。
図１１のフローチャートは、図３のフローチャートのステップＳ３０９以降のステップに対応するものである。また、図１２（ａ）は、図５（ｅ）に対応するものであり、図１２（ｂ）及び図１２（ｃ）は、それに続くステップにより形成された試料の断面を示す図である。
本実施の形態においても、第１の実施の形態と同様、第３の層間絶縁膜１２６をエッチングして、その表面を洗浄するとともに、第３の接続プラグ１２７の上部を第３の層間絶縁膜１２６の表面より突出させる（ステップＳ３０９，図５（ｃ））。そして、第３の接続プラグ１２７の表面酸化膜を除去するＡｒスパッタエッチを行い、バリアメタル層１２８−１及びＡｌＣｕ膜１２８−２を形成する（ステップＳ３１０、Ｓ３１１及びＳ３１２，図５（ｄ））。また、ＣＭＰ法によりＡｌＣｕ膜１２８−２の表面を平坦化する（ステップＳ３１３）。さらに、ＡｌＣｕ膜１２８−２の表面をプラズマクリーニングして酸化膜を除去し（ステップＳ３１４）、キャップＴｉＮ膜１２８−３のスパッタ形成（ステップＳ３１５）及びＳｉＯ２ハードマスク１３０の形成（ステップＳ１１０１）を行なう。ステップＳ１１０１の後の試料の断面を図１２（ａ）に示す。
この後、図１２（ｂ）に示すようにＳｉＯ２ハードマスク１３０上に反射防止膜７１を塗布形成し（ステップＳ１１０２）、さらにその上にレジストパターン５２を形成する（ステップＳ３２６）。
本実施の形態では、ＡｌＣｕ膜１２８−２の表面を平坦化したことで、その後に形成されるＳｉＯ２ハードマスク１３０やレジスト５２下の塗布系反射防止膜７１の表面の凹凸を低減することができる。ＡｌＣｕ膜１２８−２の表面を平坦化しない場合には、第３の接続プラグ１２７が突出している影響を受け、それに対応する部分で塗布系反射防止膜７１が薄くなり、十分な反射防止効果が得られなくなるおそれがある。
次に、本発明の第７の実施の形態に係る積層配線の製造方法について、図１３を参照して説明する。
本実施例では、第５の実施の形態と同様に接続ホールをＡｌＣｕ膜１２５−２に達するように形成するとともに、第６の実施の形態と同様にＳｉＯ２ハードマスク１３０の上に塗布系反射防止膜７１を形成する。
本実施の形態においても、ＡｌＣｕ膜１２８−２の形成後に、その表面を平坦化することによって、その後形成されるＳｉＯ２ハードマスク１３０及び塗布系反射防止膜７１の平坦性を向上させることができる。
次に、本発明の第８の実施の形態に係る積層配線の製造方法について、図１４を参照して説明する。
図１４（ａ）及び（ｂ）は、それぞれ図５（ａ）及び（ｂ）に対応し、図１４（ｃ）は、図５（ｄ）に対応する。図１４（ｄ）は、図１４（ｃ）の状態から、ＡｌＣｕ膜１２８−２の表面を平坦化した後の状態を示す図である。また、図１４（ｅ）及び（ｆ）は、それぞれ図５（ｅ）及び（ｆ）に対応する（ハードマスク１３０は省略）。
本実施の形態は、第１の実施の形態とほど同じである。ただし、配線層に用いられるチタン（Ｔｉ）に代えてタンタル（Ｔａ）を用いる。即ち、ターゲットとしてＴａを用い、Ａｒを導入してスパッタを行なえば、Ｔａ膜を形成することができる。また、ターゲットとしてＴａを用い、Ａｒとともに窒素を導入して反応性スパッタを行なえば、ＴａＮ膜を形成することができる。
図１４（ａ）乃至（ｄ）において、第２の配線層１２５は、ＴａＮ／Ｔａ膜１２５−５（例えば、膜厚３０／２０ｎｍ）、ＡｌＣｕ膜１２５−２（例えば、膜厚２７０ｎｍ）及びＴａＮ膜１２５−６（例えば、膜厚２５ｎｍ）からなる。
また、第３の配線層１２８は、ＴａＮ／Ｔａ膜１２８−５（例えば、膜厚３０／２０ｎｍ）、ＡｌＣｕ膜１２８−２（例えば、膜厚６００ｎｍ）及びＴａＮ膜１２８−６（例えば、膜厚２５ｎｍ）からなる。
なお、本実施の形態では、第３の接続プラグ１２７の上面が第３の層間絶縁膜１２６の表面とほぼ一致するようにしたが、第１の実施の形態と同様、第３の接続プラグ１２７と第３の配線層１２８との接触面積を増大させるため、第３の接続プラグ１２７の上部が第３の層間絶縁膜１２６の表面より突出するようにしてもよい。
次に、上述した各実施の形態におけるＡｌＣｕ膜の表面をＣＭＰ法により研磨する工程（ステップＳ２１５又はＳ３１３）の前後の工程について、図１５を参照して詳細に説明する。
ステップＳ２１４又はＳ３１２においてＡｌＣｕ膜１２５−２又は１２８−２を形成した後、形成されたＡｌＣｕ膜の初期反射率及び膜厚を測定する（ステップＳ１５０１）。
次に、ステップＳ２１５又はＳ３１３においてＡｌＣｕ膜１２５−２又は１２８−２を所定の厚みだけＣＭＰ法により研磨する。
その後、ＡｌＣｕ膜１２５−２又は１２８−２の反射率及び膜厚を再び測定する（ステップＳ１５０２）。そして、所望の反射率及び膜厚が得られたか否か判定する（ステップＳ１５０３）。
判定の結果、所望の反射率が得られていない場合は、ステップＳ２１５又はＳ３１３に戻り、再びＡｌＣｕ膜１２５−２又は１２８−２の表面を研磨する。
ステップＳ１５０３において、所望の反射率、膜厚が得られたと判定された場合は、ステップＳ２１６又はＳ３１４へ進み、ＡｌＣｕ膜１２５−２又は１２８−２の表面をプラズマクリーニングする。
プラズマクリーニングの後、再び膜厚を測定し所望の膜厚以上か否か判定する（ステップＳ１５０４）。膜厚が不足している場合には、不足分に応じて追加のＡｌＣｕスパッタを行なう（ステップＳ１５０５）。ステップＳ１５０４において所望の膜厚以上であると判定された場合は、ステップＳ２１７又はＳ３１５に進む。
ステップＳ１５０３において、所望の反射率が得られたが、膜厚が不足していると判定された場合には、ステップＳ１５０４に進み、追加のＡｌＣｕスパッタを行なう。
なお、ＣＭＰ法による再研磨を行なうか否かの判定条件や、追加のＡｌＣｕスパッタを行なうか否かの判定条件により、生産コストは変動する。したがって、その条件設定は、要求される精度に応じて、適切に行なう必要がある。また、反射率や膜厚の測定も、生産の安定性から適度に省略することが可能である。
以上本発明についていくつかの実施の形態に即して説明したが、本願発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、ＡｌＣｕ膜をスパッタ法を用いて形成する例について説明したが、ＡｌまたはＡｌを主成分（５０重量％以上含有）とする合金であればよく、その形成方法も限定されない。例えば、ＡＬ（Atomic Layer）−ＣＶＤ法によりＡｌ膜を形成するようにしてもよい。Ａｌ膜に対しても、上記実施の形態と同様ＣＭＰ法による平坦化を適用して多層配線を形成することができる。また、上記実施の形態を任意に組み合わせることも可能である。
本発明が適用可能な半導体装置の一例を示す断面図である。 本発明の第１の実施の形態に係る多層配線の製造方法を説明するためのフローチャートである。 図２に示される工程に続く工程を説明するためのフローチャートである。 （ａ）乃至（ｆ）は、図２に示される工程を説明するための工程図である。 （ａ）乃至（ｆ）は、図３に示される工程を説明するための工程図である。 （ａ）乃至（ｆ）は、本発明の第２の実施の形態に係る多層配線の製造方法を説明するための工程図である。 （ａ）乃至（ｆ）は、本発明の第３の実施の形態に係る多層配線の製造方法を説明するための工程図である。 本発明の第４の実施の形態に係る多層配線の製造方法を説明するためのフローチャートである。 （ａ）乃至（ｆ）は、図８に示される工程を説明するための工程図である。 （ａ）乃至（ｆ）は、本発明の第５の実施の形態に係る多層配線の製造方法を説明するための工程図である。 本発明の第６の実施の形態に係る多層配線の製造方法を説明するためのフローチャートである。 （ａ）乃至（ｃ）は、図１１に示される工程を説明するための工程図である。 本発明の第７の実施の形態に係る多層配線の製造方法を説明するための断面図である。 （ａ）乃至（ｆ）は、本発明の第８の実施の形態に係る多層配線の製造方法を説明するための工程図である。 図２のステップＳ２１５または図３のステップＳ３１３の前後の工程を詳細に説明するためのフローチャートである。
符号の説明
１００ 半導体基板
１１０ トランジスタ層
１１１ 素子分離
１１２ ウェル
１１３ 拡散領域
１１４ ポリシリコン
１１５ ゲート金属
１１６ ＳｉＮ膜
１１７ 第１の層間絶縁膜
１１８ 第１の接続プラグ
１２０ 多層配線層
１２１ 第１の配線層
１２１−１ ＴｉＮ膜
１２１−２ Ｗ膜
１２２ ＳｉＮ膜
１２３ 第２の層間絶縁膜
１２４ 第２の接続プラグ
１２４−１ バリアメタル層
１２４−２ タングステン膜
１２５ 第２の配線層
１２５−１ ＴｉＮ／Ｔｉ膜
１２５−２ ＡｌＣｕ膜
１２５−３ ＴｉＮ膜
１２５−５ ＴａＮ／Ｔａ膜
１２５−６ ＴａＮ膜
１２６ 第３の層間絶縁膜
１２７ 第３の接続プラグ
１２７−１ ＴｉＮ膜
１２７−２ タングステン膜
１２８ 第３の配線層
１２８−１ バリアメタル層
１２８−２ ＡｌＣｕ膜
１２８−３ キャップＴｉＮ膜
１２８−５ ＴａＮ／Ｔａ膜
１２５−６ ＴａＮ膜
１３０ ＳｉＯ２ハードマスク
４１ フォトレジスト
５１ ＳｉＯ２膜
５２ フォトレジスト
７１ 反射防止膜

Claims (15)

  1. アルミニウム又はアルミニウムを主成分とするアルミニウム合金からなる主配線層を形成する工程と、
    前記主配線層の表面をＣＭＰ法により平坦化する工程と、
    前記主配線層をパターニングする工程と、
    を含むことを特徴とする多層配線の製造方法。
  2. 請求項１に記載の多層配線の製造方法において、
    前記主配線層を形成する工程の前に、バリアメタル層としてＴｉＮ膜、ＴｉＮ／Ｔｉ積層膜、ＴａＮ膜、又はＴａＮ／Ｔａ積層膜を形成する工程を含み、
    前記主配線層をパターニングする工程の後に、前記バリアメタル層を前記主配線層と実質的に同一パターンとなるようにパターニングする工程を含む、
    ことを特徴とする多層配線の製造方法。
  3. 層間絶縁膜に形成された接続ホール内に接続プラグを形成する工程と、
    前記層間絶縁膜及び前記接続プラグ上にバリアメタル層を形成する工程と、
    前記バリアメタル層上にアルミニウム又はアルミニウムを主成分とするアルミニウム合金からなる主配線層を形成する工程と、
    前記主配線層の表面をＣＭＰ法により平坦化する工程と、
    前記主配線層をパターニングする工程と、
    を含むことを特徴とする多層配線の製造方法。
  4. 請求項３に記載の多層配線の製造方法において、
    前記接続プラグを形成する際、不要接続プラグ材料の除去にエッチバック法が用いられることを特徴とする多層配線の製造方法。
  5. 請求項３又は４に記載の多層配線の製造方法において、
    前記接続プラグを形成する工程の後、前記層間絶縁膜の表面をエッチングする工程をさらに含むことを特徴とする多層配線の製造方法。
  6. 請求項５に記載の多層配線の製造方法において、
    前記層間絶縁膜のエッチングが、前記接続プラグの上面と前記層間絶縁膜の表面との間の段差を縮小するために、又は、前記接続プラグの上面を前記層間絶縁膜の表面から突出させるために、行なわれることを特徴とする多層配線の製造方法。
  7. 請求項１乃至６のうちのいずれか一つに記載された方法により製造されたことを特徴とする多層配線。
  8. バリアメタル層を形成する工程と、
    前記バリアメタル層上に、アルミニウム又はアルミニウムを主成分とするアルミニウム合金からなる主配線層を形成する工程と、
    主配線層の表面を平坦化する工程と、
    レジストパターンを形成し、該レジストパターンを用いて前記主配線層をパターニングする工程と、
    を含むことを特徴とする積層アルミニウム配線の製造方法。
  9. 請求項８に記載の積層アルミニウム配線の製造方法において、
    前記主配線層の表面を平坦化する工程の後であって、前記レジストパターンを形成する工程の前に、キャップ層を形成する工程をさらに含むことを特徴とする積層アルミニウム配線の製造方法。
  10. 請求項９に記載の積層アルミニウム配線の製造方法において、
    前記キャップ層がＴｉＮ膜又はＴａＮ膜であることを特徴とする積層アルミニウム配線の製造方法。
  11. 請求項９又は１０に記載の積層アルミニウム配線の製造方法において、
    前記キャップ層を形成する工程の後であって、前記レジストパターンを形成する工程の前に、絶縁膜からなるハードマスク層を形成する工程をさらに含むことを特徴とする積層アルミニウム配線の製造方法。
  12. 請求項１１に記載の積層アルミニウム配線の製造方法において、
    前記ハードマスク層を形成する工程の後であって、前記レジストパターンを形成する工程の前に、塗布系反射防止膜を形成する工程をさらに含むことを特徴とする積層アルミニウム配線の製造方法。
  13. 請求項８乃至１２のうちのいずれか一つに記載された方法により製造された積層アルミニウム配線を含むことを特徴とする多層配線。
  14. 層間絶縁膜に形成された接続ホールに接続プラグを形成する工程と、
    前記層間絶縁膜をエッチングして前記接続プラグの上部を当該層間絶縁膜の表面より突出させる工程と、
    前記層間絶縁膜及び前記接続プラグ上にバリアメタル層を形成する工程と、
    前記バリア層上にアルミニウム又はアルミニウムを主成分とするアルミニウム合金からなる主配線層を形成する工程と、
    前記主配線層の表面をＣＭＰにより平坦化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  15. アルミニウム又はアルミニウムを主成分とするアルミニウム合金からなる主配線層を形成する工程と、
    前記主配線層の表面の反射率及び膜厚の少なくとも一方を測定し、当該配線層の平坦化処理が必要か否か判定する工程と、
    平坦化処理が必要と判定された場合に前記主配線層の表面を平坦化する工程と、
    を含むことと特徴とする半導体装置の製造方法。
JP2006343846A 2006-12-21 2006-12-21 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法 Pending JP2008159651A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006343846A JP2008159651A (ja) 2006-12-21 2006-12-21 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法
US12/000,751 US20080150142A1 (en) 2006-12-21 2007-12-17 Multilevel wiring, laminated aluminum wiring, semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343846A JP2008159651A (ja) 2006-12-21 2006-12-21 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2008159651A true JP2008159651A (ja) 2008-07-10

Family

ID=39541673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343846A Pending JP2008159651A (ja) 2006-12-21 2006-12-21 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法

Country Status (2)

Country Link
US (1) US20080150142A1 (ja)
JP (1) JP2008159651A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513809B2 (en) 2010-05-12 2013-08-20 Elpida Memory, Inc. Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6127570B2 (ja) * 2013-02-20 2017-05-17 セイコーエプソン株式会社 半導体装置及び電子機器
SG11202012288PA (en) * 2018-08-24 2021-01-28 Kioxia Corp Semiconductor device and method of manufacturing same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201853A (ja) * 1993-12-28 1995-08-04 Sony Corp 配線構造及び配線構造の形成方法
JPH09283623A (ja) * 1996-04-17 1997-10-31 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH09306989A (ja) * 1996-05-10 1997-11-28 Sony Corp 配線形成方法
JPH10233374A (ja) * 1997-02-19 1998-09-02 Hitachi Ltd 半導体装置の製造方法およびそのシステム
JPH10303180A (ja) * 1997-04-28 1998-11-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002190455A (ja) * 2000-10-12 2002-07-05 Ebara Corp 半導体基板製造装置
JP2003257915A (ja) * 2002-03-04 2003-09-12 Hitachi Ltd 半導体装置の製造方法
JP2006049759A (ja) * 2004-08-09 2006-02-16 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2006310752A (ja) * 2005-04-30 2006-11-09 Hynix Semiconductor Inc 半導体素子の製造方法
JP2006332405A (ja) * 2005-05-27 2006-12-07 Seiko Epson Corp 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201853A (ja) * 1993-12-28 1995-08-04 Sony Corp 配線構造及び配線構造の形成方法
JPH09283623A (ja) * 1996-04-17 1997-10-31 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH09306989A (ja) * 1996-05-10 1997-11-28 Sony Corp 配線形成方法
JPH10233374A (ja) * 1997-02-19 1998-09-02 Hitachi Ltd 半導体装置の製造方法およびそのシステム
JPH10303180A (ja) * 1997-04-28 1998-11-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002190455A (ja) * 2000-10-12 2002-07-05 Ebara Corp 半導体基板製造装置
JP2003257915A (ja) * 2002-03-04 2003-09-12 Hitachi Ltd 半導体装置の製造方法
JP2006049759A (ja) * 2004-08-09 2006-02-16 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2006310752A (ja) * 2005-04-30 2006-11-09 Hynix Semiconductor Inc 半導体素子の製造方法
JP2006332405A (ja) * 2005-05-27 2006-12-07 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513809B2 (en) 2010-05-12 2013-08-20 Elpida Memory, Inc. Semiconductor device

Also Published As

Publication number Publication date
US20080150142A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
US6156640A (en) Damascene process with anti-reflection coating
JP2007142421A (ja) 半導体素子及びこの製造方法
US6987322B2 (en) Contact etching utilizing multi-layer hard mask
KR20030024551A (ko) 반도체 장치 및 그 제조 방법
US20070018341A1 (en) Contact etching utilizing partially recessed hard mask
JP2008159651A (ja) 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法
JP3946471B2 (ja) 半導体装置の製造方法
US7291552B2 (en) Multi-layer film stack for extinction of substrate reflections during patterning
JP4634180B2 (ja) 半導体装置及びその製造方法
WO2005034234A1 (ja) 半導体装置及びその製造方法
JP3403058B2 (ja) 配線形成方法
JP2000223492A (ja) 多層配線を有する半導体装置の製造方法
JP2007081241A (ja) アライメントマークの形成方法
US20090160070A1 (en) Metal line in a semiconductor device
JP4680624B2 (ja) 半導体装置の製造方法
JPH1174174A (ja) 半導体装置の製造方法
JP5221979B2 (ja) 半導体装置の製造方法
JP2009054879A (ja) 集積回路の製造方法
TWI530972B (zh) 嵌入式電容結構及其形成方法
JP2008270522A (ja) 半導体装置の製造方法
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100881082B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
JP2002231804A (ja) 半導体装置及びその製造方法
JP4379245B2 (ja) 半導体装置の製造方法
KR20050045723A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100428