JP2008270522A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008270522A
JP2008270522A JP2007111524A JP2007111524A JP2008270522A JP 2008270522 A JP2008270522 A JP 2008270522A JP 2007111524 A JP2007111524 A JP 2007111524A JP 2007111524 A JP2007111524 A JP 2007111524A JP 2008270522 A JP2008270522 A JP 2008270522A
Authority
JP
Japan
Prior art keywords
film
wiring
etching
mask
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007111524A
Other languages
English (en)
Inventor
Sadaji Tamaki
貞治 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyagi Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007111524A priority Critical patent/JP2008270522A/ja
Priority to US12/078,086 priority patent/US7704891B2/en
Priority to KR1020080030319A priority patent/KR20080094560A/ko
Priority to CNA2008100891439A priority patent/CN101290906A/zh
Publication of JP2008270522A publication Critical patent/JP2008270522A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】タングステン配線の断面形状を良好にすることにより、配線抵抗の増大及び配線信頼性の低下を防ぐ。
【解決手段】先ず、下地１００を用意して、下地上に、バリア膜１２０、配線膜１３０及びマスク膜１４０を順次に積層する。バリア膜及びマスク膜が窒化チタンであり、配線膜がタングステンである。次に、マスク膜上に、反射防止膜１５０を塗布する。次に、反射防止膜上に、レジスト膜を形成した後、フォトリソグラフィによりパターニングして、レジストマスク１６０を形成する。レジストマスクは、配線形成領域１０５を覆い、かつ配線非形成領域１０７を露出する。次に、フッ素系ガスを用いたエッチングにより反射防止膜のパターニングを行う。次に、塩素系ガスを用いたエッチングによりマスク膜のパターニングを行う。次に、フッ素系ガスを用いたエッチングにより配線膜のパターニングを行う。
【選択図】図２

Description

この発明は、半導体装置の製造方法、特に高融点金属を含む配線の形成方法に関するものである。
タングステンなどの高融点金属を含む配線は、アルミニウム合金を含む配線と比較して、エレクトロマイグレーションによる寿命が長い、低コストであるなどの利点を有している。このため、半導体装置に形成される配線として、高融点金属を含む配線が注目されている。
図１１〜１３を参照して、従来の半導体装置の製造方法について説明する（特許文献１参照）。図１１〜１３は、従来の半導体装置の製造方法を説明するための工程図であって、各工程で形成された、主要部の切断端面を示している。
先ず、下地１００を用意する。ここで、下地１００は、トランジスタ等の素子が形成された半導体基板と、その上に層間絶縁膜を備えている。また、層間絶縁膜には、半導体基板に形成された素子と、後の工程で形成される配線とを電気的に接続するための導電プラグが形成されている。
次に、下地１００上に、スパッタ法により窒化チタン膜を形成する。以下、この窒化チタン膜をバリア膜１２０と称する。
次に、バリア膜１２０上に、ＣＶＤ法によりタングステンを堆積して配線膜１３０を形成する。さらに、配線膜１３０上に、ＣＶＤ法によりシリコン窒化膜１４５を形成する（図１１（Ａ））。
次に、シリコン窒化膜１４５上に、レジストを塗布することによりレジスト膜を形成した後、フォトリソグラフィによりパターニングして、レジストマスク１６０を形成する。レジストマスク１６０は、配線形成領域１０５を覆い、配線非形成領域１０７を露出している（図１１（Ｂ））。
次に、レジストマスク１６０を用いた反応性イオンエッチング（ＲＩＥ）により、シリコン窒化膜１４５及び配線膜１３０をエッチングする。エッチングガスとして、例えばＳＦ６ガスを用いる（図１１（Ｃ））。タングステンのレジストに対するエッチング選択比は２程度であるので、配線膜１３０としてタングステン膜を形成した場合には、タングステンのエッチングとともにレジストマスク１６０の垂直方向へのエッチングがなされる。また、後述するようにレジストマスク１６０は、プラズマ耐性が悪いので、水平方向にもエッチングされる。図１１（Ｃ）では、レジストマスク及びシリコン窒化膜のそれぞれのエッチング残部をそれぞれ符号１６２及び１４７で示してある。
ＳＦ６を用いたエッチングでは、タングステンの窒化チタンに対するエッチング選択比が大きい。このため、配線膜１３０のエッチングは、配線非形成領域１０７の配線膜１３０が除去され、バリア膜１２０が露出した時点で止まる。すなわち、バリア膜１２０は、エッチストップとして機能する（図１２（Ａ））。以下、このＲＩＥにより残存する配線膜１３０の部分をタングステン配線１３６と称する。なお、以下の説明では、タングステン配線１３６を単に、配線と称することもある。また、ここでは、レジストマスク及びシリコン窒化膜のそれぞれのエッチング残部をそれぞれ符号１６４及び１４８で示してある。
次に、エッチングガスとしてＣｌ２ガスを用いたＲＩＥにより、配線非形成領域１０７のバリア膜１２０の部分を除去して、配線形成領域１０５にバリア膜のエッチング残部１２２を残存させる。Ｃｌ２ガスを用いたエッチングでは、窒化チタンのタングステンに対するエッチング選択比が大きい。従って、バリア膜１２０のエッチングの際に、タングステンの配線１３６はほとんどエッチングされない（図１２（Ｂ））。
次に、下地１００上に、ＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）を堆積して、配線１３６を埋め込む層間絶縁膜１７０を形成する（図１２（Ｃ））。
次に、フォトリソグラフィ及びドライエッチングにより、配線１３６上の層間絶縁膜１７０にスルーホール１７１を開口する（図１３（Ａ））。
次に、ＣＶＤ法又はスパッタ法により窒化チタン膜１８２及びメタル膜１８４を順に形成して、スルーホール１７１を埋め込む。このスルーホール１７１を埋め込んだ窒化チタン膜１８２及びメタル膜１８４を上層メタル配線１８０と称する。この上層メタル配線１８０と、下層配線であるタングステン配線１３６とが電気的に接続される（図１３（Ｂ））。
特開平６−２７５６２５号公報
しかしながら、上述の従来例の配線の形成方法では、タングステンの下層配線の断面形状が、下地側（下側）であるボトム１３６ａの幅が、レジストマスク側（上側）であるトップ１３６ｂの幅より広い、いわゆる順テーパ状になる場合がある。これは、次の理由による。
配線１３６の幅が１５０ｎｍ以下であるような微細配線を形成する場合、ＫｒＦエキシマレーザ又はＡｒＦエキシマレーザがステッパとして用いられる。ここで用いられるＫｒＦ系レジスト又はＡｒＦ系レジストは、プラズマ耐性が悪い。従って、ＲＩＥの際に、レジストマスクは、垂直方向（図１１（Ｃ）中、矢印Ｇで示す。）だけでなく、水平方向（図１１（Ｃ）中、矢印Ｈで示す。）にもエッチングされる。このため、タングステンの配線膜１３０のエッチングの際に、レジストマスク１６０の水平方向の幅が減少してしまう。従って、タングステンの配線膜１３０のエッチングが進むにつれて、レジストマスク１６０の幅が減少し、この結果、図１２（Ｂ）に示すように、タングステン配線１３６の断面形状は、順テーパ状になり、下地１００の上面１０２に対する配線１３６の側面１３８の角度βは、８０度程度になる。
タングステン配線１３６の断面形状が、順テーパ状になると、配線１３６のレジストマスク側のトップ１３６ｂの幅が狭くなった分だけ、タングステン配線１３６の断面積が減少する。この断面積の減少によりタングステン配線１３６の配線抵抗が増加して、デバイスの性能劣化を引き起こす場合がある。
また、タングステン配線１３６の断面形状が、順テーパ状になると、スルーホール１７１の形成時にタングステン配線１３６の側面１３８に沿って、エッチングが進行し、この結果、タングステン配線１３６の側面１３８に、隙間（図１３（Ａ）中、Ｘで示す。）が生じる。この隙間Ｘは、上層の窒化チタン膜１８２の形成の際に埋め込まれずに、空洞（図１３（Ｂ）中、Ｙで示す。）として残存する場合がある。この場合、空洞Ｙ内に残留したガス、薬品等が配線１３６の劣化を引き起こす恐れがある。
さらに、タングステン配線１３６の断面形状が、順テーパ状になると、上層の窒化チタン膜１８２との接触面積が減少するので、スルーホール１７１内での抵抗が増大して、デバイスの性能劣化を引き起こす場合がある。
そこで、この出願に係る発明者が鋭意研究を行ったところ、タングステンの配線膜上に、窒化チタン膜を形成することにより、レジストマスクの幅が減少した場合であっても、良好な断面形状が得られることを見出した。
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、タングステン配線の断面形状を良好にすることにより、配線抵抗の増大及び配線信頼性の低下を防ぐ半導体装置の製造方法を提供することにある。
上述した目的を達成するために、この発明の半導体装置の製造方法は、以下の工程を備えている。
先ず、下地を用意する。次に、下地上に、バリア膜、配線膜及びマスク膜が順次に積層された多層膜を形成する。この多層膜のバリア層及びマスク膜が窒化チタン膜であり、配線膜がタングステン膜である。
次に、マスク膜上に、レジストマスクを形成する。レジストマスクは、配線形成領域を覆い、かつ配線非形成領域を露出する。
次に、タングステンに対する窒化チタンのエッチング選択比が大きい第１のガスを用いたエッチングによりマスク膜のパターニングを行う。このパターニングでは、配線非形成領域の、マスク膜の部分を除去して、配線形成領域にマスク膜のエッチング残部を残存させる。
次に、窒化チタンに対するタングステンのエッチング選択比が大きい第２のガスを用いたエッチングにより配線膜のパターニングを行う。このパターニングでは、配線非形成領域の、配線膜の部分を除去して、配線形成領域に配線膜のエッチング残部を残存させて配線を形成する。
この発明の半導体装置の製造方法によれば、配線膜としてのタングステン膜上に、マスク膜として窒化チタン膜を形成している。タングステン膜のエッチングは、窒化チタンに対するタングステンの選択比が大きいガスを用いて行われる。このため、タングステン膜のエッチングの際に、レジストマスクの幅が減少したり、レジストマスクが消失したりした場合であっても、窒化チタン膜が、エッチングマスクとして機能する。
この結果、タングステン配線の断面形状が良好になり、配線抵抗の増大を防ぐとともに、配線信頼性の低下を防ぐことができる。
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成の組成（材質）及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
図１〜４を参照して、この発明の半導体装置の製造方法について説明する。図１〜４は、半導体装置の製造方法を説明するための工程図であって、各工程で形成された、主要部の切断端面を示している。
先ず、下地１００を用意する。下地１００は、例えば、トランジスタ等の素子が形成された半導体基板２０と、その上に層間絶縁膜７０とを備えて構成されている。ここでは、素子の図示を省略している。
層間絶縁膜７０には、半導体基板２０に形成された素子と、後の工程で形成される配線とを電気的に接続するための導電プラグ７２が形成されている。導電プラグ７２は、層間絶縁膜７０に開口されたスルーホール７１を、例えばタングステン等で埋め込んで形成されている（図１（Ａ））。
なお、下地は、多層配線構造を備えていても良い。多層配線構造を備える下地の例として、２層の配線構造を備えている下地について説明する。
下地１００ａは、半導体基板２０上に順に積層された、第１の層間絶縁膜７０ａ、第２の層間絶縁膜７０ｂ及び第３の層間絶縁膜７０ｃを備えて構成される。半導体基板２０には、図１（Ａ）を参照して説明したのと同様に、素子（図示を省略する。）が形成されている。
第１の層間絶縁膜７０ａ上には、第１の配線パターン７４ａが形成され、第２の層間絶縁膜７０ｂ上には、第２の配線パターン７４ｂが形成されている。第１の層間絶縁膜７０ａには、半導体基板２０に形成された素子と第１の配線パターン７４ａの間を電気的に接続するための第１の導電プラグ７２ａが形成されている。第１の導電プラグ７２ａは、第１の層間絶縁膜７０ａに開口されたスルーホール７１ａを、例えばタングステン等で埋め込んで形成されている。
また、第２の層間絶縁膜７０ｂには、第１の配線パターン７４ａと第２の配線パターン７４ｂを電気的に接続するための第２の導電プラグ７２ｂが形成されている。第２の導電プラグ７２ｂは、第２の層間絶縁膜７０ｂに開口されたスルーホール７１ｂを、例えばタングステン等で埋め込んで形成されている。
第３の層間絶縁膜７０ｃには、例えば第２の配線パターン７４ｂと後の工程で形成される配線とを電気的に接続するための導電プラグ７２ｃが形成されている。第３の導電プラグ７２ｃは、第３の層間絶縁膜７０ｃに開口されたスルーホール７１ｃを、例えばタングステン等で埋め込んで形成されている（図１（Ｂ））。
次に、用意した下地１００上に、バリア膜１２０、配線膜１３０及びマスク膜１４０を順次に積層して、これら各膜１２０、１３０及び１４０からなる多層膜１１０を形成する。
バリア膜１２０は、例えば従来周知のスパッタ法により堆積される窒化チタン膜とすることができる。バリア膜１２０は、例えば５０ｎｍ程度の厚みで形成される。
配線膜１３０は、例えば従来周知のＣＶＤ法により堆積されるタングステン膜とすることができる。配線膜１３０は、例えば３００〜４００ｎｍの厚みで形成される。
マスク膜１４０は、例えば従来周知のスパッタ法により堆積される窒化チタン膜とすることができる。マスク膜１４０は、例えば５０ｎｍ程度の厚みで形成される（図２（Ａ））。
次に、マスク膜１４０上に、反射防止膜１５０を塗布する。反射防止膜１５０は、従来周知の有機樹脂材料を用いて形成することができる。反射防止膜１５０は、フォトリソグラフィにおける露光波長の光を吸収する染料を含有している。
次に、反射防止膜１５０上に、レジストを塗布することによりレジスト膜を形成した後、フォトリソグラフィによりパターニングして、レジストマスク１６０を形成する。このレジストマスク１６０は、配線が形成される配線形成領域１０５を覆い、かつ配線が形成されない配線非形成領域１０７を露出する。従って、この場合には、反射防止膜１５０の部分１５１がレジストマスク１６０から露出する。なお、これら配線形成領域１０５及び配線非形成領域１０７は、設計に応じた任意好適な領域としてレジストの露光時に設定される。
ここで、形成される配線の幅が１５０ｎｍ以下であるような微細配線構造の半導体装置を製造する場合には、ＫｒＦエキシマレーザ又はＡｒＦエキシマレーザがステッパとして用いられる。この場合、レジストとして、従来周知のＫｒＦ系レジスト又はＡｒＦ系レジストが用いられる。
なお、寸法変換差等を考慮すると、レジストマスク１６０の厚みは最大でも３００ｎｍ程度にするのが良い（図２（Ｂ））。
次に、レジストマスク１６０を用いたエッチングにより、反射防止膜１５０をパターニングする。この反射防止膜１５０のパターニングでは、配線非形成領域１０７の、反射防止膜１５０の露出部分１５１を除去して、配線形成領域１０５に反射防止膜１５０のエッチング残部１５２を残存させる。このエッチングにより、配線非形成領域１０７の、マスク膜１４０の部分１４１が露出する。なお、以下の説明において、反射防止膜１５０のエッチング残部１５２を単に反射防止膜と称することもある。
この反射防止膜１５０のエッチングは、エッチングガスとして、主としてＣＨＦ３を含むフッ素系ガスを用いた反応性イオンエッチング（ＲＩＥ）で行われる。このＣＨＦ３を含むフッ素系ガスは、例えば、ＣＦ４、ＣＨＦ３、Ｃｌ２及びＡｒの混合ガスであって、それぞれ２０、１３０、５０及び２００ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｍ ｐｅｒ ｍｉｎｕｔｅ）の流量で供給される。
次に、レジストマスク１６０及び反射防止膜１５２をマスクとして用いたエッチングによって、マスク膜１４０のパターニングを行う。このパターニングでは、配線非形成領域１０７のマスク膜１４０の露出部分１４１を除去して、配線形成領域１０５にマスク膜１４０のエッチング残部１４２を残存させる。このエッチングにより、配線非形成領域１０７の、配線膜１３０の部分１３１が露出する。なお、以下の説明において、マスク膜１４０のエッチング残部１４２を単にマスク膜と称することもある。
このマスク膜１４０のパターニングは、タングステンに対する窒化チタンのエッチング選択比が大きい第１のガス、例えばＣｌ２を含む塩素系ガスをエッチングガスとして用いたＲＩＥで行われる。ここでは、例えばＣｌ２ガスを２００ｓｃｃｍの流量で供給する。
ここで、ＫｒＦ系レジスト又はＡｒＦ系レジストは、プラズマ耐性が悪いため、垂直方向（図２（Ｃ）中、矢印Ａで示す。）だけでなく、水平方向（図２（Ｃ）中、矢印Ｂで示す。）にもエッチングされる。しかし、反射防止膜１５２及びマスク膜１４２のエッチングは、短時間であるため、レジストマスクの水平方向のエッチングは低いレベルに抑えられる。ここでは、レジストマスク１６０のエッチング残部を符号１６２で示している（図２（Ｃ））。なお、以下の説明においてレジストマスク１６０のエッチング残部１６２を、単にレジストマスクと称することもある。
次に、レジストマスク１６２、反射防止膜１５２及びマスク膜１４２をマスクとして用いたエッチングにより、配線膜１３０のパターニングを行う。このパターニングでは、配線非形成領域１０７の配線膜１３０の露出部分１３１を除去して、配線形成領域１０５に配線膜１３０のエッチング残部１３２を残存させてタングステン配線（単に、配線と称することもある。）１３２を形成する。このエッチングにより、配線非形成領域１０７の、バリア膜１２０の部分１２１が露出する。
この配線膜１３０のパターニングは、窒化チタンに対するタングステンのエッチング選択比が大きい第２のガス、例えば主としてＳＦ６を含むフッ素系ガスをエッチングガスとして用いたＲＩＥで行われる。このＳＦ６を含むフッ素系ガスは、例えばＣＨＦ３、ＳＦ６、Ｃｌ２及びＡｒの混合ガスであって、それぞれ２０、１８０、８０及び１２０ｓｃｃｍの流量で供給される。なお、レジストマスクのエッチング残部１６２に覆われていない配線非形成領域１０７のタングステン（図２（Ｃ）中、符号１３１で示した部分）を完全に除去するためにオーバーエッチングを行う。
このときの、タングステンのレジストに対するエッチング選択比は２程度であるので、配線膜１３０としてタングステン膜を形成した場合には、タングステンのエッチングとともにレジストマスク１６２の垂直方向へのエッチングがなされる。また、ＫｒＦ系レジスト又はＡｒＦ系レジストで形成されたレジストマスク１６２は、プラズマ耐性が悪いので、水平方向にもエッチングされる。このため、タングステンの配線膜１３０のエッチングの結果、レジストマスク１６２及び反射防止膜１５２についても、水平方向及び垂直方向にエッチングが進行し、レジストマスク１６２及び反射防止膜１５２は、断面形状が三角形状にわずかに残存するか、または完全に消失する。図３（Ａ）に、レジストマスク及び反射防止膜のエッチング残部をそれぞれ符号１６３及び１５３で示してある。なお、以下の説明においては、レジストマスク及び反射防止膜のエッチング残部をそれぞれ、単にレジストマスク及び反射防止膜と称することもある。
なお、第２のガスは、窒化チタンに対するタングステンのエッチング選択比が大きいため、マスク膜１４２はエッチングされない。このため、レジストマスクや反射防止膜が消失した場合であっても、マスクとして用いられるマスク膜のエッチング残部１４２によって、タングステンの配線１３２の断面形状は良好な状態に維持される。この結果、配線１３２の側面１３４の、下地１００の上面１０２に対する角度αが、８５度以上となり、タングステン配線１３２の断面形状は、順テーパ状にはならずに、良好な形状、すなわち、ほぼ長方形状になる（図３（Ａ））。
次に、配線１３２上の、マスク膜のエッチング残部１４２及び配線非形成領域１０７の、バリア膜１２０の露出部分１２１をエッチングにより除去する。このとき、配線形成領域１０５に、バリア膜１２０のエッチング残部１２２が残存する。このエッチングは、マスク膜１４０のパターニングと同様にエッチングガスとして、Ｃｌ２を含む塩素系ガスを用いたＲＩＥで行われる。このとき、窒化チタンのタングステンに対するエッチング選択比は大きいので、形成された配線１３２はほとんどエッチングされない。
なお、マスク膜のエッチング残部１４２上にレジストマスク１６３及び反射防止膜１５３が残存している場合は、バリア膜１２０のエッチング前に、アッシング等により除去すれば良い（図３（Ｂ））。
次に、下地１００上に層間絶縁膜１７０を形成して、配線１３２を埋め込む。層間絶縁膜１７０は、例えばＣＶＤ法によりＮＳＧ膜を堆積することで形成される（図３（Ｃ））。
次に、任意好適な従来周知のフォトリソグラフィ及びドライエッチングにより、配線１３２上の層間絶縁膜１７０にスルーホール１７１を開口する。この配線構造の形成方法では、配線の断面形状がほぼ長方形状である。このため、スルーホール１７１のエッチングが配線１３２の側面１３４に沿っては進まない。従って、スルーホール１７１のエッチングの際に配線１３２の側面１３４に隙間が生じる恐れがなくなる（図４（Ａ））。
次に、ＣＶＤ法又はスパッタ法により窒化チタン（ＴｉＮ）膜１８２及びメタル膜１８４を順に形成して、これら導電体でスルーホール１７１を埋め込む。その後、これら導電体の層間絶縁膜１７０上の部分をパターニングして上層配線を得る。ここでは、窒化チタン膜１８２及びメタル膜１８４のスルーホール１７１に埋め込まれた部分と層間絶縁膜１７０上の上層配線とを合わせて上層メタル配線１８０と称する。この上層メタル配線１８０と、下層配線である、タングステンの配線１３２とが電気的に接続される（図４（Ｂ））。
ここで、スルーホール１７１のエッチングの際に、配線１３２の側面１３４に隙間が生成されないので、従来の製造方法では、生じる恐れのあった空洞が形成されない。このため、空洞が形成された場合に生じる、空洞内に残留したガス、薬品等による配線の劣化を防ぐことができる。
また、タングステン配線１３２の断面形状が、長方形状であるため、タングステン配線１３２の断面積が減少することがない。この結果、タングステン配線１３２の配線抵抗の増加を防ぐことができるとともに、タングステン配線１３２と上層メタル配線１８０との接触面積も減少しないので、スルーホールでの抵抗が増大するのを防ぐことができる。
さらに、レジストマスクは、マスク膜のエッチングが完了するまで存在していれば良いので、レジストマスクの膜厚を、最小限にすることができる。この結果、寸法バラツキの低減、コスト削減などが実現される。
また、レジストマスクを薄くした場合であっても、タングステン膜を薄くする必要がないので、配線膜を薄くすることによって生じる配線抵抗の増大を抑えることができる。
さらに、一般にタングステンとシリコン窒化膜とは、密着性が悪いため、成膜、エッチング、及び洗浄のときなどに剥離することが想定される。これに対し、タングステンと窒化チタン膜とは密着性が良好である。このため、マスクとして機能するマスク膜は、配線のエッチングによる形成の際には、良好な形状で残存する。また、シリコン窒化膜がタングステン上に残存していると、上層配線とのコンタクト不良の原因となるが、窒化チタン膜は導電性を有するため、タングステン上に残存していても、コンタクト不良は起こさない。
エッチング装置として、例えば日立製ＥＣＲエッチング装置（型番：Ｍ６３２Ａ）を用いる場合、バイアス電力を高くするとレジストマスクが消失してしまうことから、一般に、２０Ｗ程度のバイアス電力を印加して行う。
これに対し、本発明では、反射防止膜のエッチングの際に除去されるレジストマスクの部分が大きくなっても、後の配線膜のエッチングでは、マスク膜がエッチングマスクとして機能する。このため、バイアス電力を従来よりも高くすることができる。
バイアス電力を高くするとエッチングの異方性が強まる。すなわち、エッチングの垂直成分に対するエッチングの水平成分の割合が減る。
図５を参照して、反射防止膜のエッチング時にバイアス電力を高くした場合について説明する。図５は、半導体装置の製造方法について説明するための工程図であって、主要断面を示している。なお、反射防止膜をエッチングする工程を除いては、図１〜図２（Ｂ）と図３（Ａ）〜図４（Ｂ）を参照して説明したのと同様である。反射防止膜のエッチング時に、バイアス電力を高めると、垂直方向（図中矢印Ｃで示す。）のエッチング成分に対する、水平方向（図中矢印Ｄで示す。）のエッチング成分の寄与が低減される。
図６及び図７を参照して、バイアス電力と、仕上がり寸法の一般的な関係について説明する。図６は、従来周知の走査型電子顕微鏡を備える測長装置を用いた画像である。ここでは、加速電圧８００Ｖで取得した表面画像である。この画像は、上述した各パターニング工程後にアッシング及び洗浄を終えた段階の画像である。図６（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、それぞれバイアス電力が２０Ｗ、３０Ｗ、４０Ｗ及び５０Ｗの画像を示している。
図７は、バイアス電力と仕上り寸法の関係を示す特性図である。ここで、仕上がり寸法は、図６と同じく、パターニング工程後にアッシング及び洗浄を終えた段階で取得したデータである。図７では、横軸にバイアス電力（単位：Ｗ）をとって示し、縦軸に、パターニング後の仕上がり寸法（単位：ｎｍ）として配線の幅を取って示している。曲線Ｉは、ボトム１３２ａの配線幅（ボトム寸法）であり、曲線ＩＩは、トップ１３２ｂの配線幅（トップ寸法）である。
ここで、バイアス電力が大きくなるに従って、トップ寸法及びボトム寸法はいずれも大きくなっている。トップ寸法に関してみれば、ＲＦ出力が２０Ｗのときに５０ｎｍ程度の幅であるのに対し、３０Ｗでは７５ｎｍ程度まで上昇し、４０〜５０Ｗでは８５ｎｍ程度まで増大する。一方、ボトム寸法に関してみれば、ＲＦ出力が２０Ｗのときに１１０ｎｍ程度の幅であるのに対し、３０Ｗでは１３０ｎｍ程度まで上昇し、４０〜５０Ｗでは１４０ｎｍ程度までさらに増大する。
従って、反射防止膜のエッチングの際のバイアス電力は、従来の２０Ｗよりも大きくするのが良い。ただし、バイアス電力を５０Ｗよりも大きくすると、反射防止膜のエッチングのときに、レジストが全て消失してしまうなどの恐れがある。このため、反射防止膜のエッチングの際のバイアス電力は、３０〜５０Ｗ程度にするのが好適である。
次に、図８を参照して、反射防止膜のエッチング時にＣＨＦ３の流量を大きくした場合について説明する。図８は、半導体装置の製造方法について説明するための工程図であって、主要断面を示している。なお、反射防止膜をエッチングする工程を除いては、図１〜図２（Ｂ）と図３（Ａ）〜図４（Ｂ）を参照して説明したのと同様である。
反射防止膜のエッチング時に、ＣＨＦ３の流量を大きくすると、反射防止膜又はレジストマスク中の炭素と、ＣＨＦ３とが反応して、レジストマスクの側面に側壁保護膜が形成される。このため、ＣＦ４に対するＣＨＦ３の流量を大きくすれば、レジストマスクの側面に側壁保護膜１６５が形成され、エッチング中のレジストマスクの水平方向（図８中矢印Ｆで示す。）のエッチングの影響を低減することが可能となる。
図９及び図１０を参照して、ＣＨＦ３の流量と、エッチング後の寸法の関係について説明する。図９は、上述した図６と同様の測定条件で取得した表面画像である。ここでは、ＣＦ４とＣＨＦ３の流量の総和を１５０ｓｃｃｍとして、この総和の条件を満たすように、ＣＦ４とＣＨＦ３の流量を変化させて、それぞれ表面画像を取得するとともに、配線寸法を測定する。ここでは、バイアス電力を３０Ｗとしている。
図９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）及び（Ｅ）は、ＣＨＦ３とＣＦ４の流量ＣＨＦ３／ＣＦ４を、それぞれ２５／１２５（１７％）、５０／１００（３３％）、７５／７５（５０％）、１００／５０（６７％）及び１２５／２５（８３％）としている。ここで、カッコ内には、ＣＨＦ３とＣＦ４の流量の総和に対するＣＨＦ３の流量の割合を示している。
図１０は、ＣＨＦ３の流量と、エッチング後の配線寸法の一般的な関係を示す特性図である。ここで、ＣＦ４に対するＣＨＦ３の比率を大きくすると、仕上がり寸法が大きくなる。
そこで、ＣＨＦ３の流量を、少なくとも１２５ｓｃｃｍとし、ＣＦ４の流量を２５ｓｃｃｍとするのが良い。なお、ＣＦ４をフッ素系ガスに含まずに、ＣＨＦ３を１５０ｓｃｃｍとしても良い。従って、ＣＦ４に対するＣＨＦ３の流量は少なくとも６倍以上にするのが好適である。
ここでは、下地として、導電プラグが形成されたものを用いる例について説明したが、この例に限定されない。例えば、下地として、層間絶縁膜にスルーホールを開口したものを用意しても良い。この場合、バリア膜としてＴｉＮ膜を層間絶縁膜上及びスルーホールの内壁上に形成した後、タングステンを層間絶縁膜上に形成すると同時に、スルーホール内に埋め込めばよい。
半導体装置の製造方法を説明するための工程図（その１）である。 半導体装置の製造方法を説明するための工程図（その２）である。 半導体装置の製造方法を説明するための工程図（その３）である。 半導体装置の製造方法を説明するための工程図（その４）である。 半導体装置の製造方法を説明するための工程図（その５）である。 配線形成後の表面画像（その１）である。 バイアス電力と仕上がり寸法との関係を示す特性図である。 半導体装置の製造方法を説明するための工程図（その６）である。 配線形成後の表面画像（その２）である。 ＣＨＦ３ガスの流量と仕上がり寸法との関係を示す特性図である。 従来の半導体装置の製造方法を説明するための工程図（その１）である。 従来の半導体装置の製造方法を説明するための工程図（その２）である。 従来の半導体装置の製造方法を説明するための工程図（その３）である。
符号の説明
２０ 半導体基板
７０、７０ａ、７０ｂ、７０ｃ 層間絶縁膜
７１、７１ａ、７１ｂ、７１ｃ スルーホール
７２、７２ａ、７２ｂ、７２ｃ 導電プラグ
７４ａ、７４ｂ 配線パターン
１００、１００ａ 下地
１０５ 配線形成領域
１０７ 配線非形成領域
１１０ 多層膜
１２０ バリア膜
１２１、１３１、１４１、１５１ 露出部分
１２２、１４２、１５２、１６２ エッチング残部
１３０ 配線膜
１３２ 配線（エッチング残部）
１４０ マスク膜
１５０ 反射防止膜
１６０ レジストマスク
１７０ 層間絶縁膜
１７１ スルーホール
１８０ 上層メタル配線
１８２ 窒化チタン（ＴｉＮ）膜
１８４ メタル膜

Claims (15)

  1. 下地を用意する工程と、
    前記下地上に、バリア膜、配線膜及びマスク膜が順次に積層された多層膜であって、前記バリア膜及びマスク膜が窒化チタン膜であり、前記配線膜がタングステン膜である当該多層膜を形成する工程と、
    前記マスク膜上に、配線形成領域を覆い、かつ配線非形成領域を露出するレジストマスクを形成する工程と、
    タングステンに対する窒化チタンのエッチング選択比が大きい第１のガスを用いたエッチングにより前記マスク膜のパターニングを行って、前記配線非形成領域の、前記マスク膜の部分を除去して、前記配線形成領域に前記マスク膜のエッチング残部を残存させる工程と、
    窒化チタンに対するタングステンのエッチング選択比が大きい第２のガスを用いたエッチングにより前記配線膜のパターニングを行って、前記配線非形成領域の、前記配線膜の部分を除去して、前記配線形成領域に前記配線膜のエッチング残部を残存させて配線を形成する工程と
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記第１のガスとして、塩素系ガスを用い、
    前記第２のガスとして、フッ素系ガスを用いる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１のガスとして、Ｃｌ２を含む塩素系ガスを用い、
    前記第２のガスとして、ＳＦ６を含むフッ素系ガスを用いる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記配線を形成した後、
    前記レジストマスクのエッチング残部を除去し、さらに前記配線上の前記マスク膜のエッチング残部及び前記配線非形成領域のバリア膜の部分をエッチングにより除去する工程
    を行うことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記マスク膜のエッチング残部及び前記配線非形成領域のバリア膜の部分のエッチングを、前記第１のガスを用いて行うことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記レジストマスクのエッチング残部、前記配線上の前記マスク膜のエッチング残部及び前記配線非形成領域のバリア膜の部分を除去した後、
    前記下地上に、前記配線を埋め込む層間絶縁膜を形成する工程と、
    前記層間絶縁膜に前記配線を露出するスルーホールを形成する工程と、
    前記スルーホールを導電体で埋め込むとともに、前記層間絶縁膜上に上層配線を形成する工程と
    を行うことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記マスク膜上に、レジストマスクを形成する工程に替えて、
    前記マスク膜上に、反射防止膜を塗布する工程と、
    該反射防止膜上に、レジストを塗布することによりレジスト膜を形成した後、フォトリソグラフィによりパターニングして、配線形成領域を覆い、かつ配線非形成領域を露出するレジストマスクを形成する工程と、
    フッ素系ガスを用いたエッチングにより前記反射防止膜のパターニングを行って、前記配線非形成領域の、前記反射防止膜の部分を除去して、前記配線形成領域に前記反射防止膜のエッチング残部を残存させる工程と
    を行うことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  8. 前記反射防止膜をパターニングするにあたり、ＣＨＦ３を含むフッ素系ガスを用いることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記反射防止膜をパターニングするにあたり、バイアス電力を３０〜５０Ｗとして反応性イオンエッチングを行うことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
  10. 前記反射防止膜をパターニングするにあたり、
    ＣＨＦ３を含むフッ素系ガスとして、さらにＣＦ４を含むガスを用い、及び
    前記ＣＨＦ３の流量を、前記ＣＦ４の流量の少なくとも６倍にする
    ことを特徴とする請求項７〜９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記配線を形成した後、
    前記レジストマスク及び反射防止膜のエッチング残部を除去し、さらに前記配線上の前記マスク膜のエッチング残部及び前記配線非形成領域のバリア膜の部分をエッチングにより除去する工程
    を行うことを特徴とする請求項７〜１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記マスク膜のエッチング残部及び前記配線非形成領域のバリア膜の部分のエッチングを、前記第１のガスを用いて行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記レジストマスク及び反射防止膜のエッチング残部、前記配線上の前記マスク膜のエッチング残部及び前記配線非形成領域のバリア膜の部分を除去した後、
    前記下地上に、前記配線を埋め込む層間絶縁膜を形成する工程と、
    前記層間絶縁膜に前記配線を露出するスルーホールを形成する工程と、
    前記スルーホールを導電体で埋め込むとともに、前記層間絶縁膜上に上層配線を形成する工程と
    を行うことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
  14. 前記配線の幅を最大でも１５０ｎｍとする
    ことを特徴とする請求項１〜１３のいずれか一項に記載の半導体装置の製造方法。
  15. 前記配線膜の厚みを３００〜４００ｎｍとする
    ことを特徴とする請求項１〜１４のいずれか一項に記載の半導体装置の製造方法。
JP2007111524A 2007-04-20 2007-04-20 半導体装置の製造方法 Pending JP2008270522A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007111524A JP2008270522A (ja) 2007-04-20 2007-04-20 半導体装置の製造方法
US12/078,086 US7704891B2 (en) 2007-04-20 2008-03-27 Method of producing semiconductor device
KR1020080030319A KR20080094560A (ko) 2007-04-20 2008-04-01 반도체 장치의 제조 방법
CNA2008100891439A CN101290906A (zh) 2007-04-20 2008-04-01 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007111524A JP2008270522A (ja) 2007-04-20 2007-04-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008270522A true JP2008270522A (ja) 2008-11-06

Family

ID=39872636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007111524A Pending JP2008270522A (ja) 2007-04-20 2007-04-20 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7704891B2 (ja)
JP (1) JP2008270522A (ja)
KR (1) KR20080094560A (ja)
CN (1) CN101290906A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228424A (ja) * 2010-04-19 2011-11-10 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP7427155B2 (ja) 2019-08-23 2024-02-05 東京エレクトロン株式会社 別の金属及び誘電体に対してチューニング可能な選択性を有するチタン含有材料層の非プラズマエッチング

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186120A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
JP2006032801A (ja) * 2004-07-20 2006-02-02 Nec Electronics Corp 半導体装置の製造方法
JP2006041364A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 配線の形成方法及び、電子デバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275625A (ja) 1993-03-23 1994-09-30 Matsushita Electric Ind Co Ltd 高融点金属を含む配線及びその形成方法
US6291361B1 (en) * 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186120A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
JP2006032801A (ja) * 2004-07-20 2006-02-02 Nec Electronics Corp 半導体装置の製造方法
JP2006041364A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 配線の形成方法及び、電子デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228424A (ja) * 2010-04-19 2011-11-10 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP7427155B2 (ja) 2019-08-23 2024-02-05 東京エレクトロン株式会社 別の金属及び誘電体に対してチューニング可能な選択性を有するチタン含有材料層の非プラズマエッチング

Also Published As

Publication number Publication date
KR20080094560A (ko) 2008-10-23
US7704891B2 (en) 2010-04-27
US20080261391A1 (en) 2008-10-23
CN101290906A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
JP2006005344A (ja) 半導体パターン形成方法
JP2006339584A (ja) 半導体装置およびその製造方法
JP2006179853A (ja) 半導体素子のキャパシタストレージノードの形成方法
KR100652791B1 (ko) 반도체소자 제조 방법
JP2006222208A (ja) 半導体装置の製造方法
JP2008270522A (ja) 半導体装置の製造方法
JP2006216964A (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US6586324B2 (en) Method of forming interconnects
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR100421280B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100539446B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
JP4768732B2 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
KR20050116490A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100291189B1 (ko) 반도체 장치 제조 방법
KR100685137B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
JP2007115889A (ja) 半導体装置の製造方法
JP2009088013A (ja) 半導体装置の製造方法
KR20050116483A (ko) 반도체소자의 콘택홀 형성 방법
KR20060029007A (ko) 반도체 소자 제조 방법
KR20050049003A (ko) 이중 개구부를 갖는 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113