JPH07221110A - 半導体装置の配線構造とその製造方法 - Google Patents
半導体装置の配線構造とその製造方法Info
- Publication number
- JPH07221110A JPH07221110A JP891994A JP891994A JPH07221110A JP H07221110 A JPH07221110 A JP H07221110A JP 891994 A JP891994 A JP 891994A JP 891994 A JP891994 A JP 891994A JP H07221110 A JPH07221110 A JP H07221110A
- Authority
- JP
- Japan
- Prior art keywords
- film
- side wall
- antireflection film
- etching
- main wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】本発明においては、主配線表面の反射防止膜を
第一にエッチングする。その後開口された反射防止膜側
面に、この反射防止膜より高く、主配線より低いエッチ
ングレ−トを持つ膜によりサイドウオ−ルを形成する。
そしてこのサイドウオ−ルをマスクとして用い、主配線
とバリアメタルのエッチングを行う。 【効果】本発明によれば、主配線層表面の反射防止膜の
側壁に、反射防止膜より大きいエッチングレ−トを持つ
サイドウオ−ルを形成し、さらにこのサイドウオ−ル
を、エッチングのマスクとして用いることで、エッチン
グによってできるオ−バ−ハングを抑制することがで
き、ボイドが発生せず素子の信頼性及び歩留まりの向上
が実現できる。
第一にエッチングする。その後開口された反射防止膜側
面に、この反射防止膜より高く、主配線より低いエッチ
ングレ−トを持つ膜によりサイドウオ−ルを形成する。
そしてこのサイドウオ−ルをマスクとして用い、主配線
とバリアメタルのエッチングを行う。 【効果】本発明によれば、主配線層表面の反射防止膜の
側壁に、反射防止膜より大きいエッチングレ−トを持つ
サイドウオ−ルを形成し、さらにこのサイドウオ−ル
を、エッチングのマスクとして用いることで、エッチン
グによってできるオ−バ−ハングを抑制することがで
き、ボイドが発生せず素子の信頼性及び歩留まりの向上
が実現できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に半導体
装置の配線構造とその製造方法に関する。
装置の配線構造とその製造方法に関する。
【０００２】
【従来の技術】近年のＬＳＩの高集積化に伴い配線の微
細化及び多層化が進んでいる。従来の製造方法を図３を
用いて説明する。図３（ａ）のように既にパタ−ニング
が行われた半導体基板（２１）には絶縁膜（２２）とＴ
ｉＮ及びＴｉから形成されるバリアメタル（２３）と主
配線であるＡｌ−Ｓｉ−Ｃｕ膜（２４）と反射防止膜
（２５）が積層に形成されている。この反射防止膜は、
露光時の露光ハレ−ションの発生を抑制するために形成
されている。この露光ハレ−ションは、ＰＥＰ工程時に
おいて主配線の表面の反射率の高さ故に、露光による光
が主配線表面で反射し、配線形成のためのレジストパタ
−ンの変形を引き起こす現象である。この主配線の表面
の反射率を低減するために、反射防止膜を形成し露光ハ
レ−ションを抑制することが行われている。
細化及び多層化が進んでいる。従来の製造方法を図３を
用いて説明する。図３（ａ）のように既にパタ−ニング
が行われた半導体基板（２１）には絶縁膜（２２）とＴ
ｉＮ及びＴｉから形成されるバリアメタル（２３）と主
配線であるＡｌ−Ｓｉ−Ｃｕ膜（２４）と反射防止膜
（２５）が積層に形成されている。この反射防止膜は、
露光時の露光ハレ−ションの発生を抑制するために形成
されている。この露光ハレ−ションは、ＰＥＰ工程時に
おいて主配線の表面の反射率の高さ故に、露光による光
が主配線表面で反射し、配線形成のためのレジストパタ
−ンの変形を引き起こす現象である。この主配線の表面
の反射率を低減するために、反射防止膜を形成し露光ハ
レ−ションを抑制することが行われている。
【０００３】図３（ｂ）に示すように、この反射防止膜
（２５）と主配線であるＡｌ−Ｓｉ−Ｃｕ膜（２４）を
所望のパタ−ンに形成する場合、レジストを塗布し、異
方性エッチングによって、反射防止膜、主配線及びバリ
アメタルを連続でエッチングする。しかしこの際、オ−
バ−ハング形状（２６）が反射防止膜と主配線の層間に
形成される問題点がある。このオ−バ−ハングは、反射
防止膜と主配線のサイドエッチングレ−トが異なるため
に発生すると考えられる。しかしこの２種類の膜のサイ
ドエッチングレ−トを、完全に一致させるのは現状では
困難である。従って、反射防止膜と主配線膜との間での
オ−バ−ハング形状の発生を抑制できずにいるのが現状
である。
（２５）と主配線であるＡｌ−Ｓｉ−Ｃｕ膜（２４）を
所望のパタ−ンに形成する場合、レジストを塗布し、異
方性エッチングによって、反射防止膜、主配線及びバリ
アメタルを連続でエッチングする。しかしこの際、オ−
バ−ハング形状（２６）が反射防止膜と主配線の層間に
形成される問題点がある。このオ−バ−ハングは、反射
防止膜と主配線のサイドエッチングレ−トが異なるため
に発生すると考えられる。しかしこの２種類の膜のサイ
ドエッチングレ−トを、完全に一致させるのは現状では
困難である。従って、反射防止膜と主配線膜との間での
オ−バ−ハング形状の発生を抑制できずにいるのが現状
である。
【０００４】図３（ｃ）のようにこのオ−バ−ハング形
状は、その後の層間絶縁膜形成工程にて絶縁膜（２７）
のステップカバレッジの劣化に影響し、この結果狭い配
線スペ−スにボイド（２８）が発生する原因となる。こ
のボイドは、配線やデバイスの信頼性の低下につなが
る。よってその原因である反射防止膜のオ−バ−ハング
の抑制が、求められている。
状は、その後の層間絶縁膜形成工程にて絶縁膜（２７）
のステップカバレッジの劣化に影響し、この結果狭い配
線スペ−スにボイド（２８）が発生する原因となる。こ
のボイドは、配線やデバイスの信頼性の低下につなが
る。よってその原因である反射防止膜のオ−バ−ハング
の抑制が、求められている。
【０００５】
【発明が解決しようとする課題】このように従来の多層
配線工程においては、主配線の表面の露光ハレ−ション
を抑制するために、配線表面に反射防止膜を形成する技
術が用いられている。しかし、この反射防止膜と主配線
をＲＩＥ法でそれぞれパタ−ニングする際に、この二つ
の膜のエッチングレ−トの違いにより、オ−バ−ハング
形状が形成されるという問題点がある。このオ−バ−ハ
ング形状は、その後の層間絶縁膜形成工程にて、絶縁膜
のステップカバレッジの劣化に影響し、配線間にボイド
が発生する原因となる。
配線工程においては、主配線の表面の露光ハレ−ション
を抑制するために、配線表面に反射防止膜を形成する技
術が用いられている。しかし、この反射防止膜と主配線
をＲＩＥ法でそれぞれパタ−ニングする際に、この二つ
の膜のエッチングレ−トの違いにより、オ−バ−ハング
形状が形成されるという問題点がある。このオ−バ−ハ
ング形状は、その後の層間絶縁膜形成工程にて、絶縁膜
のステップカバレッジの劣化に影響し、配線間にボイド
が発生する原因となる。
【０００６】本発明は以上の問題点を解決するもので、
反射防止膜のオ−バ−ハングを抑止するため、この反射
防止膜にサイドウオ−ルを形成する。さらにこのサイド
ウオ−ルをマスクに用い、この下層の主配線とバリアメ
タルをパタ−ニングすることによりオ−バ−ハング形状
を抑制し、後の絶縁膜形成工程におけるステップカバレ
ッジを改善しボイドの発生を抑え、素子の信頼性及び歩
留まりの向上を実現することを目的とする。
反射防止膜のオ−バ−ハングを抑止するため、この反射
防止膜にサイドウオ−ルを形成する。さらにこのサイド
ウオ−ルをマスクに用い、この下層の主配線とバリアメ
タルをパタ−ニングすることによりオ−バ−ハング形状
を抑制し、後の絶縁膜形成工程におけるステップカバレ
ッジを改善しボイドの発生を抑え、素子の信頼性及び歩
留まりの向上を実現することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明においては、主配線表面の反射防止膜を第一に
エッチングする。その後開口された反射防止膜側面に、
この反射防止膜より高く、主配線より低いエッチングレ
−トを持つ膜を形成し、これをエッチバックすることに
よりサイドウオ−ルを形成する。そしてこのサイドウオ
−ルをマスクとして用い、主配線とバリアメタルのエッ
チングを行う。これにより従来の製造方法によって形成
されていたオ−バ−ハングを抑制する。これにより、後
の絶縁膜形成工程におけるステップカバレッジが改善さ
れ、ボイドの発生を抑えることが可能となる。
に本発明においては、主配線表面の反射防止膜を第一に
エッチングする。その後開口された反射防止膜側面に、
この反射防止膜より高く、主配線より低いエッチングレ
−トを持つ膜を形成し、これをエッチバックすることに
よりサイドウオ−ルを形成する。そしてこのサイドウオ
−ルをマスクとして用い、主配線とバリアメタルのエッ
チングを行う。これにより従来の製造方法によって形成
されていたオ−バ−ハングを抑制する。これにより、後
の絶縁膜形成工程におけるステップカバレッジが改善さ
れ、ボイドの発生を抑えることが可能となる。
【０００８】
【作用】本発明によれば主配線表面の反射防止膜の側壁
に、反射防止膜より高く主配線より低いエッチングレ−
トを持つサイドウオ−ルを形成し、さらにこのサイドウ
オ−ルと反射防止膜を、主配線のエッチングにおいてマ
スクとして用いることにより、反射防止膜でのオ−バ−
ハングを抑制することができる。また、サイドウオ−ル
の表面が上に凸の形状となるので後の層間絶縁膜の形成
において、この層間絶縁膜のステップカバレッジの向上
も期待できる。さらに、このオ−バ−ハング形状を抑制
することにより、層間絶縁膜形成時においてボイドの発
生を抑制することができ、この結果、素子の信頼性及び
歩留まりの向上が実現できる。
に、反射防止膜より高く主配線より低いエッチングレ−
トを持つサイドウオ−ルを形成し、さらにこのサイドウ
オ−ルと反射防止膜を、主配線のエッチングにおいてマ
スクとして用いることにより、反射防止膜でのオ−バ−
ハングを抑制することができる。また、サイドウオ−ル
の表面が上に凸の形状となるので後の層間絶縁膜の形成
において、この層間絶縁膜のステップカバレッジの向上
も期待できる。さらに、このオ−バ−ハング形状を抑制
することにより、層間絶縁膜形成時においてボイドの発
生を抑制することができ、この結果、素子の信頼性及び
歩留まりの向上が実現できる。
【０００９】
【実施例】本発明の実施例について図１の断面図に沿っ
て説明する。まず図１（ａ）に示すように各素子層が形
成されているシリコン基板（１）上に、第一の絶縁膜
（２）をＣＶＤ（Chemical Vapour Deposition）法によ
り1000nm堆積する。この第一の絶縁膜には、図示せぬコ
ンタクト孔が形成されている。この後バリアメタル
（３）であるＴｉＮを70nm及びＴｉを20nmそれぞれスパ
ッタ法により成膜する。次に第一の配線膜であるＡｌ−
Ｓｉ−Ｃｕ膜（４）を1000nm、及びこの表面に第一の配
線膜の反射防止膜であるカ−ボン膜（５）を50nmそれぞ
れスパッタ法により堆積する。この反射防止膜上に配線
パタ−ンを形成するためのフォトレジスト（６）をＰＥ
Ｐ法により形成する。
て説明する。まず図１（ａ）に示すように各素子層が形
成されているシリコン基板（１）上に、第一の絶縁膜
（２）をＣＶＤ（Chemical Vapour Deposition）法によ
り1000nm堆積する。この第一の絶縁膜には、図示せぬコ
ンタクト孔が形成されている。この後バリアメタル
（３）であるＴｉＮを70nm及びＴｉを20nmそれぞれスパ
ッタ法により成膜する。次に第一の配線膜であるＡｌ−
Ｓｉ−Ｃｕ膜（４）を1000nm、及びこの表面に第一の配
線膜の反射防止膜であるカ−ボン膜（５）を50nmそれぞ
れスパッタ法により堆積する。この反射防止膜上に配線
パタ−ンを形成するためのフォトレジスト（６）をＰＥ
Ｐ法により形成する。
【００１０】続いて図１（ｂ）に示すように、フォトレ
ジストをマスクとしてＲＩＥ（Re-active Ion Etching
）法により反射防止膜（５）に対して選択的にエッチ
ングを行う。ここでのエッチングはＣｌ2 、Ｈｅ、ＣＣ
ｌ4 、ＢＣｌ3 の混合ガスを用いた異方性ドライエッチ
ングにより行う。この反射防止膜に対するエッチングに
ついては、後のエッチングによって形成される主配線の
横方向の幅と同様に形成する。
ジストをマスクとしてＲＩＥ（Re-active Ion Etching
）法により反射防止膜（５）に対して選択的にエッチ
ングを行う。ここでのエッチングはＣｌ2 、Ｈｅ、ＣＣ
ｌ4 、ＢＣｌ3 の混合ガスを用いた異方性ドライエッチ
ングにより行う。この反射防止膜に対するエッチングに
ついては、後のエッチングによって形成される主配線の
横方向の幅と同様に形成する。
【００１１】続いて図１（ｃ）に示すように、フォトレ
ジスト（６）を剥離しＣＶＤ法によりサイドウオ−ル用
膜であるシリコン酸化膜（７）を60nm堆積する。このサ
イドウオ−ル用膜を堆積するのは、後の工程でサイドウ
オ−ルを形成するためのものである。堆積する厚さは反
射防止膜と同程度もしくはそれ以上の厚さで堆積するの
が望ましい。
ジスト（６）を剥離しＣＶＤ法によりサイドウオ−ル用
膜であるシリコン酸化膜（７）を60nm堆積する。このサ
イドウオ−ル用膜を堆積するのは、後の工程でサイドウ
オ−ルを形成するためのものである。堆積する厚さは反
射防止膜と同程度もしくはそれ以上の厚さで堆積するの
が望ましい。
【００１２】続いて図１（ｄ）に示すように、ＣＦ4 と
Ｏ2 またはＣ2 Ｆ6 とＯ2 等のフレオン系ガスとＯ2 の
混合ガスを用いた異方性ドライエッチングを用い、ＲＩ
Ｅ法にてサイドウオ−ル用膜（７）を全面エッチバック
して、反射防止膜であるカ−ボン膜（５）のパタ−ン側
壁にサイドウオ−ル（８）を形成する。このサイドウオ
−ルの形状は、サイドウオ−ル用膜を異方性ドライエッ
チングによってエッチバックするので、反射絶縁膜側面
と主配線の表面に、およそ四分円となるように形成され
る。
Ｏ2 またはＣ2 Ｆ6 とＯ2 等のフレオン系ガスとＯ2 の
混合ガスを用いた異方性ドライエッチングを用い、ＲＩ
Ｅ法にてサイドウオ−ル用膜（７）を全面エッチバック
して、反射防止膜であるカ−ボン膜（５）のパタ−ン側
壁にサイドウオ−ル（８）を形成する。このサイドウオ
−ルの形状は、サイドウオ−ル用膜を異方性ドライエッ
チングによってエッチバックするので、反射絶縁膜側面
と主配線の表面に、およそ四分円となるように形成され
る。
【００１３】続いて図１（ｅ）に示すように、反射防止
膜（５）及びサイドウオ−ル（８）をマスクとして、Ｃ
ｌ2 、Ｈｅ、ＣＣｌ4 、ＢＣｌ3 の混合ガスを用いた異
方性ドライエッチングを用い、ＲＩＥ法によりＡｌ−Ｓ
ｉ−Ｃｕ膜（４）及びバリアメタル（３）をエッチング
する。
膜（５）及びサイドウオ−ル（８）をマスクとして、Ｃ
ｌ2 、Ｈｅ、ＣＣｌ4 、ＢＣｌ3 の混合ガスを用いた異
方性ドライエッチングを用い、ＲＩＥ法によりＡｌ−Ｓ
ｉ−Ｃｕ膜（４）及びバリアメタル（３）をエッチング
する。
【００１４】シリコン酸化膜によって形成されているサ
イドウオ−ルは、従来マスクとして用いていたカ−ボン
に比べエッチングレ−トが高い。本実施例で用いるエッ
チングガスに対しては、500A／分程度である。また、主
配線であるＡｌ−Ｓｉ−Ｃｕ膜のエッチングレ−トは50
00A ／分程度である。この工程において、主配線とバリ
アメタルのエッチングを行っている際には、サイドウオ
−ルもその横方向がエッチングされる。ここで主配線と
サイドウオ−ルの横方向のエッチング量が同程度、もし
くはサイドウオ−ルのエッチングレ−トが主配線を上回
っており、サイドウオ−ルが完全にエッチングされる前
に主配線のエッチングを完了すれば、オ−バ−ハング形
状が抑制できる。従来のように反射防止膜であるカ−ボ
ンをマスクに主配線のエッチングを行う場合では、反射
防止膜の横方向のエッチング量が主配線の横方向のエッ
チング量に対し大きいので、オ−バ−ハング形状が形成
されていた。
イドウオ−ルは、従来マスクとして用いていたカ−ボン
に比べエッチングレ−トが高い。本実施例で用いるエッ
チングガスに対しては、500A／分程度である。また、主
配線であるＡｌ−Ｓｉ−Ｃｕ膜のエッチングレ−トは50
00A ／分程度である。この工程において、主配線とバリ
アメタルのエッチングを行っている際には、サイドウオ
−ルもその横方向がエッチングされる。ここで主配線と
サイドウオ−ルの横方向のエッチング量が同程度、もし
くはサイドウオ−ルのエッチングレ−トが主配線を上回
っており、サイドウオ−ルが完全にエッチングされる前
に主配線のエッチングを完了すれば、オ−バ−ハング形
状が抑制できる。従来のように反射防止膜であるカ−ボ
ンをマスクに主配線のエッチングを行う場合では、反射
防止膜の横方向のエッチング量が主配線の横方向のエッ
チング量に対し大きいので、オ−バ−ハング形状が形成
されていた。
【００１５】しかし本発明における実施例では、反射防
止膜の側面にシリコン酸化膜によるサイドウオ−ルを形
成することにより、主配線のエッチング時にサイドウオ
−ルの横方向もエッチングされて行くためオ−バ−ハン
グ形状が抑制できる。よって主配線のエッチング量とサ
イドウオ−ルの横方向のエッチング量の関係より、サイ
ドウオ−ルの形成物質や形成幅を決定し、エッチングを
行えばオ−バ−ハング形状が抑制できる。本実施例では
主配線であるバリアメタルのパタ−ニングが完了した時
点で、反射防止膜側壁のサイドウオ−ルは僅かに残る程
度の形状となるが、このサイドウオ−ルの働きによりオ
−バ−ハング形状は形成されることがなくなる。
止膜の側面にシリコン酸化膜によるサイドウオ−ルを形
成することにより、主配線のエッチング時にサイドウオ
−ルの横方向もエッチングされて行くためオ−バ−ハン
グ形状が抑制できる。よって主配線のエッチング量とサ
イドウオ−ルの横方向のエッチング量の関係より、サイ
ドウオ−ルの形成物質や形成幅を決定し、エッチングを
行えばオ−バ−ハング形状が抑制できる。本実施例では
主配線であるバリアメタルのパタ−ニングが完了した時
点で、反射防止膜側壁のサイドウオ−ルは僅かに残る程
度の形状となるが、このサイドウオ−ルの働きによりオ
−バ−ハング形状は形成されることがなくなる。
【００１６】以上により、上から反射防止膜であるカ−
ボン膜（５）、主配線であるＡｌ−Ｓｉ−Ｃｕ膜
（４）、バリアメタル（３）の三層構造からなる第一の
配線パタ−ンが形成される。続いて図１（ｆ）に示すよ
うに、この後ＣＶＤ法により全面に第二の絶縁膜（９）
を1200nm堆積し、配線構造が完成する。
ボン膜（５）、主配線であるＡｌ−Ｓｉ−Ｃｕ膜
（４）、バリアメタル（３）の三層構造からなる第一の
配線パタ−ンが形成される。続いて図１（ｆ）に示すよ
うに、この後ＣＶＤ法により全面に第二の絶縁膜（９）
を1200nm堆積し、配線構造が完成する。
【００１７】反射防止膜は従来用いられているカ−ボン
の他に、ＴｉＮやＷＮ等、露光による光の反射率が低い
物質を用いることができる。本発明の実施例では、図１
（ｆ）のような配線構造に、さらにこの上部表面より二
層、三層と積層に配線構造を形成することができる。こ
の説明図を図２に示す。この場合、反射防止膜を導電性
の物質にしておくことにより、バリアメタルを形成する
工程を省略することができる。またこの場合は、第二の
絶縁膜をエッチングし積層構造が形成されるので、サイ
ドウオ−ルが、積層構造の形成に影響を及ぼすことはな
い。
の他に、ＴｉＮやＷＮ等、露光による光の反射率が低い
物質を用いることができる。本発明の実施例では、図１
（ｆ）のような配線構造に、さらにこの上部表面より二
層、三層と積層に配線構造を形成することができる。こ
の説明図を図２に示す。この場合、反射防止膜を導電性
の物質にしておくことにより、バリアメタルを形成する
工程を省略することができる。またこの場合は、第二の
絶縁膜をエッチングし積層構造が形成されるので、サイ
ドウオ−ルが、積層構造の形成に影響を及ぼすことはな
い。
【００１８】また、サイドウオ−ルの形成のためにサイ
ドウオ−ル用膜を堆積するが、これはシリコン窒化膜を
用いてもよい。さらに絶縁膜である必要はなく、例え
ば、ポリシリコン、アモルファスシリコン等導電性の物
質でもよく、反射防止膜より高いエッチングレ−トを持
つ材質のものであれば、本発明の効果がある。以上本発
明は、その趣旨を逸脱しない範囲で種々の実施が可能で
ある。
ドウオ−ル用膜を堆積するが、これはシリコン窒化膜を
用いてもよい。さらに絶縁膜である必要はなく、例え
ば、ポリシリコン、アモルファスシリコン等導電性の物
質でもよく、反射防止膜より高いエッチングレ−トを持
つ材質のものであれば、本発明の効果がある。以上本発
明は、その趣旨を逸脱しない範囲で種々の実施が可能で
ある。
【００１９】
【発明の効果】以上記述したように、本発明によれば主
配線層表面の反射防止膜の側壁に、反射防止膜より大き
いエッチングレ−トを持つサイドウオ−ルを形成し、さ
らにこのサイドウオ−ルを、エッチングのマスクとして
用いることで、エッチングによってできるオ−バ−ハン
グを抑制することができ、ボイドが発生せず素子の信頼
性及び歩留まりの向上が実現できる。
配線層表面の反射防止膜の側壁に、反射防止膜より大き
いエッチングレ−トを持つサイドウオ−ルを形成し、さ
らにこのサイドウオ−ルを、エッチングのマスクとして
用いることで、エッチングによってできるオ−バ−ハン
グを抑制することができ、ボイドが発生せず素子の信頼
性及び歩留まりの向上が実現できる。
【図１】本発明の実施例の製造工程を説明する断面図。
【図２】本発明の実施例を説明する配線構造の断面図。
【図３】従来の製造工程を説明する断面図。
１ シリコン基板 ２ 第一の絶縁膜 ３、２３ バリアメタル（ＴｉＮ及びＴｉ） ４、２４ 主配線（Ａｌ−Ｓｉ−Ｃｕ膜） ５、２５ 反射防止膜 ６ フォトレジスト ７ サイドウオ−ル用膜 ８ サイドウオ−ル ９ 第二の絶縁膜 ２１ 半導体基板 ２２ 絶縁膜 ２６ オ−バ−ハング形状 ２７ 絶縁膜 ２８ ボイド
Claims (6)
- 【請求項１】 半導体基板上に形成された主配線と、 この主配線の上部表面の所定の部分を残して形成された
反射防止膜と、 この反射防止膜の側面と前記主配線の上部表面の反射防
止膜の形成されていない所定の部分を覆うように形成さ
れたサイドウオ−ルと、 前記主配線と前記反射防止膜と前記サイドウオ−ルの露
出している表面に形成された絶縁膜とを具備することを
特徴とする半導体装置の配線構造。 - 【請求項２】 請求項１記載の半導体装置の配線構造に
おいて、 前記主配線が半導体基板上に少なくても二つ以上形成さ
れ前記絶縁膜が前記主配線間の半導体基板上に堆積され
ることを特徴とする半導体装置の配線構造。 - 【請求項３】 請求項１記載の半導体装置の配線構造に
おいて、 前記反射防止膜が導電性の物質で形成されていることを
特徴とする半導体装置の配線構造。 - 【請求項４】 請求項１記載の半導体装置の配線構造に
おいて、 前記サイドウオ−ルのエッチングレ−トが前記反射防止
膜より高く前記主配線より低いことを特徴とする半導体
装置の配線構造。 - 【請求項５】 半導体基板上に主配線膜を形成する工程
と、 前記主配線膜表面上に反射防止膜を形成する工程と、 前記反射防止膜を第一のエッチングにてパタ−ニングす
る工程と、 前記第一のエッチングにより露出した前記主配線膜の表
面と前記反射防止膜の表面にサイドウオ−ル用膜を堆積
する工程と、 第二のエッチングにより前記サイドウオ−ル用膜をエッ
チングし、前記反射防止膜のパタ−ンの側面にサイドウ
オ−ルを形成する工程と、 前記サイドウオ−ルと前記反射防止膜をマスクとして前
記主配線層を第三のエッチングによりパタ−ニングする
工程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 前記サイドウオ−ル用膜を、前記反射防止膜と同等また
はそれ以上の厚さに堆積することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP891994A JPH07221110A (ja) | 1994-01-31 | 1994-01-31 | 半導体装置の配線構造とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP891994A JPH07221110A (ja) | 1994-01-31 | 1994-01-31 | 半導体装置の配線構造とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221110A true JPH07221110A (ja) | 1995-08-18 |
Family
ID=11706073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP891994A Pending JPH07221110A (ja) | 1994-01-31 | 1994-01-31 | 半導体装置の配線構造とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221110A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128587A (ja) * | 2004-10-29 | 2006-05-18 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| KR100744089B1 (ko) * | 2005-12-28 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| CN100416817C (zh) * | 2000-09-07 | 2008-09-03 | 株式会社东芝 | 半导体装置及其制造方法 |
-
1994
- 1994-01-31 JP JP891994A patent/JPH07221110A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416817C (zh) * | 2000-09-07 | 2008-09-03 | 株式会社东芝 | 半导体装置及其制造方法 |
| JP2006128587A (ja) * | 2004-10-29 | 2006-05-18 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| KR100744089B1 (ko) * | 2005-12-28 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482279B2 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
| KR100267106B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| US6495452B1 (en) | Method to reduce capacitance for copper interconnect structures | |
| JPH07101708B2 (ja) | 半導体装置の層間接続方法 | |
| JP2000188330A (ja) | デュアルダマシン配線の形成方法 | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| US6465346B2 (en) | Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask | |
| JPH07201986A (ja) | 半導体装置の製造方法 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| US6033986A (en) | Semiconductor device having an anti- reflective film on an interconnect line and a method for manufacturing the same | |
| JP2932488B2 (ja) | ドライエッチング方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| US7776707B2 (en) | Method for manufacturing dielectric memory | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| JPH1187507A (ja) | 半導体装置およびその製造方法 | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JP2008270522A (ja) | 半導体装置の製造方法 | |
| US7119014B2 (en) | Method for fabricating a semiconductor device having a tapered-mesa side-wall film | |
| JPH04102331A (ja) | 半導体装置の製造方法 | |
| KR100279047B1 (ko) | 반도체 장치의 층간 접촉구 형성 방법 | |
| JPH11176805A (ja) | 半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 |