JP2007027234A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 接続孔での接続信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、第１の絶縁膜１０上に配線２０を形成する工程と、第１の絶縁膜１０上及び配線２０上に、第２の絶縁膜３０を形成する工程と、第２の絶縁膜３０に、配線２０上に位置する接続孔３０ａを形成する工程と、接続孔３０ａの底に位置する配線２０をスパッタリングすることにより、接続孔３０ａの側面に被覆膜３１を形成する工程と、第２の絶縁膜３０上及び被覆膜３１上にバリア膜４１を形成する工程と、接続孔３０ａに導電膜４２を埋め込む工程とを具備する。
【選択図】 図１

Description

本発明は、接続孔を用いて上下の配線層が接続された半導体装置及びその製造方法に関する。特に本発明は、接続孔での配線信頼性を向上させることができる半導体装置及びその製造方法に関する。

図４の各図は、従来の半導体装置の製造方法を説明する為の断面図である。本例によって製造される半導体装置は、タングステンプラグを用いて上下の配線が接続される。

まず、図４（Ａ）に示すように、絶縁膜１１０上に第１の配線１２０を形成する。第１の配線１２０は、バリア膜１２１、Ａｌ合金膜１２２、及び反射防止膜１２３をこの順に積層した構造である。反射防止膜１２３は、Ｔｉ膜及びＴｉＮ膜をこの順に積層した構造である。次いで、絶縁膜１１０上及び第１の配線１２０上に、酸化シリコンを主成分とする層間絶縁膜１３０を形成する。次いで、層間絶縁膜１３０の表層を平坦化し、さらに層間絶縁膜１３０に、第１の配線１２０上に位置する接続孔１３０ａを形成する。

上記した工程において、接続孔１３０ａの底部に位置する反射防止膜１２３の表面に、エッチング残渣物が残存する。また、大気曝露によって、反射防止膜１２３の表面に酸化物層が形成される。そこで、接続孔１３０ａの底面で露出している第１の配線１２０を、Ａｒプラズマを用いてスパッタリングする。これにより、反射防止膜１２３の表面に残存する残渣物、及び酸化物層が除去される。除去された残渣及び酸化物層は、接続孔１３０ａの側壁に島状の酸化物１３１として付着する。

次いで、層間絶縁膜１３０上、並びに接続孔１３０ａの側壁及び底面に、ＴｉＮ膜からなるバリア膜１４１を形成する。接続孔１３０ａの側壁には島状の酸化物１３１が付着しているため、酸化物１３１の周囲でバリア膜１４１のカバレッジが低下することがある。

次いで、図４（Ｂ）に示すように、バリア膜１４１上及び接続孔１３０ａ中に、タングステン膜１４２をＣＶＤ法により形成する。原料ガスにはフッ化タングステン（ＷＦ_６）が用いられる。接続孔１３０ａの側壁でバリア膜１４１のカバレッジが悪く、層間絶縁膜１３０が部分的に露出している場合、この露出部１３０ｂではタングステン膜１４２と層間絶縁膜１３０とが直に接する。しかし、これら２つの膜の密着性が悪いため、タングステン膜１４２と層間絶縁膜１３０の間には、露出部１３０ｂ上に位置する空隙１３０ｃが形成される。

次いで、図４（Ｃ）に示すように、層間絶縁膜１３０上に位置するタングステン膜１４２及びバリア膜１４１を除去する。これにより、接続孔１３０ａにはタングステンプラグ１４０が埋め込まれる。次いで、層間絶縁膜１３０上に、タングステンプラグ１４０上に位置する第２の配線１５０が形成される。第２の配線１５０は、バリア膜１５１、ＡｌＣｕ合金膜１５２及び反射防止膜１２３をこの順に積層した構造である（例えば特許文献１参照）。
特開平９−２８３６２４号公報（第２段落）

上記したように、接続孔の側壁に島状の酸化物が付着すると、接続孔に導電体（例えばタングステンプラグ）を埋め込む工程で、接続孔の側壁と導電体の間に部分的な空隙が形成されることがある。この場合、接続孔での接続信頼性（例えばストレスマイグレーション特性又はエレクトロマイグレーション特性）が低下する。
また、接続孔の側壁に島状の酸化物が付着していると、バリア膜が接続孔の側壁から剥離し、接続孔での配線信頼性（例えばストレスマイグレーション特性又はエレクトロマイグレーション特性）が低下することがある。

本発明は上記のような事情を考慮してなされたものであり、その目的は、接続孔での接続信頼性を向上させることができる半導体装置及びその製造方法を提供することにある。

上記課題を解決するため、本発明に係る半導体装置は、第１の絶縁膜上に形成された配線と、
前記第１の絶縁膜上及び前記配線上に形成された第２の絶縁膜と、
前記第２の絶縁膜に形成され、前記配線上に位置する接続孔と、
前記接続孔の側壁を覆い、前記接続孔の底に位置する前記配線をスパッタリングすることにより形成されている被覆膜と、
前記被覆膜上及び前記接続孔の底面に設けられたバリア膜と、
前記接続孔の中に埋め込まれた導電体とを具備する。

この半導体装置によれば、前記接続孔の側壁は前記被覆膜で覆われているため、前記バリア膜は前記接続孔の側壁に連続して形成される。従って、前記導電体を埋め込む工程で、前記接続孔の側壁と前記導電体の間に空隙が形成されることを抑制できる。このため、前記接続孔での接続信頼性が向上する。

前記配線は、Ａｌ合金膜、Ｔｉ膜及びＴｉＮ膜をこの順に積層した構造である場合、前記被覆膜は前記ＴｉＮ膜をスパッタリングすることにより形成されている。また、前記接続孔の底に位置している前記配線が、Ａｌ合金膜及びＴｉ膜をこの順に積層した構造を有している場合、前記覆膜は、前記Ｔｉ膜及び前記Ａｌ合金膜をスパッタリングすることにより形成されている。また、前記配線が、Ａｌ合金膜、Ｔｉ膜及びＴｉＮ膜をこの順に積層した構造を有している場合、前記被覆膜は、前記ＴｉＮ膜及び前記Ｔｉ膜をスパッタリングすることにより形成されている。前記接続孔の底に位置している前記配線の上面にＡｌ合金膜が露出している場合、前記被覆膜は前記Ａｌ合金膜をスパッタリングすることにより形成されている。

本発明に係る半導体装置は、第１の絶縁膜上に形成された配線と、
前記第１の絶縁膜上及び前記配線上に形成された第２の絶縁膜と、
前記第２の絶縁膜に形成され、前記配線上に位置する接続孔と、
前記接続孔の側壁を覆い、下から上に行くにつれて薄くなる被覆膜と、
前記被覆膜上及び前記接続孔の底面に設けられたバリア膜と、
前記接続孔の中に埋め込まれた導電体とを具備する。

この半導体装置において、前記被覆膜にはＴｉ及びＯが含まれている場合、若しくはＡｌ及びＯが含まれている場合がある。

上記した半導体装置それぞれにおいて、前記被覆膜は、前記接続孔のうち、下側の２／３以上の領域を覆っており、前記被覆膜が形成されていない前記接続孔の側壁は、前記バリア膜で覆われていてもよい。

本発明に係る半導体装置の製造方法は、第１の絶縁膜上に配線を形成する工程と、
前記第１の絶縁膜上及び前記配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔の底に位置する前記配線をスパッタリングすることにより、前記接続孔の側面に被覆膜を形成する工程と、
前記第２の絶縁膜上及び前記被覆膜上にバリア膜を形成する工程と、
前記接続孔に導電膜を埋め込む工程とを具備する。

前記導電膜を埋め込む工程は、前記接続孔中及び前記第２の絶縁膜上に、前記導電膜をＣＶＤ法により形成する工程と、前記第２の絶縁膜上に位置する前記導電膜を除去する工程とを具備してもよい。
前記第２の絶縁膜は例えば酸化シリコン膜であり、前記導電膜は例えばタングステン膜である。この場合、タングステン膜を形成するための原料ガスには、フッ化タングステンが含まれる。

発明を実施するための形態

以下、図面を参照して本発明の実施形態について説明する。図１及び図２の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本方法は、第１の配線と、第１の配線の上方に位置する第２の配線とをタングステンプラグで接続する方法である。

まず、図１（Ａ）に示すように、シリコン基板（図示せず）上又はその情報に、絶縁膜１０を形成する。絶縁膜１０は、例えば層間絶縁膜である。次いで、絶縁膜１０上にバリア膜２１、ＡｌＣｕ合金膜２２、及び反射防止膜２３をこの順に積層する。バリア膜２１は、ＴｉＮ膜により形成されており、反射防止膜２３は、Ｔｉ膜及びＴｉＮ膜をこの順に積層したものである。それぞれの層において、ＴｉＮ膜は反応性スパッタリング法により形成され、Ｔｉ膜はスパッタリング法により形成される。また、ＡｌＣｕ合金膜２２もスパッタリング法により形成される。なお、反射防止膜２３が有するＴｉＮ膜の厚さは、例えば２０ｎｍ以上１５０ｎｍ以下である。

次いで、反射防止膜２３上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜２３上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、反射防止膜２３、ＡｌＣｕ合金膜２２及びバリア膜２１をエッチングする。これにより、絶縁膜１０上には、第１の配線２０が形成される。その後、レジストパターンを除去する。

次いで、絶縁膜１０上及び第１の配線２０上に、酸化シリコンを主成分とする層間絶縁膜３０を、ＣＶＤ法を用いて形成する。次いで、層間絶縁膜３０の表面をＣＭＰ法により平坦化する。第１の配線２０上に位置する層間絶縁膜３０の厚さは、例えば４００ｎｍ以上１２００ｎｍ以下である。

次いで、層間絶縁膜３０上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜３０上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜３０をエッチングする。これにより、層間絶縁膜３０には、第１の配線２０上に位置する接続孔３０ａが形成される。接続孔３０ａの直径は、例えば１００ｎｍ以上５００ｎｍ以下である。

その後、レジストパターンを除去する。このレジストパターンの除去工程等において、第１の配線２０が有する反射防止膜２３の表面は酸化し、高抵抗化する。

次いで、図１（Ｂ）に示すように、ＡｒをＩＣＰ法によって励起してプラズマ化し、このプラズマに接続孔３０ａを晒す。プラズマ生成のための入力エネルギーは例えば５００Ｗであり、ガス圧力は例えば０．７ｍＴｏｒｒである。また、絶縁膜１０等が形成されたシリコン基板は、プラズマ以外からは加熱されない。これにより、接続孔３０ａの底部に位置する第１の配線２０の反射防止膜２３は、表面がスパッタリングされ、凹部２３ａが形成される。これにより、反射防止膜２３の表面に形成された高抵抗層は除去される。

また、反射防止膜２３のスパッタリングは、凹部２３ａの深さが例えば１ｎｍ以上２０ｎｍ以下になるまで行われる。このため、スパッタリングされた物が、被覆膜３１として接続孔３０ａの側壁に付着する。被覆膜３１は、下から上に行くにつれて厚さが薄くなる。本実施例では接続孔３０ａの側壁全面に被覆膜３１が形成されるが、側壁のうち下から２／３以上の部分に被覆膜３１が形成されればよい。被覆膜３１の厚さは、接続孔３０ａの中央部分で例えば１ｎｍ以上２ｎｍ以下であるのが好ましい。なお、被覆膜３１は、Ｔｉ、Ｏ及びＮを含んでいる。

次いで、図１（Ｃ）に示すように、層間絶縁膜３０上及び接続孔３０ａ内にバリア膜４１を形成する。バリア膜４１は例えばＴｉＮ膜であり、反応性スパッタリング法により形成される。接続孔３０ａの側壁には、従来のように島状の酸化物ではなく被覆膜３１が形成されているため、バリア膜４１は接続孔３０ａの側壁全面に連続的に形成される。従って、バリア膜４１のカバレッジが従来と比べて良くなる。なお、接続孔３０ａの側壁の上部に被覆膜３１が形成されていない場合、接続孔３０ａの上部では、側壁上に直接バリア膜４１が形成される。

次いで、バリア膜４１上及び接続孔３０ａ内に、タングステン膜４２をＣＶＤ法により形成する。原料ガスにはフッ化タングステン（ＷＦ_６）が用いられる。上記したように、バリア膜４１のカバレッジが従来と比べて良い。従って、層間絶縁膜３０が直接タングステン膜４２と接する領域が無いため、タングステン膜４２と層間絶縁膜３０の間に空隙が形成されることが抑制される。

その後、図２（Ａ）に示すように、層間絶縁膜３０上に位置するバリア膜４１及びタングステン膜４２をＣＭＰ法により研磨除去する。これにより、接続孔３０ａ内にはタングステンプラグ４０が埋め込まれる。

次いで、図２（Ｂ）に示すように、層間絶縁膜３０上及びタングステンプラグ４０上に、バリア膜５１、ＡｌＣｕ合金膜５２及び反射防止膜５３をこの順に積層する。これらの膜の構造及び製造方法は、それぞれバリア膜２１、ＡｌＣｕ合金膜２２及び反射防止膜２３と同一である。

次いで、反射防止膜５３上にフォトレジスト膜を塗布し、このフォトレジスト膜（図示せず）を露光及び現像する。これにより、反射防止膜５３上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、反射防止膜５３、ＡｌＣｕ合金膜５２及びバリア膜５１をエッチングする。これにより、層間絶縁膜３０上には、タングステンプラグ４０上に位置する第２の配線５０が形成される。その後、レジストパターンを除去する。

以上、本発明の第１の実施形態によれば、接続孔３０ａの底部に露出している反射防止膜２３をスパッタリングすることにより、接続孔３０ａの側壁に被覆膜３１を形成している。このため、接続孔３０ａの側壁に形成されたバリア膜４１のカバレッジが、従来と比べて良くなる。従って、タングステン膜４２と接続孔３０ａの側壁の間に空隙が形成されることを抑制できる。このため、接続孔３０ａの側壁とタングステンプラグ４０の密着性が向上し、タングステンプラグ４０のストレスマイグレーション特性及びエレクトロマイグレーション特性が向上する。

図３の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、第１の配線２０の構造を除いて第１の実施形態と同一である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。

まず、図３（Ａ）に示すように、絶縁膜１０及び第１の配線２０を形成する。次いで、層間絶縁膜３０及び接続孔３０ａを形成する。次いで、接続孔３０ａの形成時に用いられたレジストパターンをマスクとしたエッチングを行うことにより、接続孔３０ａの底部に位置する第１の配線２０から、反射防止膜２３（第１の実施形態で図示）を除去する。この工程において、反射防止膜２３のＴｉＮ膜及びＴｉ膜の双方が除去される。

次いで、接続孔３０ａの底面に露出しているＡｌＣｕ合金膜２２をスパッタリングすることにより、接続孔３０ａの側壁に被覆膜３１を形成する。被覆膜３１の構造は、組成を除いて第１の実施形態と同一である。本実施形態において、被覆膜３１にはＡｌ、Ｃｕ及びＯが含まれる。

次いで、図３（Ｂ）に示すように、タングステンプラグ４０及び第２の配線５０を形成する。これらの構造及び形成方法は第１の実施形態と同一である。
本実施形態によっても第１の実施形態と同一の効果を得ることができる。

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第２の実施形態において、接続孔３０ａの底部に位置する反射防止膜２３を除去する際に、Ｔｉ膜が残存してもよいし、ＴｉＮ膜の一部及びＴｉ膜が残存してもよい。この場合、被覆膜３１には、Ａｌ、Ｃｕ、Ｔｉ及びＯが含まれる。

（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。 （Ａ）は図１（Ｃ）の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。 （Ａ）は第２の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。 （Ａ）は従来の半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。

符号の説明

１０，１１０…絶縁膜、２０，１２０…第１の配線、２１，４１，５１，１２１，１４１，１５１…バリア膜、２２，５２，１２２，１５２…ＡｌＣｕ膜、２３，５３，１２３…反射防止膜、２３ａ…凹部、３０，１３０…層間絶縁膜、３０ａ，１３０ａ…接続孔、３１…被覆膜、４０，１４０…タングステンプラグ、５２，１４２…タングステン膜、５０，１５０…第２の配線，１３０ｂ…露出部，１３０ｃ…空隙、１３１…酸化物

Claims (13)

1. 第１の絶縁膜上に形成された配線と、
   前記第１の絶縁膜上及び前記配線上に形成された第２の絶縁膜と、
   前記第２の絶縁膜に形成され、前記配線上に位置する接続孔と、
   前記接続孔の側壁を覆い、前記接続孔の底に位置する前記配線をスパッタリングすることにより形成された被覆膜と、
   前記被覆膜上及び前記接続孔の底面に設けられたバリア膜と、
   前記接続孔の中に埋め込まれた導電体と、
   を具備する半導体装置。
2. 前記配線は、Ａｌ合金膜、Ｔｉ膜及びＴｉＮ膜をこの順に積層した構造を有しており、
   前記被覆膜は前記ＴｉＮ膜をスパッタリングすることにより形成されている請求項１に記載の半導体装置。
3. 前記配線は、Ａｌ合金膜、Ｔｉ膜及びＴｉＮ膜をこの順に積層した構造を有しており、
   前記被覆膜は、前記ＴｉＮ膜及び前記Ｔｉ膜をスパッタリングすることにより形成されている請求項１に記載の半導体装置。
4. 前記接続孔の底に位置している前記配線は、Ａｌ合金膜及びＴｉ膜をこの順に積層した構造を有しており、
   前記被覆膜は、前記Ｔｉ膜及び前記Ａｌ合金膜をスパッタリングすることにより形成されている請求項１に記載の半導体装置。
5. 前記接続孔の底に位置している前記配線は、上面にＡｌ合金膜が露出しており、
   前記被覆膜は前記Ａｌ合金膜をスパッタリングすることにより形成されている請求項１に記載の半導体装置。
6. 第１の絶縁膜上に形成された配線と、
   前記第１の絶縁膜上及び前記配線上に形成された第２の絶縁膜と、
   前記第２の絶縁膜に形成され、前記配線上に位置する接続孔と、
   前記接続孔の側壁を覆い、下から上に行くにつれて薄くなる被覆膜と、
   前記被覆膜上及び前記接続孔の底面に設けられたバリア膜と、
   前記接続孔の中に埋め込まれた導電体と、
   を具備する半導体装置。
7. 前記被覆膜にはＴｉ及びＯが含まれている請求項６に記載の半導体装置。
8. 前記被覆膜にはＡｌ及びＯが含まれている請求項６に記載の半導体装置。
9. 前記被覆膜は、前記接続孔のうち、下側の２／３以上の領域を覆っており、
   前記被覆膜が形成されていない前記接続孔の側壁は、前記バリア膜で覆われている請求項１〜８のいずれか一項に記載の半導体装置。
10. 前記導電体はタングステンプラグである請求項１〜９のいずれか一項に記載の半導体装置。
11. 第１の絶縁膜上に配線を形成する工程と、
    前記第１の絶縁膜上及び前記配線上に、第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
    前記接続孔の底に位置する前記配線をスパッタリングすることにより、前記接続孔の側面に被覆膜を形成する工程と、
    前記第２の絶縁膜上及び前記被覆膜上にバリア膜を形成する工程と、
    前記接続孔に導電膜を埋め込む工程と、
    を具備する半導体装置の製造方法。
12. 前記導電膜を埋め込む工程は、
    前記接続孔中及び前記第２の絶縁膜上に、前記導電膜をＣＶＤ法により形成する工程と、
    前記第２の絶縁膜上に位置する前記導電膜を除去する工程と、
    を具備する請求項１１に記載の半導体装置の製造方法。
13. 前記第２の絶縁膜は酸化シリコン膜であり、
    前記導電膜はタングステン膜であり、フッ化タングステンを原料ガスに含むＣＶＤにより形成される請求項１２に記載の半導体装置の製造方法。

Images