JP2003203974A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003203974A JP2003203974A JP2002003770A JP2002003770A JP2003203974A JP 2003203974 A JP2003203974 A JP 2003203974A JP 2002003770 A JP2002003770 A JP 2002003770A JP 2002003770 A JP2002003770 A JP 2002003770A JP 2003203974 A JP2003203974 A JP 2003203974A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- forming
- wiring layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 信頼性の高い配線層を有する半導体装置およ
びその製造方法を提供する。 【解決手段】 本発明の半導体装置の製造方法は、第１
配線層３０を形成する工程と、前記第１配線層３０の上
方に、層間絶縁層４０を形成する工程と、前記層間絶縁
層４０に、前記第１配線層３０に達するスルーホール５
０を形成する工程と、前記スルーホール５０内をＮＨ3
ガスおよびＨ2ガスの少なくとも一方を含むガスを用い
てドライエッチングを行なう工程と、前記スルーホール
５０内に導電層６０を埋め込む工程と、前記導電層６０
の上方に第２配線層７０を形成する工程とを含む。
びその製造方法を提供する。 【解決手段】 本発明の半導体装置の製造方法は、第１
配線層３０を形成する工程と、前記第１配線層３０の上
方に、層間絶縁層４０を形成する工程と、前記層間絶縁
層４０に、前記第１配線層３０に達するスルーホール５
０を形成する工程と、前記スルーホール５０内をＮＨ3
ガスおよびＨ2ガスの少なくとも一方を含むガスを用い
てドライエッチングを行なう工程と、前記スルーホール
５０内に導電層６０を埋め込む工程と、前記導電層６０
の上方に第２配線層７０を形成する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、異なる層の配線を相互に接続するコ
ンタクト層の形成方法に関する。
方法に関し、特に、異なる層の配線を相互に接続するコ
ンタクト層の形成方法に関する。
【０００２】
【背景技術】異なる層の配線を相互に接続するコンタク
ト層を形成する技術として、たとえば次の技術がある。
ト層を形成する技術として、たとえば次の技術がある。
【０００３】この技術を、図４を参照しながら説明す
る。半導体素子などが形成された半導体基板２１０上
に、第１層間絶縁層２１２を形成する。第１層間絶縁層
２１２の上に、第１導電層を形成し、リソグラフィおよ
びドライエッチングにより、第１導電層をパターニング
し、下部配線層２２０を形成する。下部配線層２２０お
よび第１層間絶縁層２１２の上に、第２層間絶縁層２３
０を形成する。
る。半導体素子などが形成された半導体基板２１０上
に、第１層間絶縁層２１２を形成する。第１層間絶縁層
２１２の上に、第１導電層を形成し、リソグラフィおよ
びドライエッチングにより、第１導電層をパターニング
し、下部配線層２２０を形成する。下部配線層２２０お
よび第１層間絶縁層２１２の上に、第２層間絶縁層２３
０を形成する。
【０００４】その後、第２層間絶縁層２３０の上に、所
定のパターンを有するレジスト層を形成する。レジスト
層は、スルーホールを形成したい領域の上方において開
口部を有している。レジスト層をマスクとして、第２層
間絶縁層２３０をドライエッチングし、下部配線層２２
０に達するスルーホール２４０を形成する。
定のパターンを有するレジスト層を形成する。レジスト
層は、スルーホールを形成したい領域の上方において開
口部を有している。レジスト層をマスクとして、第２層
間絶縁層２３０をドライエッチングし、下部配線層２２
０に達するスルーホール２４０を形成する。
【０００５】次に、スルーホール２４０内に導電材を充
填し、コンタクト層２５０を形成する。第２層間絶縁層
２３０およびコンタクト層２５０の上に、第２導電層を
形成し、リソグラフィおよびドライエッチングにより、
第２導電層をパターニングし、上部配線層２６０を形成
する。
填し、コンタクト層２５０を形成する。第２層間絶縁層
２３０およびコンタクト層２５０の上に、第２導電層を
形成し、リソグラフィおよびドライエッチングにより、
第２導電層をパターニングし、上部配線層２６０を形成
する。
【０００６】前述のような技術において、コンタクト抵
抗を低くしかつ安定にするために、コンタクト層を形成
する前に、スルーホール形成時のエッチングによるダメ
ージの回復や、重金属，カーボン，酸素，フッ素などの
混入不純物の除去、あるいはエッチング生成物の除去を
行なうことがある。エッチングによるダメージ層や混入
不純物の除去には、スルーホール内部の表面をわずかに
酸化してこれらの層を取り込み、その酸化物をエッチン
グする方法、ドライエッチングにより反応性ガスを用い
て表面層のみを軽くエッチングする方法、アルゴンなど
のガスによるスパッタエッチングにより物理的に除去す
る方法などがある。
抗を低くしかつ安定にするために、コンタクト層を形成
する前に、スルーホール形成時のエッチングによるダメ
ージの回復や、重金属，カーボン，酸素，フッ素などの
混入不純物の除去、あるいはエッチング生成物の除去を
行なうことがある。エッチングによるダメージ層や混入
不純物の除去には、スルーホール内部の表面をわずかに
酸化してこれらの層を取り込み、その酸化物をエッチン
グする方法、ドライエッチングにより反応性ガスを用い
て表面層のみを軽くエッチングする方法、アルゴンなど
のガスによるスパッタエッチングにより物理的に除去す
る方法などがある。
【０００７】
【発明が解決しようとする課題】スルーホール内部の混
入不純物の除去などのために、たとえば、アルゴンなど
のガスによるスパッタエッチングが用いられるが、この
スパッタエッチングには以下のような問題がある。図４
に示すようにスルーホール２４０の上端部が削られて、
テーパ状の側面３００が形成され、スルーホール２４０
の上部の径が下部の径より大きくなる。そして、スルー
ホール２４０をコンタクト層２５０で埋め込んだ後、そ
の上に上部配線層２６０を形成すると、コンタクト層２
５０において、上部配線層２６０に覆われることがなく
露出する部分３１０を生じることがある。特に、微細化
が図られているデバイスでは、配線間のピッチが小さい
ため露出した部分３１０を有するコンタクト層２５０
が、隣接する配線層とショートを生ずるなどの、デバイ
スの信頼性を損ねる問題を生じることがある。
入不純物の除去などのために、たとえば、アルゴンなど
のガスによるスパッタエッチングが用いられるが、この
スパッタエッチングには以下のような問題がある。図４
に示すようにスルーホール２４０の上端部が削られて、
テーパ状の側面３００が形成され、スルーホール２４０
の上部の径が下部の径より大きくなる。そして、スルー
ホール２４０をコンタクト層２５０で埋め込んだ後、そ
の上に上部配線層２６０を形成すると、コンタクト層２
５０において、上部配線層２６０に覆われることがなく
露出する部分３１０を生じることがある。特に、微細化
が図られているデバイスでは、配線間のピッチが小さい
ため露出した部分３１０を有するコンタクト層２５０
が、隣接する配線層とショートを生ずるなどの、デバイ
スの信頼性を損ねる問題を生じることがある。
【０００８】本発明の目的は、信頼性の高い配線層を有
する半導体装置およびその製造方法を提供することにあ
る。
する半導体装置およびその製造方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、以下の工程（ａ）〜（ｆ）を含む。
造方法は、以下の工程（ａ）〜（ｆ）を含む。
【００１０】（ａ）第１配線層を形成する工程、（ｂ）
前記第１配線層の上方に、層間絶縁層を形成する工程、
（ｃ）前記層間絶縁層に、前記第１配線層に達するスル
ーホールを形成する工程、（ｄ）前記スルーホール内を
ＮＨ3ガスおよびＨ2ガスの少なくとも一方を含むガスを
用いてドライエッチングを行なう工程、（ｅ）前記スル
ーホール内に導電層を埋め込む工程、（ｆ）前記導電層
の上方に第２配線層を形成する工程。
前記第１配線層の上方に、層間絶縁層を形成する工程、
（ｃ）前記層間絶縁層に、前記第１配線層に達するスル
ーホールを形成する工程、（ｄ）前記スルーホール内を
ＮＨ3ガスおよびＨ2ガスの少なくとも一方を含むガスを
用いてドライエッチングを行なう工程、（ｅ）前記スル
ーホール内に導電層を埋め込む工程、（ｆ）前記導電層
の上方に第２配線層を形成する工程。
【００１１】本発明の半導体装置の製造方法によれば、
工程（ｄ）において、導電層を埋め込む前にＮＨ3また
はＨ2ガスの少なくともいずれか一方を含むガスを用い
てドライエッチングを行なうことにより、スルーホール
内の表面を清浄にすることができる。このドライエッチ
ングでは、エッチャントとしてＮＨ3およびＨ2ガスの少
なくとも一方を用いることにより、水素ラジカルを生じ
させることができる。水素ラジカルは還元作用を有して
いるためスルーホール内部に形成される自然酸化膜や、
エッチング残留物等を取り除くことができる。この工程
は、物理的な処理ではなく化学的な処理であるため、ス
ルーホールが削られてしまうことがない。すなわち、こ
の方法によれば、スルーホールの形状は保持され、かつ
工程（ｅ）で埋め込まれる導電層との接触面を清浄にす
ることができ、良好な電気的接触を図ることができる。
特に、微細化されたデバイスにおいては、前述のような
隣接する配線層とショートする等の信頼性を損ねるよう
な問題を防ぐことができる。
工程（ｄ）において、導電層を埋め込む前にＮＨ3また
はＨ2ガスの少なくともいずれか一方を含むガスを用い
てドライエッチングを行なうことにより、スルーホール
内の表面を清浄にすることができる。このドライエッチ
ングでは、エッチャントとしてＮＨ3およびＨ2ガスの少
なくとも一方を用いることにより、水素ラジカルを生じ
させることができる。水素ラジカルは還元作用を有して
いるためスルーホール内部に形成される自然酸化膜や、
エッチング残留物等を取り除くことができる。この工程
は、物理的な処理ではなく化学的な処理であるため、ス
ルーホールが削られてしまうことがない。すなわち、こ
の方法によれば、スルーホールの形状は保持され、かつ
工程（ｅ）で埋め込まれる導電層との接触面を清浄にす
ることができ、良好な電気的接触を図ることができる。
特に、微細化されたデバイスにおいては、前述のような
隣接する配線層とショートする等の信頼性を損ねるよう
な問題を防ぐことができる。
【００１２】本発明の半導体装置の製造方法は、下記の
態様をとることができる。
態様をとることができる。
【００１３】（１）前記工程（ｄ）において、前記ドラ
イエッチングは、プラズマエッチング装置を用いて行な
うことができる。
イエッチングは、プラズマエッチング装置を用いて行な
うことができる。
【００１４】（２）前記プラズマエッチング装置は、平
行平板型の装置を使用することができ、ウエハを高周波
電源側の電極とは向かい合った位置に設置して行なうこ
とができる。
行平板型の装置を使用することができ、ウエハを高周波
電源側の電極とは向かい合った位置に設置して行なうこ
とができる。
【００１５】（３）前記第１配線層の材質は、アルミニ
ウムまたはアルミニウム合金を用いることができる。
ウムまたはアルミニウム合金を用いることができる。
【００１６】（４）前記工程（ｅ）の前において、
（ｇ）前記層間絶縁層に形成された前記スルーホール
に、ウエッティング層およびバリア層の少なくとも一方
を形成する工程を含むことができる。
（ｇ）前記層間絶縁層に形成された前記スルーホール
に、ウエッティング層およびバリア層の少なくとも一方
を形成する工程を含むことができる。
【００１７】本発明の半導体装置の製造方法は、以下の
工程（ａ）〜（ｆ）を含む。
工程（ａ）〜（ｆ）を含む。
【００１８】（ａ）第１配線層を形成する工程と、
（ｂ）前記第１配線層の上方に層間絶縁層を形成する工
程と、（ｃ）前記層間絶縁層に、前記第１配線層に達す
るスルーホールを形成する工程と、（ｄ）前記スルーホ
ール内をＮＨ3ガスを含むガスを用いてドライエッチン
グを行なう工程と、（ｅ）前記スルーホール内に導電層
を埋め込む工程と（ｆ）前記導電層の上方に第２配線層
を形成する工程。
（ｂ）前記第１配線層の上方に層間絶縁層を形成する工
程と、（ｃ）前記層間絶縁層に、前記第１配線層に達す
るスルーホールを形成する工程と、（ｄ）前記スルーホ
ール内をＮＨ3ガスを含むガスを用いてドライエッチン
グを行なう工程と、（ｅ）前記スルーホール内に導電層
を埋め込む工程と（ｆ）前記導電層の上方に第２配線層
を形成する工程。
【００１９】本発明によれば、工程（ｄ）において、Ｎ
Ｈ3ガスを含むガスを用いてスルーホール内のドライエ
ッチングを行なう。ＮＨ3ガスは、１分子あたりのＨ原
子の数が３つであり、Ｈ2ガスと比して、水素ラジカル
を効率よく発生させることができる。また、Ｈ2ガスの
爆発範囲は、４．０〜７５．０体積％であるが、ＮＨ3
ガスの爆発範囲は、１６〜２８体積％である。ここで爆
発範囲とは、あるガスが空気中に存在していた場合に爆
発しうる濃度範囲のことをいう。ＮＨ3ガスの爆発範囲
は、Ｈ2ガスに比して狭く、かつその上限値が小さいた
めより多くの流量のガスを供給することができる。この
ため、水素ラジカルを多く発生させることができる。す
なわち、本発明では、工程（ｄ）において、ＮＨ3ガス
を用いて、ドライエッチングを行なうことにより、効率
よくスルーホール内の表面を清浄にすることができる。
Ｈ3ガスを含むガスを用いてスルーホール内のドライエ
ッチングを行なう。ＮＨ3ガスは、１分子あたりのＨ原
子の数が３つであり、Ｈ2ガスと比して、水素ラジカル
を効率よく発生させることができる。また、Ｈ2ガスの
爆発範囲は、４．０〜７５．０体積％であるが、ＮＨ3
ガスの爆発範囲は、１６〜２８体積％である。ここで爆
発範囲とは、あるガスが空気中に存在していた場合に爆
発しうる濃度範囲のことをいう。ＮＨ3ガスの爆発範囲
は、Ｈ2ガスに比して狭く、かつその上限値が小さいた
めより多くの流量のガスを供給することができる。この
ため、水素ラジカルを多く発生させることができる。す
なわち、本発明では、工程（ｄ）において、ＮＨ3ガス
を用いて、ドライエッチングを行なうことにより、効率
よくスルーホール内の表面を清浄にすることができる。
【００２０】
【発明の実施の形態】以下、本実施の形態に係る半導体
装置１００の製造方法について説明する。図１〜図３
は、本実施の形態に係る半導体装置１００の製造工程を
模式的に示す断面図である。
装置１００の製造方法について説明する。図１〜図３
は、本実施の形態に係る半導体装置１００の製造工程を
模式的に示す断面図である。
【００２１】（１）第１配線層の形成
まず、図１を参照しながら説明する。一般的な方法によ
り、基板１０の表面に、半導体素子（たとえばＭＯＳＦ
ＥＴ）、配線層および素子分離領域（図示せず）を形成
する。基板１０上に第１層間絶縁層２０を形成する。第
１層間絶縁層２０の詳細（形成方法、材質、膜厚）は、
後述の第２層間絶縁層４０と同様である。第１層間絶縁
層２０に、異方性のリアクティブイオンエッチング（Ｒ
ＩＥ）によって、コンタクトホール（図示せず）を形成
する。公知の方法により、コンタクトホール内に、タン
グステンプラグ、アルミニウム合金層などのコンタクト
層（図示せず）を形成する。
り、基板１０の表面に、半導体素子（たとえばＭＯＳＦ
ＥＴ）、配線層および素子分離領域（図示せず）を形成
する。基板１０上に第１層間絶縁層２０を形成する。第
１層間絶縁層２０の詳細（形成方法、材質、膜厚）は、
後述の第２層間絶縁層４０と同様である。第１層間絶縁
層２０に、異方性のリアクティブイオンエッチング（Ｒ
ＩＥ）によって、コンタクトホール（図示せず）を形成
する。公知の方法により、コンタクトホール内に、タン
グステンプラグ、アルミニウム合金層などのコンタクト
層（図示せず）を形成する。
【００２２】第１層間絶縁層２０およびコンタクト層上
に、第１配線層３０をたとえば次のようにして形成す
る。
に、第１配線層３０をたとえば次のようにして形成す
る。
【００２３】まず、第１層間絶縁層２０およびコンタク
ト層上に、バリア層３４、導電層３２および反射防止膜
３６を順次積層する。バリア層３４の材質としては、た
とえば、窒化チタンを用いる。導電層３２の材質として
は、たとえば、アルミニウムまたはアルミニウム合金層
を用いる。導電層３２の膜厚は、１００〜１０００ｎｍ
である。反射防止膜３６は、たとえばスパッタ法により
形成され、材質としては、たとえば、窒化チタンを用
い、膜厚は１０〜１００ｎｍである。導電層３２の材質
は、上述のものの他に、銅，銅合金，多結晶シリコン，
タングステンなどを挙げることができる。導電層３２の
形成方法としては、ＣＶＤ法，スパッタ法，蒸着法，塗
布法などを挙げることができる。第１配線層の膜厚は、
デバイスの設計により異なるが、１００〜１０００ｎｍ
であることが好ましい。
ト層上に、バリア層３４、導電層３２および反射防止膜
３６を順次積層する。バリア層３４の材質としては、た
とえば、窒化チタンを用いる。導電層３２の材質として
は、たとえば、アルミニウムまたはアルミニウム合金層
を用いる。導電層３２の膜厚は、１００〜１０００ｎｍ
である。反射防止膜３６は、たとえばスパッタ法により
形成され、材質としては、たとえば、窒化チタンを用
い、膜厚は１０〜１００ｎｍである。導電層３２の材質
は、上述のものの他に、銅，銅合金，多結晶シリコン，
タングステンなどを挙げることができる。導電層３２の
形成方法としては、ＣＶＤ法，スパッタ法，蒸着法，塗
布法などを挙げることができる。第１配線層の膜厚は、
デバイスの設計により異なるが、１００〜１０００ｎｍ
であることが好ましい。
【００２４】次に、上述のようにして形成された反射防
止膜３６の上に、リソグラフィにより、所定のパターン
を有するレジスト層を形成する。次に、ドライエッチン
グを行ないパターン形成をする。このドライエッチング
は、エッチング方法としては、たとえば、異方性ドライ
エッチングにより行ない、エッチャントとしては、Ｃｌ
2／ＢＣｌ3／Ａｒ混合ガスを使用する。その後、レジス
ト層をアッシング除去し、有機剥離液で洗浄しレジスト
層を除去する。このようにして、第１配線層３０が形成
される。
止膜３６の上に、リソグラフィにより、所定のパターン
を有するレジスト層を形成する。次に、ドライエッチン
グを行ないパターン形成をする。このドライエッチング
は、エッチング方法としては、たとえば、異方性ドライ
エッチングにより行ない、エッチャントとしては、Ｃｌ
2／ＢＣｌ3／Ａｒ混合ガスを使用する。その後、レジス
ト層をアッシング除去し、有機剥離液で洗浄しレジスト
層を除去する。このようにして、第１配線層３０が形成
される。
【００２５】（２）第２層間絶縁層の形成
次に、図２に示すように、第１配線層３０および第１層
間絶縁層２０の上に、第１配線層３０を覆うように第２
層間絶縁層４０を次のようにして形成する。第２層間絶
縁層４０の材質としては、たとえば、酸化シリコンを用
い、膜厚としては、６００〜２５００ｎｍである。形成
方法は、たとえば、プラズマＣＶＤ法を用いる。その
後、ＣＭＰ法により第２層間絶縁層４０の膜厚が４００
〜２０００ｎｍになるまで平坦化する。
間絶縁層２０の上に、第１配線層３０を覆うように第２
層間絶縁層４０を次のようにして形成する。第２層間絶
縁層４０の材質としては、たとえば、酸化シリコンを用
い、膜厚としては、６００〜２５００ｎｍである。形成
方法は、たとえば、プラズマＣＶＤ法を用いる。その
後、ＣＭＰ法により第２層間絶縁層４０の膜厚が４００
〜２０００ｎｍになるまで平坦化する。
【００２６】第２層間絶縁層４０の材質は、上述の他
に、ＦＳＧ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ Ｓｉｌｉ
ｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ酸化膜、酸化シリコ
ンやホウ素を含有した酸化シリコン、またはそれらを積
層したものなどを用いることができる。第２層間絶縁層
４０の形成方法としては、上述の方法の他に熱ＣＶＤ
法，常圧ＣＶＤ法，高密度プラズマＣＶＤ法，スピンコ
ート法などの塗布法（ＳＯＧを利用した方法），スパッ
タ法，熱蒸着法などを挙げることができる。第２層間絶
縁層４０の膜厚は、平坦化前においては、たとえば第１
配線層３０の上面を基準として４００〜２５００ｎｍで
あることが好ましく、平坦化後においては、３００〜２
０００ｎｍであることが好ましい。
に、ＦＳＧ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ Ｓｉｌｉ
ｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ酸化膜、酸化シリコ
ンやホウ素を含有した酸化シリコン、またはそれらを積
層したものなどを用いることができる。第２層間絶縁層
４０の形成方法としては、上述の方法の他に熱ＣＶＤ
法，常圧ＣＶＤ法，高密度プラズマＣＶＤ法，スピンコ
ート法などの塗布法（ＳＯＧを利用した方法），スパッ
タ法，熱蒸着法などを挙げることができる。第２層間絶
縁層４０の膜厚は、平坦化前においては、たとえば第１
配線層３０の上面を基準として４００〜２５００ｎｍで
あることが好ましく、平坦化後においては、３００〜２
０００ｎｍであることが好ましい。
【００２７】（３）スルーホールの形成
次に、図２に示すように、第２層間絶縁層４０の上に、
リソグラフィにより、所定のパターンを有するレジスト
層Ｒ１を形成する。レジスト層Ｒ１は、第１配線層３０
の上方において、開口部を有する。すなわち、レジスト
層Ｒ１は、スルーホール５０を形成したい第２層間絶縁
層４０の領域の上に、開口部を有している。
リソグラフィにより、所定のパターンを有するレジスト
層Ｒ１を形成する。レジスト層Ｒ１は、第１配線層３０
の上方において、開口部を有する。すなわち、レジスト
層Ｒ１は、スルーホール５０を形成したい第２層間絶縁
層４０の領域の上に、開口部を有している。
【００２８】次に、レジスト層Ｒ１をマスクとして、第
２層間絶縁層４０を、エッチングし、スルーホール５０
を形成する。このエッチングは、リアクティブイオンエ
ッチングを用いることができる。第１配線層３０のバリ
ア層３４および導電層３２の一部がエッチングされてス
ルーホール５０が形成される。
２層間絶縁層４０を、エッチングし、スルーホール５０
を形成する。このエッチングは、リアクティブイオンエ
ッチングを用いることができる。第１配線層３０のバリ
ア層３４および導電層３２の一部がエッチングされてス
ルーホール５０が形成される。
【００２９】エッチャントとしては、第２層間絶縁層４
０をエッチングできるものであればよく、たとえば、Ｃ
Ｆ系のガスを含む混合ガスを挙げることができる。この
ＣＦ系のガスとしては、ＣＦ4，ＣＨＦ3，Ｃ2Ｆ6，Ｃ4
Ｆ8，Ｃ5Ｆ8から選択される少なくとも１種であること
が好ましい。また、ＣＦ系のガスを含む混合ガスは、Ｃ
Ｏ，Ａｒ，Ｏ2，Ｎ2から選択される少なくとも１種を含
むことが好ましい。
０をエッチングできるものであればよく、たとえば、Ｃ
Ｆ系のガスを含む混合ガスを挙げることができる。この
ＣＦ系のガスとしては、ＣＦ4，ＣＨＦ3，Ｃ2Ｆ6，Ｃ4
Ｆ8，Ｃ5Ｆ8から選択される少なくとも１種であること
が好ましい。また、ＣＦ系のガスを含む混合ガスは、Ｃ
Ｏ，Ａｒ，Ｏ2，Ｎ2から選択される少なくとも１種を含
むことが好ましい。
【００３０】このようにして、第１配線層３０と後述す
る第２配線層とを接続するスルーホール５０を形成する
ことができる。このときスルーホール５０の底部５２で
は、エッチングにより露出した導電層３２が酸化され、
酸化アルミニウム（Ａｌ2Ｏ3）やフッ化物などの変質物
が形成されることがある。
る第２配線層とを接続するスルーホール５０を形成する
ことができる。このときスルーホール５０の底部５２で
は、エッチングにより露出した導電層３２が酸化され、
酸化アルミニウム（Ａｌ2Ｏ3）やフッ化物などの変質物
が形成されることがある。
【００３１】（４）コンタクト層形成のための前処理
次に、レジスト層Ｒ１をアッシング除去した後、スルー
ホール５０内にコンタクト層６０を形成するための前処
理としてスルーホール５０内のドライエッチングを行な
う。 この前処理は、プラズマエッチング装置を用いて
行なう。プラズマエッチング装置は、平行平板型のもの
を用いる。エッチャントとしては、ＮＨ 3、Ｎ2およびＡ
ｒの混合ガスを用いる。エッチャントに含まれる水素供
給源としては、ＮＨ3ガスが好ましい。ＮＨ3ガスは、１
分子あたりのＨ原子の数が３つであり、水素ラジカルを
効率よく発生させることができる。また、ＮＨ3ガスの
爆発範囲は、１６〜２８体積％であり、その爆発範囲が
狭くかつ上限の値が小さいためより多くの流量のガスを
供給することができる。このため、水素ラジカルを効率
よく発生させることができる。エッチャントとしては、
少なくとも、ＮＨ3ガスまたはＨ2ガスの少なくとも一方
を含むことができる。
ホール５０内にコンタクト層６０を形成するための前処
理としてスルーホール５０内のドライエッチングを行な
う。 この前処理は、プラズマエッチング装置を用いて
行なう。プラズマエッチング装置は、平行平板型のもの
を用いる。エッチャントとしては、ＮＨ 3、Ｎ2およびＡ
ｒの混合ガスを用いる。エッチャントに含まれる水素供
給源としては、ＮＨ3ガスが好ましい。ＮＨ3ガスは、１
分子あたりのＨ原子の数が３つであり、水素ラジカルを
効率よく発生させることができる。また、ＮＨ3ガスの
爆発範囲は、１６〜２８体積％であり、その爆発範囲が
狭くかつ上限の値が小さいためより多くの流量のガスを
供給することができる。このため、水素ラジカルを効率
よく発生させることができる。エッチャントとしては、
少なくとも、ＮＨ3ガスまたはＨ2ガスの少なくとも一方
を含むことができる。
【００３２】そして、ウエハと向合って位置する電極に
高周波を印加してドライエッチングを行なう。これは、
ウエハが設置されている側の電極に高周波を印加してド
ライエッチングを行なうと、ウエハに衝撃が加えられ、
物理的なエッチングが行なわれてしまうからである。
高周波を印加してドライエッチングを行なう。これは、
ウエハが設置されている側の電極に高周波を印加してド
ライエッチングを行なうと、ウエハに衝撃が加えられ、
物理的なエッチングが行なわれてしまうからである。
【００３３】このドライエッチングにより、工程（３）
で形成された、スルーホール５０の底部５２の変質物、
たとえば、酸化アルミニウムは次に示す式のように反応
する。
で形成された、スルーホール５０の底部５２の変質物、
たとえば、酸化アルミニウムは次に示す式のように反応
する。
【００３４】
Ａｌ2Ｏ3 ＋ ９Ｈ+ → ２Ａｌ ＋ ３Ｈ3Ｏ+
このように、酸化アルミニウムは、還元されてアルミニ
ウムと水とを生じる。同様に、フッ化物が還元される場
合には、フッ酸（ＨＦ）が生じる。半導体製造装置の製
造工程の温度は、水やＨＦが蒸発しうる温度であるた
め、水やＨＦは蒸気となり排気される。このようにし
て、自然酸化膜やその他の不純物などにおいても化学的
に還元除去され、スルーホール５０内を清浄な配線表面
とすることができる。
ウムと水とを生じる。同様に、フッ化物が還元される場
合には、フッ酸（ＨＦ）が生じる。半導体製造装置の製
造工程の温度は、水やＨＦが蒸発しうる温度であるた
め、水やＨＦは蒸気となり排気される。このようにし
て、自然酸化膜やその他の不純物などにおいても化学的
に還元除去され、スルーホール５０内を清浄な配線表面
とすることができる。
【００３５】（６）コンタクト層の形成
次に、スルーホール５０内にコンタクト層６０を以下の
方法により形成する。
方法により形成する。
【００３６】この工程は、前述の工程（５）の処理が終
了した後、ウエハを大気にさらすことなく連続で処理を
行なう。まず、スルーホール５０内に、ウエッティング
層およびバリア層（図示せず）を形成する。ウエッティ
ング層は、スパッタ法により形成され、その材質は、た
とえば、チタンである。バリア層は、たとえば、ＴＤＭ
ＡＴ（Ｔｅｔｒａｋｉｓ Ｄｉ−Ｍｅｔｈｙｌ Ａｍｉ
ｎｏ Ｔｉｔａｎｉｕｍ）を原料ガスとしたＣＶＤ法に
より、窒化チタンが形成される。
了した後、ウエハを大気にさらすことなく連続で処理を
行なう。まず、スルーホール５０内に、ウエッティング
層およびバリア層（図示せず）を形成する。ウエッティ
ング層は、スパッタ法により形成され、その材質は、た
とえば、チタンである。バリア層は、たとえば、ＴＤＭ
ＡＴ（Ｔｅｔｒａｋｉｓ Ｄｉ−Ｍｅｔｈｙｌ Ａｍｉ
ｎｏ Ｔｉｔａｎｉｕｍ）を原料ガスとしたＣＶＤ法に
より、窒化チタンが形成される。
【００３７】次に、図３に示すように、スルーホール５
０を埋め込みように導電材を形成する。この導電材の材
質は、たとえば、タングステンであり、ＷＦ6を原料ガ
スとしたＣＶＤ法により形成される。次に、第２層間絶
縁層４０の上方に形成されている導電材は、ＣＭＰある
いはエッチバックにより除去される。エッチバックを行
なう場合、たとえば、ＳＦ6／Ａｒガスを用いてドライ
エッチングを行なう。
０を埋め込みように導電材を形成する。この導電材の材
質は、たとえば、タングステンであり、ＷＦ6を原料ガ
スとしたＣＶＤ法により形成される。次に、第２層間絶
縁層４０の上方に形成されている導電材は、ＣＭＰある
いはエッチバックにより除去される。エッチバックを行
なう場合、たとえば、ＳＦ6／Ａｒガスを用いてドライ
エッチングを行なう。
【００３８】導電材としては、タングステンの他に，ア
ルミニウム，アルミニウム合金，銅，銅合金を挙げるこ
とができる。導電材をスルーホール５０内に充填する方
法としては、ＣＶＤ法の他に、ＰＶＤ法，めっき法など
を挙げることができる。
ルミニウム，アルミニウム合金，銅，銅合金を挙げるこ
とができる。導電材をスルーホール５０内に充填する方
法としては、ＣＶＤ法の他に、ＰＶＤ法，めっき法など
を挙げることができる。
【００３９】（７）第２配線層の形成
次に、コンタクト層６０を覆うようにして第２配線層７
０を形成する。これは、前述した第１配線層３０と同様
の方法で形成することができる。このようにして、本発
明による半導体装置１００が得られる。
０を形成する。これは、前述した第１配線層３０と同様
の方法で形成することができる。このようにして、本発
明による半導体装置１００が得られる。
【００４０】以上述べたように、コンタクト層６０の形
成のための前処理は、物理的処理によるのではなく、化
学的処理により行なわれる。そのため、スルーホール５
０の上部が削れることなどにより、スルーホール５０が
所定の形状を損なうような問題が起こることがない。ま
た、スルーホール５０の内部の表面を清浄にすることが
でき、電気的接続を良好に行なうことができる。特に、
微細化が図られているデバイスでは、スルーホールの形
状が所定の形状より広がることにより、隣接する配線と
ショートするなどの問題を防ぐことができる。
成のための前処理は、物理的処理によるのではなく、化
学的処理により行なわれる。そのため、スルーホール５
０の上部が削れることなどにより、スルーホール５０が
所定の形状を損なうような問題が起こることがない。ま
た、スルーホール５０の内部の表面を清浄にすることが
でき、電気的接続を良好に行なうことができる。特に、
微細化が図られているデバイスでは、スルーホールの形
状が所定の形状より広がることにより、隣接する配線と
ショートするなどの問題を防ぐことができる。
【００４１】なお、本実施の形態では、第１層間絶縁層
上の第１配線層と、第２層間絶縁層上の第２配線層とを
接続するコンタクト層について説明したが、本発明はこ
れに限定されず、これ以外の異なる層の間で相互に電気
的接続をするコンタクト層の形成に適用することができ
る。
上の第１配線層と、第２層間絶縁層上の第２配線層とを
接続するコンタクト層について説明したが、本発明はこ
れに限定されず、これ以外の異なる層の間で相互に電気
的接続をするコンタクト層の形成に適用することができ
る。
【図１】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
法の工程を模式的に示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
法の工程を模式的に示す断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
法の工程を模式的に示す断面図である。
【図４】従来例に係る半導体装置を模式的に示す断面図
である。
である。
１０ 基板
２０ 第１層間絶縁層
３０ 第１配線層
３２ バリア層
３４ 導電層
３６ 反射防止膜
４０ 第２層間絶縁層
５０ スルーホール
５２ 底部
６０ コンタクト層
７０ 第２配線層
７２ バリア層
７４ 導電層
７６ 反射防止膜
１００ 半導体装置
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F004 AA14 BA04 CA01 DA00 DA01
DA02 DA04 DA11 DA16 DA23
DA24 DA25 DA26 DB02 DB03
DB08 DB10 EA28 EB01 EB03
5F033 HH04 HH09 HH11 HH12 HH19
HH33 JJ08 JJ09 JJ11 JJ12
JJ18 JJ19 JJ33 KK04 KK09
KK11 KK12 KK19 KK33 MM05
MM13 NN06 NN07 PP02 PP03
PP06 PP14 PP15 PP19 PP26
PP27 PP28 QQ03 QQ08 QQ09
QQ10 QQ11 QQ12 QQ13 QQ15
QQ16 QQ31 QQ37 QQ48 QQ92
QQ94 QQ95 QQ98 RR04 RR11
RR13 SS04 SS08 SS10 SS12
SS13 SS15 SS21 XX09 XX21
XX31
Claims (7)
- 【請求項１】 以下の工程（ａ）〜（ｆ）を含む、半導
体装置の製造方法。 （ａ）第１配線層を形成する工程と、 （ｂ）前記第１配線層の上方に層間絶縁層を形成する工
程と、 （ｃ）前記層間絶縁層に、前記第１配線層に達するスル
ーホールを形成する工程と、 （ｄ）前記スルーホール内をＮＨ3ガスおよびＨ2ガスの
少なくとも一方を含むガスを用いてドライエッチングを
行なう工程と、 （ｅ）前記スルーホール内に導電層を埋め込む工程と、 （ｆ）前記導電層の上方に第２配線層を形成する工程。 - 【請求項２】 請求項１において、 前記工程（ｄ）において、前記ドライエッチングは、プ
ラズマエッチング装置を用いて行なう、半導体装置の製
造方法。 - 【請求項３】 請求項２において、 前記プラズマエッチング装置は、平行平板型の装置を使
用する、半導体装置の製造方法。 - 【請求項４】 請求項３において、 前記工程（ｄ）において、前記ドライエッチングは、ウ
エハを高周波電源側の電極とは向かい合った位置に設置
して行なわれる、半導体装置の製造方法。 - 【請求項５】 請求項１〜４のいずれかにおいて、 前記第１配線層の材質は、アルミニウムまたはアルミニ
ウム合金である、半導体装置の製造方法。 - 【請求項６】 請求項１〜５のいずれかにおいて、 前記工程（ｅ）の前において、 （ｇ）前記層間絶縁層に形成された前記スルーホール
に、ウエッティング層およびバリア層の少なくとも一方
を形成する工程を含む、半導体装置の製造方法。 - 【請求項７】 以下の工程（ａ）〜（ｆ）を含む、半導
体装置の製造方法。 （ａ）第１配線層を形成する工程と、 （ｂ）前記第１配線層の上方に層間絶縁層を形成する工
程と、 （ｃ）前記層間絶縁層に、前記第１配線層に達するスル
ーホールを形成する工程と、 （ｄ）前記スルーホール内をＮＨ3ガスを含むガスを用
いてドライエッチングを行なう工程と、 （ｅ）前記スルーホール内に導電層を埋め込む工程と （ｆ）前記導電層の上方に第２配線層を形成する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002003770A JP2003203974A (ja) | 2002-01-10 | 2002-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002003770A JP2003203974A (ja) | 2002-01-10 | 2002-01-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003203974A true JP2003203974A (ja) | 2003-07-18 |
Family
ID=27643277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002003770A Withdrawn JP2003203974A (ja) | 2002-01-10 | 2002-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003203974A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006057236A1 (ja) * | 2004-11-25 | 2006-06-01 | Tokyo Electron Limited | 基板処理方法および半導体装置の製造方法 |
| US7566972B2 (en) | 2005-07-13 | 2009-07-28 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| JP2023514804A (ja) * | 2020-06-22 | 2023-04-11 | アプライド マテリアルズ インコーポレイテッド | 選択的間隙充填のための低温プラズマ前洗浄 |
-
2002
- 2002-01-10 JP JP2002003770A patent/JP2003203974A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006057236A1 (ja) * | 2004-11-25 | 2006-06-01 | Tokyo Electron Limited | 基板処理方法および半導体装置の製造方法 |
| JP2006156486A (ja) * | 2004-11-25 | 2006-06-15 | Tokyo Electron Ltd | 基板処理方法および半導体装置の製造方法 |
| US7566972B2 (en) | 2005-07-13 | 2009-07-28 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| JP2023514804A (ja) * | 2020-06-22 | 2023-04-11 | アプライド マテリアルズ インコーポレイテッド | 選択的間隙充填のための低温プラズマ前洗浄 |
| JP7519445B2 (ja) | 2020-06-22 | 2024-07-19 | アプライド マテリアルズ インコーポレイテッド | 選択的間隙充填のための低温プラズマ前洗浄 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0987745B1 (en) | Metallization etching method using a hard mask layer | |
| JP5134363B2 (ja) | プラズマ加工システムによる基板エッチング法 | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| US6207570B1 (en) | Method of manufacturing integrated circuit devices | |
| US5700740A (en) | Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species | |
| EP1208588A1 (en) | Sidewall polymer forming gas additives for etching processes | |
| TW200305948A (en) | System level in-situ integrated dielectric etch process particularly useful for copper dual damascene | |
| US5792672A (en) | Photoresist strip method | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| JP2004247675A (ja) | 半導体装置の製造方法 | |
| JP2001118846A (ja) | 半導体装置の製造方法 | |
| JP3781175B2 (ja) | コンタクトホールの形成方法 | |
| TW392213B (en) | Surface cleaning method with plasma sputter used in the post-wolfram etching process | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| KR100632333B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2003203974A (ja) | 半導体装置の製造方法 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JP5493165B2 (ja) | 半導体装置の製造方法 | |
| JP2003124312A (ja) | 半導体装置およびその製造方法 | |
| US6756315B1 (en) | Method of forming contact openings | |
| JP2745216B2 (ja) | 半導体素子のタングステンプラグ形成方法 | |
| JP3074171B1 (ja) | 層間絶縁膜の形成方法、及び半導体装置 | |
| JP4482217B2 (ja) | 半導体装置用洗浄剤及び半導体装置の洗浄方法 | |
| JP2003197737A (ja) | 半導体装置の製造方法 | |
| JP2001351974A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |