JP3074171B1 - 層間絶縁膜の形成方法、及び半導体装置 - Google Patents

層間絶縁膜の形成方法、及び半導体装置

Info

Publication number
JP3074171B1
JP3074171B1 JP11162917A JP16291799A JP3074171B1 JP 3074171 B1 JP3074171 B1 JP 3074171B1 JP 11162917 A JP11162917 A JP 11162917A JP 16291799 A JP16291799 A JP 16291799A JP 3074171 B1 JP3074171 B1 JP 3074171B1
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
interlayer insulating
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11162917A
Other languages
English (en)
Other versions
JP2000353740A (ja
Inventor
俊夫 加藤
徳 徳増
誠 黒飛
泰三 於久
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP11162917A priority Critical patent/JP3074171B1/ja
Priority to US09/572,258 priority patent/US6472330B1/en
Application granted granted Critical
Publication of JP3074171B1 publication Critical patent/JP3074171B1/ja
Publication of JP2000353740A publication Critical patent/JP2000353740A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【要約】 【課題】 低誘電率の層間絶縁膜の形成方法、及びその
方法を用いて作製される半導体装置を提供すること。 【解決手段】 被形成体１０３上にアルミニウム膜１０
４を形成する工程と、前記アルミニウム膜１０４上にＳ
ｉＮ膜１０５を形成する工程と、前記ＳｉＮ膜１０５を
選択的にエッチングして該ＳｉＮ膜１０５のパターンを
形成する工程と、前記ＳｉＮ膜１０５をマスクとして前
記アルミニウム膜１０４をエッチングし、該アルミニウ
ム膜１０４のパターンを形成する工程と、前記アルミニ
ウム膜の側部１０４ａを選択的にエッチングし、前記Ｓ
ｉＮ膜のひさし部分１０５ａを形成する工程と、全体に
ＳｉＯ2 膜１０６を形成する工程とを有する層間絶縁膜
の形成方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の配線間
を電気的に分離する層間絶縁膜の形成方法に係り、特
に、配線間の電気容量を小さくする低誘電率の層間絶縁
膜の形成方法に関する。近年、ＬＳＩ等の半導体装置の
高集積化、高密度化が進んでおり、これより該半導体装
置中の配線間隔がますます狭くなっている。このように
配線間隔が狭くなると配線間の電気容量が大きくなり、
半導体装置の処理速度が遅くなってしまう。これを防ぐ
には配線間の層間絶縁膜に低誘電率の膜を使う必要があ
り、このような低誘電率の層間絶縁膜を開発することが
急務となっている。
【０００２】
【従来の技術】従来最も広く用いられている層間絶縁膜
はＳｉＯ2 膜であり、その比誘電率は４．０である。そ
して、そのＳｉＯ2 膜よりも誘電率の小さい低誘電率の
層間絶縁膜で現在研究されている膜に、ＳｉＯ2 にＦ
（フッ素）を添加したＦＳＧ膜や、無機ＳＯＧ（Ｓｐｉ
ｎ Ｏｎ Ｇｌａｓｓ）のＨＳＱ（Ｈｙｄｒｏｇｅｎ
Ｓｉｌｓｅｑｕｉｏｘｉａｎｅ）膜、それに有機ポリマ
膜等がある。次に、これらの膜について簡単に説明す
る。
【０００３】ＦＳＧ膜 ＦＳＧ膜を形成するにはいくつかの方法があり、ここで
はヘリコン波プラズマＣＶＤ装置を用いた形成方法につ
いて説明する（月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏ
ｒｌｄ １９９６年２月号、Ｐ８２〜Ｐ８５参照）。こ
の方法では原料ガスとしてＳｉＨ4 、Ｏ2 、Ａｒ、Ｓｉ
Ｆ4 を用いる。この中で、ＳｉＦ4 はＳｉＯ2 にＦ（フ
ッ素）を添加するために用いるものである。そして、こ
れらの反応ガスを用いたプロセス条件は次の通りであ
る。
【０００４】 ・ガス流量： ＳｉＦ4 ＋ＳｉＨ4 ＝７０（ｓｃｃｍ） ＳｉＦ4 ／ＳｉＨ4 ＝１．０ Ｏ2 ／（ＳｉＦ4 ＋ＳｉＨ4 ）＝１．０ Ａｒ＝７０（ｓｃｃｍ） ・ヘリコン波プラズマのパワー： ２５００（ｗ） ・バイアスパワー： ２０００（ｗ） ・温度 ： ４００（℃） このプロセス条件で形成されたＦＳＧ膜の比誘電率は、
最も小さい場合で３．１程度であり、これは最も一般的
に用いられているＳｉＯ2 膜の比誘電率４．０よりも小
さい値である。
【０００５】ＨＳＱ膜 ＨＳＱはＨＳｉＯ1.5 の無機ポリマであり、水素を含ん
でいるため誘電率が低く、その値は２．９程度である。 その他の膜 上のＦＳＧ膜、ＨＳＱ膜の他に、テフロン系の膜や有機
ポリマ系の膜が研究されている。
【０００６】
【発明が解決しようとする課題】しかし、これらの低誘
電率の膜には次のような問題点がある。 ＨＳＱ膜 ＨＳＱ膜は熱アニールプロセスに対する安定性が悪く、
アニール中に酸素や窒素等が膜の表面に触れると、誘電
率が下がるという問題がある。ＨＳＱ膜のアニール時間
と誘電率との関係を示すグラフを図１に示す。
【０００７】その他の膜 テフロン系の膜はＳｉＯ2 膜との密着性が悪く、ＣＭＰ
（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓ
ｈｉｎｇ）中に剥離するという問題がある。有機ポリマ
系の膜は、そのエッチング速度がマスク材であるレジス
トのそれとほぼ同じなので、エッチングを行うのが難し
い。そして、そのレジストをＯ2 ダウンフローアッシン
グすると、下地の有機ポリマ系の膜がＯ2 により侵さ
れ、膜の誘電率が上がってしまうという問題がある。
【０００８】本発明は係る従来例の問題点に鑑みて創作
されたものであり、上記の膜とは異なる新規な低誘電率
の層間絶縁膜の形成方法、及びその方法を用いて作製さ
れる半導体装置を提供することを目的とするものであ
る。
【０００９】
【課題を解決するための手段】上記した課題は、第１の
発明である、被形成体の上に金属膜を形成する工程と、
前記金属膜の上にＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ
Ｃａｒｂｏｎ）膜から成る第１の絶縁膜を形成する工程
と、前記第１の絶縁膜を選択的にエッチングして該第１
の絶縁膜のパターンを形成する工程と、前記第１の絶縁
膜をマスクとして前記金属膜をエッチングし、該金属膜
のパターンを形成する工程と、前記金属膜の側部を選択
的にエッチングし、該金属膜上に前記第１の絶縁膜のひ
さし部分を形成する工程と、全体に第２の絶縁膜を形成
する工程とを含む層間絶縁膜の形成方法によって解決す
る。
【００１０】又は、第２の発明である、前記金属膜はア
ルミニウム膜又はＣｕ（銅）膜であることを特徴とする
第１の発明に記載の層間絶縁膜の形成方法によって解決
する。又は、第３の発明である、前記第１の絶縁膜のひ
さし部分を形成する工程は、塩素を反応ガス中に含むプ
ラズマエッチング、又はホットリン酸液を用いるウエッ
トエッチングで前記金属膜の側部を選択的にエッチング
することを特徴とする第２の発明に記載の層間絶縁膜の
形成方法によって解決する。
【００１１】又は、第４の発明である、前記第２の絶縁
膜は、ＳｉＯ2 膜、ＰＳＧ膜、ＦＳＧ膜のうちのいずれ
か一であることを特徴とする第１の発明から第３の発明
のいずれか一に記載の層間絶縁膜の形成方法によって解
決する。又は、第５の発明である、第１の発明から第４
の発明のいずれか一に記載の層間絶縁膜の形成方法によ
り形成された層間絶縁膜を備えた半導体装置によって解
決する。
【００１２】
【００１３】
【００１４】
【００１５】
【作用】本発明に係る層間絶縁膜の形成方法によれば、
パターニングされた金属膜の側部を選択的にエッチング
することにより、該金属膜上に形成されている第１の絶
縁膜のひさし部分を形成し、その後、全体に第２の絶縁
膜を形成する。このとき、図４（ｂ）に例示するよう
に、配線間隔が狭い部分（１０８ａ）では、その上に形
成されているひさし（１０５ａ）の間隔も狭くなる。そ
のため、隣り合う２つの配線（１０４ｂと１０４ｃ）の
側面（１０４ａ）と被形成体の表面（１０２ａ）とで形
成される凹部（１０９）に第２の絶縁膜（ＳｉＯ2 膜１
０６）を形成する反応ガスが入り込みにくくなる。これ
により、凹部（１０９）では第２の絶縁膜（ＳｉＯ2 膜
１０６）が十分に形成されず、該凹部（１０９）には空
洞（１０７）が形成される。
【００１６】このようにして形成される空洞（１０７）
の誘電率は第２の絶縁膜（ＳｉＯ2膜１０６）よりも明
らかに小さいため、配線間隔が狭い部分（１０８ａ）の
誘電率は、該部分（１０８ａ）が第２の絶縁膜（ＳｉＯ
2 膜１０６）で全て満たされる場合に比べて小さくな
る。
【００１７】上記した第１の絶縁膜としては、例えばＳ
ｉＮ膜やＤＬＣ（ＤｉａｍｏｎｄＬｉｋｅ Ｃａｒｂｏ
ｎ）膜が用いられる。本願発明者の測定によると、膜中
に気泡が多く存在するＤＬＣ膜の誘電率は約２．４〜
２．７である。この値はＳｉＮ膜の誘電率（約７．０）
よりも小さな値である。そのため、ＤＬＣ膜を第１の絶
縁膜として用いると、ＳｉＮ膜を第１の絶縁膜として用
いる場合に比べて膜全体の誘電率を小さくすることがで
きる。更に、ＤＬＣ膜はＳｉＮ膜に比べて物理的、化学
的に安定である。そのため、パターニングされた金属膜
の側部をエッチングする際に、ＤＬＣ膜もエッチングさ
れてしまうことが無く、該ＤＬＣ膜のひさし部分が形成
され易く、図４（ｂ）に例示するような空洞１０７も形
成され易い。これにより、配線間の電気容量を、ＳｉＮ
膜を第１の絶縁膜として用いる場合に比べて更に小さく
することができる。
【００１８】
【００１９】
【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について説明する。 （１）第１の実施の形態 図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）、及び図４
（ａ）〜（ｂ）は第１の実施の形態を説明するための断
面図である。
【００２０】まず、図２（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ膜１０２を形成する。これらが
被形成体１０３となる。次に、図２（ｂ）に示すよう
に、被形成体１０３上にアルミニウム膜１０４（金属
膜）をＰＶＤ法（物理的気相成長法）を用いて形成す
る。このアルミニウム膜１０４は後で配線として用いら
れるものであり、その膜厚は５０００〜１００００Åで
ある。
【００２１】続いて、図２（ｃ）に示すように、アルミ
ニウム膜１０４の上にＳｉＮ膜１０５（第１の絶縁膜）
を形成する。このＳｉＮ膜１０５はプラズマＣＶＤ法
（化学的気相成長法）により形成され、その膜厚は１０
００Å以下であり、それを形成する際の反応ガスにはＳ
ｉＨ4 とＮＨ3 、又はＳｉＨ4 とＮ2 が用いられる。な
お、ＳｉＮ膜１０５に代えて、ＳｉＯ2 膜を第１の絶縁
膜として用いても良い。この場合は、ＳｉＨ4 とＮ
2 Ｏ、又はＳｉＨ4 とＯ2 とを反応ガスとして用いるプ
ラズマＣＶＤ法により、該ＳｉＯ2 膜が形成される。こ
のようにして形成されるＳｉＯ2 膜は、ＳｉＮ膜に比べ
て膜中の水分が少ないため、その下に形成されているア
ルミニウム膜１０４が水分により影響を受けることが無
い。
【００２２】次に、図２（ｄ）に示すように、ＳｉＮ膜
１０５の上にレジスト１０６を塗布する。その後、ステ
ッパを用いてレジスト１０６に配線パターンを露光す
る。続いて、図３（ａ）に示すように、レジスト１０６
を現像し、配線パターンとならない部分に形成されてい
るレジスト１０６を除去する。これにより、レジスト１
０６に配線パターンが形成されたことになる。
【００２３】次に、図３（ｂ）に示すように、パターニ
ングされたレジスト１０６をマスクとしてＳｉＮ膜１０
５を選択的にエッチングし、該ＳｉＮ膜１０５のパター
ンを形成する。このエッチングは、プラズマエッチング
等のドライエッチングを用いて行われる。続いて、図３
（ｃ）に示すように、パターニングされたＳｉＮ膜１０
５上に残っているレジスト１０６を、Ｏ2 プラズマ等を
用いたアッシングにより除去する。これにより、アルミ
ニウム膜１０４の上にはパターニングされたＳｉＮ膜の
みが残ることになる。
【００２４】次に、図３（ｄ）に示すように、パターニ
ングされたＳｉＮ膜１０５をマスクとしてアルミニウム
膜１０４を選択的にエッチングし、該アルミニウム膜の
配線パターンを形成する。このエッチングは、プラズマ
エッチング等のドライエッチングにより行われ、それは
アルミニウム膜１０４の下に形成されているＢＰＳＧ膜
１０２が除去されてしまわない程度に行う。
【００２５】続いて、図４（ａ）に示すように、ＳｉＮ
膜１０５の下に形成されているアルミニウム膜１０４に
対しサイドエッチングを行う。これにより、アルミニウ
ム膜１０４の側部１０４ａが選択的にエッチングされ、
ＳｉＮ膜１０５のひさし部分１０５ａが形成されること
になる。このサイドエッチングは、反応ガスとして塩素
ガスを用いるドライエッチングにより行われる。このよ
うに塩素ガスを用いると、パターニングされたアルミニ
ウム膜１０４の側壁に塩素原子が付着し、それにより該
側壁が腐食されるため、エッチングが横方向に進行し、
等方的なエッチングを行うことができ、アルミニウム膜
１０４に対してサイドエッチングを行うことができる。
【００２６】或いは、上記の塩素ガスを用いたドライエ
ッチングに代えて、ホットリン酸液を用いたウエットエ
ッチングを用いても、アルミニウム膜１０４に対してサ
イドエッチングを行うことができる。ところで、このよ
うな塩素ガスによるドライエッチング、或いはホットリ
ン酸液によるウエットエッチングでは、アルミニウム膜
１０４の側壁以外に、ＳｉＮ膜１０５の側壁でもある程
度サイドエッチングが進行してしまう。ＳｉＮ膜１０５
の膜質を、できるだけサイドエッチングが進行しないよ
うな膜質とするために、本願発明者はＳｉＮ膜１０５の
成膜条件として次のような条件を見出した。
【００２７】 反応ガス中のＳｉＨ4 とＮＨ3 の流量
比ＳｉＨ4 ／ＮＨ3 は１．０より大きい方が良い。 成膜時のウエハ（被形成体）の温度は高い方が良
い。 成膜時のＲＦ（高周波電圧）の電力は大きい方が良
い。 このような条件でＳｉＮ膜１０５を形成することによ
り、該ＳｉＮ膜１０５の側壁でサイドエッチングが進行
するのを防ぐことができる。
【００２８】次に、図４（ｂ）に示すように、ＳｉＮ膜
１０５の上にＳｉＯ2 膜１０６（第２の絶縁膜）を形成
する。このＳｉＯ2 膜１０６は、一般に良く用いられて
いるＳｉＯ2 膜の形成プロセスで形成されるものであ
る。それには、例えばＬＰＣＶＤ法（減圧化学的気相成
長法）が用いられ、その反応ガスとしてはＳｉＨ4 とＮ
2 Ｏが用いられる。そして、成膜時のウエハ（被形成
体）の温度は７００〜８００℃であり、そのときのチャ
ンバの圧力は約０．４Ｔｏｒｒである。
【００２９】このＳｉＯ2 膜１０６は、ＳｉＮ膜１０５
の上以外に、先に形成したアルミニウム膜の側壁１０４
ａ、及び配線パターン以外の部分のＢＰＳＧ膜の表面１
０２ａ上にも形成される。しかし、このとき、１０８ａ
のように配線間隔が狭い部分では、隣り合う２つの配線
（１０４ｂと１０４ｃ）の表面１０４ａとＢＰＳＧ膜の
表面１０２ａとで形成される凹部１０９がＳｉＯ2 膜１
０６で埋め尽くされることは無く、該凹部１０９には空
洞１０７が形成される。これは、先に形成されたＳｉＮ
膜のひさし部分１０５ａにより、凹部１０９に反応ガス
（ＳｉＨ4 とＮＨ3 ）が十分に入り込まず、該凹部１０
９ではＳｉＯ2 膜１０６が十分に形成されないためであ
る。
【００３０】以上により、従来のように層間絶縁膜とし
て通常のＳｉＯ2 膜を用いた場合に比べて、配線間隔が
狭い部分１０８ａにおける配線容量を小さくすることが
できる。すなわち、本発明におけるＳｉＯ2 膜１０６
は、配線間隔が狭い部分１０８ａにおいて空洞１０７を
有している。このため、配線間隔が狭い部分１０８ａに
おけるＳｉＯ2 膜１０６の誘電率は、空洞が無い部分の
誘電率に比べて小さくなる。これにより、配線間隔が狭
い部分１０８ａにおける配線容量を、従来に比べて小さ
くすることができる。
【００３１】そして、このように配線間隔が狭い部分１
０８ａの配線容量は、ＬＳＩ等の半導体装置の動作速度
に大きな影響を与えるため、本発明のような膜中に空洞
を有するＳｉＯ2 膜１０６を用いることにより、その動
作速度を従来に比べて速くすることができる。ところ
で、１０８ｂのように配線間隔（配線１０４ｃと配線１
０４ｄの間隔）が広い部分では、ＳｉＯ2 膜１０６の膜
中に空洞が形成されない。これは、配線間隔が広いとひ
さしの間隔も広くなり、配線１０４ｃと配線１０４ｄの
間に反応ガス（ＳｉＨ4 とＮＨ3 ）が十分に供給され、
それによりＳｉＯ2 膜１０６が十分に形成されるためで
ある。しかし、このように配線間隔が広い部分の配線容
量は元々小さく、この部分において空洞を有していない
通常のＳｉＯ2 膜を用いても、ＬＳＩ等の半導体装置の
動作速度に影響を与えることはない。
【００３２】また、このＳｉＯ2 膜１０６は、上で説明
したように一般に良く用いられているＳｉＯ2 膜の形成
プロセスで形成されている。そのため、従来の技術の項
で説明したＨＳＱ膜のように、熱アニールプロセスに対
する安定性が悪いという問題も無いし、テフロン系の膜
のように、下地のＳｉＯ2 膜と密着性が悪いという問題
も無い。そして、有機ポリマ系の膜のように、Ｏ2 アッ
シングにより膜が侵されるという問題も無い。
【００３３】なお、本実施形態では、ＳｉＮ膜１０５上
にＳｉＯ2 膜１０６を形成したが、このＳｉＯ2 膜１０
６に代えて、ＰＳＧ膜やＦＳＧ膜を形成しても良い。更
に、本実施形態では、配線用の膜としてアルミニウム膜
１０４を用いているが、このアルミニウム膜に代えてＣ
ｕ（銅）膜を用いても構わない。Ｃｕ（銅）の電気抵抗
はアルミニウムのそれよりも小さいため、ＬＳＩ等の半
導体装置の内部の配線にＣｕ（銅）を用いることによ
り、アルミニウムを用いる場合に比べて、その半導体装
置の動作速度を速くすることができる。
【００３４】（２）第２の実施の形態 次に、本発明に係る第２の実施の形態について、図２
（ａ）〜（ｄ）、図３（ａ）〜（ｄ）、及び図４（ａ）
〜（ｂ）を参照しながら説明する。第２の実施の形態
は、第１の実施の形態で用いたＳｉＮ膜１０５に代え
て、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏ
ｎ）膜を第１の絶縁膜として用いるというものである。
なお、それ以外については第１の実施の形態と同様なの
で、第１の実施の形態で説明したものについては第１の
実施の形態で用いた図、及び記号を使い、その説明を省
略する。
【００３５】第１の実施の形態において、ＳｉＮ膜１０
５とＳｉＯ2 膜１０６とをあわせた膜全体の誘電率は、
当然ＳｉＮ膜１０５の誘電率に依存する。すなわち、Ｓ
ｉＮ膜１０５の誘電率が高いと、それにつられて膜全体
の誘電率も高くなり、ＳｉＮ膜１０５の誘電率が低いと
膜全体の誘電率も低くなる。従って、膜全体の誘電率を
更に低くするには、ＳｉＮ膜１０５よりも低い誘電率の
膜を該ＳｉＮ膜１０５の代わりに用いれば良い。 Ｓｉ
Ｎ膜１０５の誘電率は約７．０であり、これより低い誘
電率の膜として、本願発明者はＤＬＣ膜に着目した。Ｄ
ＬＣ膜は、ｓｐ 3 結合を主体としたアモルファスな炭素
の薄膜であり、これを形成するにはＥＣＲプラズマＣＶ
Ｄ法や高密度プラズマＣＶＤ法、それに平行平板フィラ
メント加熱ＣＶＤ法等が用いられる。
【００３６】このＤＬＣ膜は絶縁耐圧が１０6 Ｖ／ｃｍ
と高いため、絶縁膜として用いるのに都合が良い。更
に、ＤＬＣ膜は物理的にも化学的にも安定である。その
ため、アルミニウム膜１０４の側部１０４ａをサイドエ
ッチングする際に、それと同時にＤＬＣ膜がサイドエッ
チングされることは無い。これにより、ＤＬＣ膜のひさ
し部分１０５ａが形成され易くなり、空洞１０７も形成
され易くなる。
【００３７】ところで、このＤＬＣ膜の誘電率は、膜中
に形成されている気泡の大きさや数によって変動する。
本願発明者の測定によると、膜中に気泡が多く存在する
場合、ＤＬＣ膜の誘電率は２．４〜２．７となった。こ
の値は、ＳｉＮ膜の誘電率（約７．０）よりもずっと低
い値である。従って、第１の実施の形態におけるＳｉＮ
膜１０５に代えてＤＬＣ膜を用いることにより、第１の
実施の形態よりも更に誘電率の低い層間絶縁膜を形成す
ることができる。すなわち、ＤＬＣ膜とＳｉＯ2 膜１０
６とをあわせた膜全体の誘電率は、ＳｉＮ膜１０５とＳ
ｉＯ2 膜１０６とをあわせた膜全体の誘電率よりも低く
なる。
【００３８】なお、ＳｉＯ2 膜１０６の内部に空洞が形
成されているため、該ＳｉＯ2 膜１０６の誘電率が通常
のＳｉＯ2 膜よりも低くなるということは、第１の実施
の形態で説明したのと同様である。そして、ＳｉＯ2 膜
１０６には従来用いられている低誘電率の膜（ＨＳＱ
膜、テフロン系の膜、及び有機ポリマ系の膜）における
問題が生じないというのも第１の実施の形態で説明した
とおりである。更に、アルミニウム膜１０４に代えてＣ
ｕ膜を用いても良いということも第１の実施の形態で説
明したとおりである。
【００３９】
【発明の効果】以上説明したように、本発明に係る層間
絶縁膜の形成方法によれば、配線の間隔が狭い部分にお
いて、該配線間を満たす第１の絶縁膜中に空洞が形成さ
れる。この空洞により、配線間を満たす第１の絶縁膜の
誘電率が小さくなり、該配線間の電気容量を小さくする
ことができる。
【００４０】また、本発明に係る半導体装置によれば、
該半導体装置中に本発明に係る層間絶縁膜の形成方法で
形成された層間絶縁膜を用いる。そのため、半導体装置
中の配線間の電気容量を小さくすることができ、該半導
体装置の動作速度を従来に比べて速くすることができ
る。
【図面の簡単な説明】
【図１】 従来例に係るＨＳＱ膜のアニール時間と誘電
率との関係を示すグラフである。
【図２】 本発明の第１の実施の形態及び第２の実施の
形態に係る層間絶縁膜の形成方法について示す断面図
（その１）である。
【図３】 本発明の第１の実施の形態及び第２の実施の
形態に係る層間絶縁膜の形成方法について示す断面図
（その２）である。
【図４】 本発明の第１の実施の形態及び第２の実施の
形態に係る層間絶縁膜の形成方法について示す断面図
（その３）である。
【符号の説明】
１０１ シリコン基板、 １０２ ＢＰＳＧ膜、 １０２ ＢＰＳＧ膜の表面、 １０３ 被形成体、 １０４ アルミニウム膜又はＣｕ（銅）膜（金属
膜）、 １０４ａ アルミニウム膜又はＣｕ（銅）膜（金属膜）
の側部、 １０４ｂ、１０４ｃ、１０４ｄ 配線、 １０５ ＳｉＮ膜又はＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉ
ｋｅ Ｃａｒｂｏｎ）膜（第１の絶縁膜）、 １０５ａ ＳｉＮ膜又はＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉ
ｋｅ Ｃａｒｂｏｎ）膜（第１の絶縁膜）のひさし部
分、 １０６ レジスト、 １０７ 空洞、 １０８ａ 配線間隔の狭い部分、 １０８ｂ 配線間隔の広い部分、 １０９ 凹部。
フロントページの続き (72)発明者 黒飛 誠 東京都港区三田３−11−28キヤノン販売 株式会社内 (72)発明者 於久 泰三 東京都港区三田３−11−28キヤノン販売 株式会社内 (56)参考文献 特開 平１−296644（ＪＰ，Ａ) 特開 平４−73964（ＪＰ，Ａ) 特開 昭61−194850（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 被形成体の上に金属膜を形成する工程
    と、 前記金属膜の上にＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ
    Ｃａｒｂｏｎ）膜から成る第１の絶縁膜を形成する工程
    と、 前記第１の絶縁膜を選択的にエッチングして該第１の絶
    縁膜のパターンを形成する工程と、 前記第１の絶縁膜をマスクとして前記金属膜をエッチン
    グし、該金属膜のパターンを形成する工程と、 前記金属膜の側部を選択的にエッチングし、該金属膜上
    に前記第１の絶縁膜のひさし部分を形成する工程と、 全体に第２の絶縁膜を形成する工程とを含む層間絶縁膜
    の形成方法。
  2. 【請求項２】 前記金属膜はアルミニウム膜又はＣｕ
    （銅）膜であることを特徴とする請求項１に記載の層間
    絶縁膜の形成方法。
  3. 【請求項３】 前記第１の絶縁膜のひさし部分を形成す
    る工程は、塩素を反応ガス中に含むプラズマエッチン
    グ、又はホットリン酸液を用いるウエットエッチングで
    前記金属膜の側部を選択的にエッチングすることを特徴
    とする請求項２に記載の層間絶縁膜の形成方法。
  4. 【請求項４】 前記第２の絶縁膜は、ＳｉＯ2 膜、ＰＳ
    Ｇ膜、ＦＳＧ膜のうちのいずれか一であることを特徴と
    する請求項１から請求項３のいずれか一に記載の層間絶
    縁膜の形成方法。
  5. 【請求項５】請求項１から請求項４のいずれか一に記載
    の層間絶縁膜の形成方法により形成された層間絶縁膜を
    備えた半導体装置。
JP11162917A 1999-06-09 1999-06-09 層間絶縁膜の形成方法、及び半導体装置 Expired - Lifetime JP3074171B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11162917A JP3074171B1 (ja) 1999-06-09 1999-06-09 層間絶縁膜の形成方法、及び半導体装置
US09/572,258 US6472330B1 (en) 1999-06-09 2000-05-17 Method for forming an interlayer insulating film, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11162917A JP3074171B1 (ja) 1999-06-09 1999-06-09 層間絶縁膜の形成方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP3074171B1 true JP3074171B1 (ja) 2000-08-07
JP2000353740A JP2000353740A (ja) 2000-12-19

Family

ID=15763695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11162917A Expired - Lifetime JP3074171B1 (ja) 1999-06-09 1999-06-09 層間絶縁膜の形成方法、及び半導体装置

Country Status (2)

Country Link
US (1) US6472330B1 (ja)
JP (1) JP3074171B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002908B4 (de) * 2004-01-20 2008-01-24 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements oder einer mikromechanischen Struktur
JP4731262B2 (ja) * 2005-09-22 2011-07-20 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置および、不揮発性半導体記憶装置の製造方法
US8603773B2 (en) * 2008-09-19 2013-12-10 Beckman Coulter Method and system for analyzing a blood sample
JP5485309B2 (ja) * 2012-01-30 2014-05-07 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04185693A (ja) * 1990-11-21 1992-07-02 Hitachi Ltd 抵抗膜のエッチング液組成物及びそれを使用したエッチング方法
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6160316A (en) * 1998-03-04 2000-12-12 Advanced Micro Devices, Inc. Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths

Also Published As

Publication number Publication date
US6472330B1 (en) 2002-10-29
JP2000353740A (ja) 2000-12-19

Similar Documents

Publication Publication Date Title
US6180531B1 (en) Semiconductor manufacturing method
US6040248A (en) Chemistry for etching organic low-k materials
US5219791A (en) TEOS intermetal dielectric preclean for VIA formation
US6573175B1 (en) Dry low k film application for interlevel dielectric and method of cleaning etched features
US6174800B1 (en) Via formation in a poly(arylene ether) inter metal dielectric layer
JP2000058536A (ja) 半導体装置及びその製造方法
US6605855B1 (en) CVD plasma process to fill contact hole in damascene process
US5639345A (en) Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate
US20020094695A1 (en) Method of dry etching organic SOG film
US5776832A (en) Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
JP2000133710A (ja) 半導体装置及びその製造方法
US6114253A (en) Via patterning for poly(arylene ether) used as an inter-metal dielectric
JP3312604B2 (ja) 半導体装置の製造方法
JP3074171B1 (ja) 層間絶縁膜の形成方法、及び半導体装置
US6413438B1 (en) Method of forming via hole by dry etching
JP2000174019A (ja) 半導体装置及びその製造方法
US20010044202A1 (en) Method of preventing copper poisoning in the fabrication of metal interconnects
US6861329B2 (en) Method of manufacturing capacitor in semiconductor devices
JP3000935B2 (ja) 半導体装置の製造方法
US6475901B2 (en) Method for manufacturing semiconductor device having a multi-layer interconnection
JPH08181146A (ja) 半導体装置の製造方法
US6399284B1 (en) Sub-lithographic contacts and vias through pattern, CVD and etch back processing
KR100460745B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20030043201A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000523