JP5485309B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5485309B2 JP5485309B2 JP2012017263A JP2012017263A JP5485309B2 JP 5485309 B2 JP5485309 B2 JP 5485309B2 JP 2012017263 A JP2012017263 A JP 2012017263A JP 2012017263 A JP2012017263 A JP 2012017263A JP 5485309 B2 JP5485309 B2 JP 5485309B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- gap
- gap control
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 32
- 230000004888 barrier function Effects 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000005755 formation reaction Methods 0.000 description 9
- 230000035882 stress Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Description
後述する実施形態は、概ね、半導体装置及びその製造方法に関する。
半導体装置においては、大容量化や低コスト化を図るために配線のピッチ寸法の微細化が進められている。この様な微細化が進むと隣接する配線同士の間においてリークが発生しやすくなる。
そのため、隣接する配線同士の間に空隙（エアギャップ）を設け、隣接する配線同士の間におけるリークの抑制を図る技術が提案されている。
しかしながら、隣接する配線同士の間に空隙を設けると、空隙の頂部近傍において応力集中が生じやすくなるので、機械的強度が低下するおそれがある。
そのため、隣接する配線同士の間に空隙（エアギャップ）を設け、隣接する配線同士の間におけるリークの抑制を図る技術が提案されている。
しかしながら、隣接する配線同士の間に空隙を設けると、空隙の頂部近傍において応力集中が生じやすくなるので、機械的強度が低下するおそれがある。
本発明が解決しようとする課題は、隣接する配線同士の間におけるリーク、および機械的強度の低下を抑制することができる半導体装置及びその製造方法を提供することである。
実施形態に係る半導体装置は、シリコンを含む基板と、前記基板の上方に設けられる複数の配線と、前記複数の配線の上に設けられ、前記配線の幅寸法よりも長い幅寸法を有し、シリコン窒化物を含む空隙制御部と、を備えている。そして、隣接する前記複数の配線同士の間には、空隙が設けられ、前記空隙の頂部は、隣接する前記空隙制御部同士の間であって、前記配線の上面よりも上方、且つ、前記空隙制御部の下面位置と上面位置との間に設けられている。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
また、半導体装置には、不揮発性半導体記憶装置などの半導体記憶装置や、マイクロプロセッサなどのロジック半導体装置などがあるが、ここでは一例として、半導体装置が不揮発性半導体記憶装置の一種であるフラッシュメモリである場合を例に挙げて説明する。
また、半導体装置には、不揮発性半導体記憶装置などの半導体記憶装置や、マイクロプロセッサなどのロジック半導体装置などがあるが、ここでは一例として、半導体装置が不揮発性半導体記憶装置の一種であるフラッシュメモリである場合を例に挙げて説明する。
[第１の実施形態]
図１は、第１の実施形態に係る半導体装置を例示するための模式図である。
なお、図１（ａ）は半導体装置を例示するための模式断面図、図１（ｂ）は図１（ａ）におけるＡ部の模式拡大図である。
フラッシュメモリである半導体装置１には、データを記憶するメモリセルが形成されたメモリ領域と、メモリ領域のメモリセルを駆動する周辺回路が形成された周辺回路領域とが設けられる。ここでは一例として、メモリ領域についての例示をする。
図１は、第１の実施形態に係る半導体装置を例示するための模式図である。
なお、図１（ａ）は半導体装置を例示するための模式断面図、図１（ｂ）は図１（ａ）におけるＡ部の模式拡大図である。
フラッシュメモリである半導体装置１には、データを記憶するメモリセルが形成されたメモリ領域と、メモリ領域のメモリセルを駆動する周辺回路が形成された周辺回路領域とが設けられる。ここでは一例として、メモリ領域についての例示をする。
図１（ａ）に示すように、半導体装置１は、シリコンを含む基板１１と、基板１１の上に設けられた複数のメモリセルとを有している。
メモリセルは、周囲が図示しない素子分離絶縁膜で囲まれたアクティブエリア（素子形成領域；活性領域）の上に設けられている。
メモリセルは、周囲が図示しない素子分離絶縁膜で囲まれたアクティブエリア（素子形成領域；活性領域）の上に設けられている。
基板１１の上には、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７、空隙制御部８、絶縁膜９、層間絶縁膜１０が積層するようにして設けられている。
本実施の形態においては、半導体装置１がフラッシュメモリであるため、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５がメモリセルを構成する。
本実施の形態においては、半導体装置１がフラッシュメモリであるため、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５がメモリセルを構成する。
トンネル絶縁膜２は、基板１１の上に設けられている。この場合、トンネル絶縁膜２は、アクティブエリアの上に設けられている。トンネル絶縁膜２は、例えば、厚み寸法が３ｎｍ〜１５ｎｍ程度のシリコン酸化膜やシリコン酸窒化膜などを用いたものとすることができる。
浮遊ゲート３は、トンネル絶縁膜２の上に設けられている。浮遊ゲート３は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のポリシリコン膜などを用いたものとすることができる。この場合、導電性を得るために、例えば、リンやヒ素などが、１０１８ａｔｏｍｓ／ｃｍ３〜１０２１ａｔｏｍｓ／ｃｍ３程度の濃度となるようにドープされたものとすることができる。
浮遊ゲート３は、トンネル絶縁膜２の上に設けられている。浮遊ゲート３は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のポリシリコン膜などを用いたものとすることができる。この場合、導電性を得るために、例えば、リンやヒ素などが、１０１８ａｔｏｍｓ／ｃｍ３〜１０２１ａｔｏｍｓ／ｃｍ３程度の濃度となるようにドープされたものとすることができる。
ゲート間絶縁膜４は、浮遊ゲート３の上に設けられている。ゲート間絶縁膜４は、例えば、厚み寸法が５ｎｍ〜３０ｎｍ程度の絶縁膜を用いたものとすることができる。この場合、ゲート間絶縁膜４は、例えば、シリコン酸化膜や、シリコン酸窒化膜などを用いたものとすることができる。また、ゲート間絶縁膜４は、例えば、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜（ＯＮＯ膜）などの積層膜を用いたものとすることもできる。
制御ゲート５は、ゲート間絶縁膜４の上に設けられている。制御ゲート５は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のポリシリコン膜などを用いたものとすることができる。この場合、導電性を得るために、例えば、リン、ヒ素、ボロンなどが、１０１８ａｔｏｍｓ／ｃｍ３〜１０２１ａｔｏｍｓ／ｃｍ３程度の濃度となるようにドープされたものとすることができる。
あるいは、形成されたポリシリコン膜の上にＷ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｏなどの金属膜を形成し、その後、熱処理を行いシリサイド膜とすることで、シリサイド膜とポリシリコン膜とが積層された積層構造を有する制御ゲート５とすることもできる。
あるいは、形成されたポリシリコン膜の上にＷ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｏなどの金属膜を形成し、その後、熱処理を行いシリサイド膜とすることで、シリサイド膜とポリシリコン膜とが積層された積層構造を有する制御ゲート５とすることもできる。
バリア膜６は、制御ゲート５の上に設けられている。バリア膜６は、配線７を形成する材料が制御ゲート５中などに拡散することを防止するために設けられている。バリア膜６は、例えば、厚み寸法が５ｎｍ〜１５ｎｍ程度の金属膜や、金属窒化膜などを用いたものとすることができる。バリア膜６は、例えば、窒化タングステン膜を用いたものとすることができる。
配線７は、複数のメモリセルの上方にそれぞれ設けられている。
配線７は、例えば、ワード線とすることができる。配線７は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のタングステン膜などを用いたものとすることができる。
配線７は、複数のメモリセルの上方にそれぞれ設けられている。
配線７は、例えば、ワード線とすることができる。配線７は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のタングステン膜などを用いたものとすることができる。
空隙制御部８は、配線７の上に設けられている。空隙制御部８は、例えば、シリコン窒化膜を用いたものとすることができる。
空隙制御部８は、隣接する配線７同士の間におけるリークを抑制するために設けられている。また、空隙制御部８は、空隙１２の頂部１２ａ近傍に発生する応力を緩和するために設けられている。また、空隙制御部８は、空隙１２の頂部１２ａの位置を制御するために設けられている。
なお、空隙制御部８によるリークの抑制、空隙１２の頂部１２ａ近傍に発生する応力の緩和、空隙１２の頂部１２ａの位置の制御に関する詳細は後述する。
空隙制御部８は、隣接する配線７同士の間におけるリークを抑制するために設けられている。また、空隙制御部８は、空隙１２の頂部１２ａ近傍に発生する応力を緩和するために設けられている。また、空隙制御部８は、空隙１２の頂部１２ａの位置を制御するために設けられている。
なお、空隙制御部８によるリークの抑制、空隙１２の頂部１２ａ近傍に発生する応力の緩和、空隙１２の頂部１２ａの位置の制御に関する詳細は後述する。
絶縁膜９は、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７、空隙制御部８からなる積層体２０を覆うように設けられている。絶縁膜９は、例えば、厚み寸法が２ｎｍ〜２０ｎｍ程度のシリコン酸化膜などを用いたものとすることができる。
層間絶縁膜１０は、積層体２０の上方を覆うように設けられている。
層間絶縁膜１０は、例えば、シリコン酸化膜や、シリコン窒化膜などを用いたものとすることができる。
この場合、隣接するメモリセル同士の間、および、隣接する配線７同士の間には空隙１２が設けられている。
また、空隙１２の頂部１２ａは、隣接する空隙制御部８同士の間であって、空隙制御部８の下面位置と上面位置との間に設けられている。
なお、頂部１２ａの位置に関する詳細は後述する。
層間絶縁膜１０は、例えば、シリコン酸化膜や、シリコン窒化膜などを用いたものとすることができる。
この場合、隣接するメモリセル同士の間、および、隣接する配線７同士の間には空隙１２が設けられている。
また、空隙１２の頂部１２ａは、隣接する空隙制御部８同士の間であって、空隙制御部８の下面位置と上面位置との間に設けられている。
なお、頂部１２ａの位置に関する詳細は後述する。
積層体２０の両側には、ｎ形拡散層を用いたソース・ドレイン領域１３が設けられている。ソース・ドレイン領域１３は、隣接する積層体２０により共有されている。また、積層体２０の下方であってソース・ドレイン領域１３同士の間がチャネル領域１４となる。
その他、メモリ領域には、図示しない保護膜やコンタクトなどの要素を設けることができるが、これらの要素には既知の技術を適用することができるので詳細な説明は省略する。
次に、空隙制御部８と空隙１２に関してさらに例示をする。
配線７のピッチ寸法が短くなると、隣接する配線７同士の間においてリークが発生しやすくなる。そのため、隣接する配線７同士の間に空隙１２を設けることで、隣接する配線７同士の間におけるリークを抑制するようにしている。
ところが、配線７のピッチ寸法がさらに短くなると、隣接する配線７同士の間におけるリークの抑制が不充分となる場合がある。
配線７のピッチ寸法が短くなると、隣接する配線７同士の間においてリークが発生しやすくなる。そのため、隣接する配線７同士の間に空隙１２を設けることで、隣接する配線７同士の間におけるリークを抑制するようにしている。
ところが、配線７のピッチ寸法がさらに短くなると、隣接する配線７同士の間におけるリークの抑制が不充分となる場合がある。
この場合、図１（ｂ）に示すように、リーク電流Ｌは、隣接する配線７同士の間に設けられた空隙１２と、層間絶縁膜１０との界面に沿って流れるものと考えられる。
すなわち、リーク電流Ｌは、空隙１２の頂部１２ａの上方を回り込むようにして流れるものと考えられる。
そのため、空隙１２の頂部１２ａの位置が配線７の上面より上方となるようにすれば、リーク電流Ｌが流れる距離が長くなり電気抵抗が増加することになるので、リーク電流Ｌを抑制することができる。
すなわち、リーク電流Ｌは、空隙１２の頂部１２ａの上方を回り込むようにして流れるものと考えられる。
そのため、空隙１２の頂部１２ａの位置が配線７の上面より上方となるようにすれば、リーク電流Ｌが流れる距離が長くなり電気抵抗が増加することになるので、リーク電流Ｌを抑制することができる。
ここで、空隙１２の頂部１２ａは、尖った形状となる。そのため、空隙１２の頂部１２ａにおいて応力集中が生じやすくなり機械的強度が低下するおそれがある。
例えば、半導体装置１の製造工程において、ＣＭＰ(Chemical Mechanical Polishing）法を用いた平坦化などを行うと頂部１２ａ近傍に応力が集中しやすくなる。また、各種の熱処理などを行うと頂部１２ａ近傍に熱応力が集中しやすくなる。
そのため、半導体装置１においては、空隙制御部８を設けることで頂部１２ａ近傍に発生する応力を緩和するようにしている。
例えば、半導体装置１の製造工程において、ＣＭＰ(Chemical Mechanical Polishing）法を用いた平坦化などを行うと頂部１２ａ近傍に応力が集中しやすくなる。また、各種の熱処理などを行うと頂部１２ａ近傍に熱応力が集中しやすくなる。
そのため、半導体装置１においては、空隙制御部８を設けることで頂部１２ａ近傍に発生する応力を緩和するようにしている。
この場合、空隙１２の頂部１２ａが空隙制御部８の上面よりも上方に設けられていると、リーク電流Ｌの抑制をより効果的に行うことができる。
しかしながら、空隙１２の頂部１２ａが空隙制御部８の上面よりも上方に設けられていると、頂部１２ａ近傍に発生する応力を緩和することが難しくなる。
そのため、半導体装置１においては、空隙１２の頂部１２ａは、隣接する空隙制御部８同士の間であって、空隙制御部８の下面位置と上面位置との間に設けられている。
しかしながら、空隙１２の頂部１２ａが空隙制御部８の上面よりも上方に設けられていると、頂部１２ａ近傍に発生する応力を緩和することが難しくなる。
そのため、半導体装置１においては、空隙１２の頂部１２ａは、隣接する空隙制御部８同士の間であって、空隙制御部８の下面位置と上面位置との間に設けられている。
すなわち、空隙制御部８の下面位置（配線７の上面位置）よりも上方に空隙１２の頂部１２ａを設けることで、リーク電流Ｌを抑制するようにしている。
また、空隙制御部８の上面位置よりも下方に空隙１２の頂部１２ａを設けることで、頂部１２ａ近傍に発生する応力を緩和するようにしている。
また、空隙制御部８の上面位置よりも下方に空隙１２の頂部１２ａを設けることで、頂部１２ａ近傍に発生する応力を緩和するようにしている。
ここで、空隙１２は、層間絶縁膜１０を設ける際に隣接する積層体２０同士の間が埋め込まれないようにすることで形成することができる。
例えば、成膜条件を調整することで、埋め込み性の悪い成膜を行い空隙１２を形成することができる。
しかしながら、成膜条件を調整するだけで空隙１２を形成するようにすると、空隙１２の頂部１２ａの位置がばらつくことになる。
例えば、成膜条件を調整することで、埋め込み性の悪い成膜を行い空隙１２を形成することができる。
しかしながら、成膜条件を調整するだけで空隙１２を形成するようにすると、空隙１２の頂部１２ａの位置がばらつくことになる。
そのため、半導体装置１においては、空隙制御部８の幅寸法Ｗ１が配線７の幅寸法Ｗ２よりも長くなっている。
このようにすれば、隣接する空隙制御部８同士の間における寸法Ｓ１が隣接する配線７同士の間の寸法Ｓ２よりも短くなる。
そのため、層間絶縁膜１０を設ける際に隣接する積層体２０同士の間が埋め込まれにくくなるので、空隙１２の頂部１２ａの位置制御が容易となる。
その結果、空隙１２の頂部１２ａの位置のばらつきを抑制することができるので、隣接する配線７同士の間におけるリーク、および機械的強度の低下を効果的に抑制することができる。
このようにすれば、隣接する空隙制御部８同士の間における寸法Ｓ１が隣接する配線７同士の間の寸法Ｓ２よりも短くなる。
そのため、層間絶縁膜１０を設ける際に隣接する積層体２０同士の間が埋め込まれにくくなるので、空隙１２の頂部１２ａの位置制御が容易となる。
その結果、空隙１２の頂部１２ａの位置のばらつきを抑制することができるので、隣接する配線７同士の間におけるリーク、および機械的強度の低下を効果的に抑制することができる。
ここで、空隙制御部８の幅寸法Ｗ１と、配線７の幅寸法Ｗ２との差が小さすぎると空隙１２の頂部１２ａの位置制御が難しくなる。
本発明者らの得た知見によれば、空隙制御部８の幅寸法Ｗ１は、配線７の幅寸法Ｗ２の１．０５倍以上とすることが好ましい。
その様にすれば、空隙１２の頂部１２ａの位置制御が容易となる。
本発明者らの得た知見によれば、空隙制御部８の幅寸法Ｗ１は、配線７の幅寸法Ｗ２の１．０５倍以上とすることが好ましい。
その様にすれば、空隙１２の頂部１２ａの位置制御が容易となる。
また、空隙制御部８の厚み寸法Ｈを短くしすぎると、空隙制御部８の下面位置と上面位置との間に空隙１２の頂部１２ａを設けることが難しくなる。
空隙制御部８の厚み寸法Ｈを長くしすぎると、アスペクト比が大きくなるので積層体２０の加工が困難となるおそれがある。
本発明者らの得た知見によれば、空隙制御部８の厚み寸法Ｈは、５ｎｍ以上、５０ｎｍ以下とすることが好ましい。
その様にすれば、空隙１２の頂部１２ａの位置制御と、積層体２０の加工とを容易とすることができる。
空隙制御部８の厚み寸法Ｈを長くしすぎると、アスペクト比が大きくなるので積層体２０の加工が困難となるおそれがある。
本発明者らの得た知見によれば、空隙制御部８の厚み寸法Ｈは、５ｎｍ以上、５０ｎｍ以下とすることが好ましい。
その様にすれば、空隙１２の頂部１２ａの位置制御と、積層体２０の加工とを容易とすることができる。
空隙制御部８の断面形状は矩形であるがこれに限定されるわけではない。
例えば、空隙制御部の断面形状は台形や六角形などの他の多角形とすることもできる。 図２は、他の実施形態に係る空隙制御部を例示するための模式断面図である。
図２（ａ）は、空隙制御部１８の断面形状が等脚台形の場合である。
この場合、空隙制御部１８の幅寸法Ｗ１１が配線７の幅寸法Ｗ２よりも長くなっている。
そのため、隣接する空隙制御部１８同士の間における寸法Ｓ１が隣接する配線７同士の間の寸法Ｓ２よりも短くなる。
例えば、空隙制御部の断面形状は台形や六角形などの他の多角形とすることもできる。 図２は、他の実施形態に係る空隙制御部を例示するための模式断面図である。
図２（ａ）は、空隙制御部１８の断面形状が等脚台形の場合である。
この場合、空隙制御部１８の幅寸法Ｗ１１が配線７の幅寸法Ｗ２よりも長くなっている。
そのため、隣接する空隙制御部１８同士の間における寸法Ｓ１が隣接する配線７同士の間の寸法Ｓ２よりも短くなる。
図２（ｂ）は、空隙制御部２８の断面形状が六角形の場合である。
この場合、空隙制御部２８の幅寸法Ｗ１２が配線７の幅寸法Ｗ２よりも長くなっている。
そのため、隣接する空隙制御部２８同士の間における寸法Ｓ１が隣接する配線７同士の間の寸法Ｓ２よりも短くなる。
この場合、空隙制御部２８の幅寸法Ｗ１２が配線７の幅寸法Ｗ２よりも長くなっている。
そのため、隣接する空隙制御部２８同士の間における寸法Ｓ１が隣接する配線７同士の間の寸法Ｓ２よりも短くなる。
ここで、本発明者らの得た知見によれば、隣接する空隙制御部同士の間における寸法が最も短くなる位置の近傍に空隙１２の頂部１２ａが形成されやすくなる。
例えば、図２（ａ）に例示をしたものの場合には、角部１８ａの位置の近傍に空隙１２の頂部１２ａが形成されやすくなる。
図２（ｂ）に例示をしたものの場合には、角部２８ａの位置の近傍に空隙１２の頂部１２ａが形成されやすくなる。
例えば、図２（ａ）に例示をしたものの場合には、角部１８ａの位置の近傍に空隙１２の頂部１２ａが形成されやすくなる。
図２（ｂ）に例示をしたものの場合には、角部２８ａの位置の近傍に空隙１２の頂部１２ａが形成されやすくなる。
この場合、空隙制御部２８の方が角部２８ａの位置が上方にあるので、空隙１２の頂部１２ａがより上方に形成されやすくなる。
この場合、空隙１２の頂部１２ａをより上方に形成すれば、リーク電流Ｌをより抑制することができる。
一方、空隙１２の頂部１２ａを空隙制御部の下面位置と上面位置との間に形成すれば、頂部１２ａ近傍に発生する応力を緩和できることに大きな違いはない。
そのため、空隙制御部２８のように、下面位置と上面位置との間に角部を有するような断面形状とすることがより好ましい。
この場合、空隙１２の頂部１２ａをより上方に形成すれば、リーク電流Ｌをより抑制することができる。
一方、空隙１２の頂部１２ａを空隙制御部の下面位置と上面位置との間に形成すれば、頂部１２ａ近傍に発生する応力を緩和できることに大きな違いはない。
そのため、空隙制御部２８のように、下面位置と上面位置との間に角部を有するような断面形状とすることがより好ましい。
また、空隙制御部は、空隙制御部８、１８のように単一の層からなるものとすることもできるし、空隙制御部２８のように複数の層が積層されたものとすることもできる。
また、複数の層が積層された空隙制御部とする場合には、空隙制御部の断面を所定の形状に加工する際の加工性を考慮することができる。
例えば、空隙制御部は、エッチングレートの異なる複数の層を有するものとすることができる。ここで、「エッチングレート」が「異なる」とは、少なくとも特定のエッチングによるエッチング速度が異なることを意味する。したがって、例えば、あるエッチング方法あるいはエッチング条件によるエッチング速度が２層のあいだで同一であっても、他のエッチング方法あるいはエッチング条件によるエッチング速度が２層のあいだで異なる場合には、これら２層は、「エッチングレート」が「異なる」こととなる。
この場合、複数の層は、隣接する層のエッチングレートが互いに異なるものとすることができる。
また、複数の層が積層された空隙制御部とする場合には、空隙制御部の断面を所定の形状に加工する際の加工性を考慮することができる。
例えば、空隙制御部は、エッチングレートの異なる複数の層を有するものとすることができる。ここで、「エッチングレート」が「異なる」とは、少なくとも特定のエッチングによるエッチング速度が異なることを意味する。したがって、例えば、あるエッチング方法あるいはエッチング条件によるエッチング速度が２層のあいだで同一であっても、他のエッチング方法あるいはエッチング条件によるエッチング速度が２層のあいだで異なる場合には、これら２層は、「エッチングレート」が「異なる」こととなる。
この場合、複数の層は、隣接する層のエッチングレートが互いに異なるものとすることができる。
例えば、図２（ｂ）に例示をしたように、空隙制御部２８は層２８ｂ、層２８ｃ、層２８ｄが積層されたものとすることができる。
そして、例えば、層２８ｂと層２８ｄとのエッチングレートが同等となるようにし、層２８ｃのエッチングレートが層２８ｂと層２８ｄとのエッチングレートよりも低くなるようにする。
その様にすれば、層２８ｂと層２８ｄとがエッチングされやすくなるので、空隙制御部２８の断面を六角形に加工することが容易となる。
そして、例えば、層２８ｂと層２８ｄとのエッチングレートが同等となるようにし、層２８ｃのエッチングレートが層２８ｂと層２８ｄとのエッチングレートよりも低くなるようにする。
その様にすれば、層２８ｂと層２８ｄとがエッチングされやすくなるので、空隙制御部２８の断面を六角形に加工することが容易となる。
また、空隙制御部１８の場合も複数の層が積層された空隙制御部とするができる。
この場合、下方の層になるほどエッチングレートが低くなるようにすれば、空隙制御部１８の断面を等脚台形に加工することが容易となる。
なお、エッチングレートは、各層を成膜する際の材料を変えることなどにより変化させることができる。
また、空隙制御部の断面形状を台形や六角形などの多角形とする場合には、空隙制御部の側面（隣接する空隙制御部に面する側の面）が空隙制御部の下面に対してなす角度が所定の範囲内となるようにすることが好ましい。
なお、空隙制御部の側面に面が複数ある場合には、最も上方にある面が空隙制御部の下面に対してなす角度が所定の範囲内となるようにすることが好ましい。
この場合、下方の層になるほどエッチングレートが低くなるようにすれば、空隙制御部１８の断面を等脚台形に加工することが容易となる。
なお、エッチングレートは、各層を成膜する際の材料を変えることなどにより変化させることができる。
また、空隙制御部の断面形状を台形や六角形などの多角形とする場合には、空隙制御部の側面（隣接する空隙制御部に面する側の面）が空隙制御部の下面に対してなす角度が所定の範囲内となるようにすることが好ましい。
なお、空隙制御部の側面に面が複数ある場合には、最も上方にある面が空隙制御部の下面に対してなす角度が所定の範囲内となるようにすることが好ましい。
例えば、図２（ａ）、（ｂ）に例示をする面１８ｂ、２８ｅが空隙制御部１８、２８の下面に対してなす角度θが８６°以下となるようにすることが好ましい。
その様にすれば、角部１８ａ、２８ａの位置の近傍に空隙１２の頂部１２ａがより形成されやすくなる。
その様にすれば、角部１８ａ、２８ａの位置の近傍に空隙１２の頂部１２ａがより形成されやすくなる。
[第２の実施形態]
次に、第２の実施形態に係る半導体装置の製造方法を例示する。
図３は、第２の実施形態に係る半導体装置の製造方法を例示するための模式工程断面図である。
なお、図３は、前述した半導体装置１を製造する場合である。
また、半導体装置１の製造においては、ソース・ドレイン領域１３、保護膜、コンタクト、周辺回路なども形成されるが、これらの形成には既知の技術を適用することができる。
そのため、ここでは、これらの説明は省略するものとし、主にメモリセルの部分の形成について例示をする。
次に、第２の実施形態に係る半導体装置の製造方法を例示する。
図３は、第２の実施形態に係る半導体装置の製造方法を例示するための模式工程断面図である。
なお、図３は、前述した半導体装置１を製造する場合である。
また、半導体装置１の製造においては、ソース・ドレイン領域１３、保護膜、コンタクト、周辺回路なども形成されるが、これらの形成には既知の技術を適用することができる。
そのため、ここでは、これらの説明は省略するものとし、主にメモリセルの部分の形成について例示をする。
まず、シリコンを含み所望の不純物がドープされた基板１１の上にトンネル絶縁膜２となる膜を形成する。
トンネル絶縁膜２となる膜の形成は、例えば、熱酸化法などを用いて行うことができる。
トンネル絶縁膜２となる膜は、例えば、厚み寸法が３ｎｍ〜１５ｎｍ程度のシリコン酸化膜やシリコン酸窒化膜などとすることができる。
トンネル絶縁膜２となる膜の形成は、例えば、熱酸化法などを用いて行うことができる。
トンネル絶縁膜２となる膜は、例えば、厚み寸法が３ｎｍ〜１５ｎｍ程度のシリコン酸化膜やシリコン酸窒化膜などとすることができる。
次に、トンネル絶縁膜２となる膜の上に、浮遊ゲート３となる膜を形成する。
浮遊ゲート３となる膜の形成は、例えば、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法などを用いて行うことができる。
浮遊ゲート３となる膜は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のポリシリコン膜などとすることができる。
この場合、導電性を得るために、例えば、リンやヒ素などが、１０１８ａｔｏｍｓ／ｃｍ３〜１０２１ａｔｏｍｓ／ｃｍ３程度の濃度となるようにドープされたものとすることができる。
また、浮遊ゲート３となる膜を形成した後に、所望のアニール処理を行うようにすることができる。
浮遊ゲート３となる膜の形成は、例えば、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法などを用いて行うことができる。
浮遊ゲート３となる膜は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のポリシリコン膜などとすることができる。
この場合、導電性を得るために、例えば、リンやヒ素などが、１０１８ａｔｏｍｓ／ｃｍ３〜１０２１ａｔｏｍｓ／ｃｍ３程度の濃度となるようにドープされたものとすることができる。
また、浮遊ゲート３となる膜を形成した後に、所望のアニール処理を行うようにすることができる。
次に、浮遊ゲート３となる膜の上に、ゲート間絶縁膜４となる膜を形成する。
ゲート間絶縁膜４となる膜の形成は、例えば、ＬＰＣＶＤ法などを用いて行うことができる。
ゲート間絶縁膜４となる膜は、例えば、厚み寸法が５ｎｍ〜３０ｎｍ程度のシリコン酸化膜、シリコン酸窒化膜、ＯＮＯ膜などとすることができる。
ゲート間絶縁膜４となる膜の形成は、例えば、ＬＰＣＶＤ法などを用いて行うことができる。
ゲート間絶縁膜４となる膜は、例えば、厚み寸法が５ｎｍ〜３０ｎｍ程度のシリコン酸化膜、シリコン酸窒化膜、ＯＮＯ膜などとすることができる。
次に、ゲート間絶縁膜４となる膜の上に、制御ゲート５となる膜を形成する。
制御ゲート５となる膜の形成は、例えば、ＬＰＣＶＤ法などを用いて行うことができる。
制御ゲート５となる膜は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のポリシリコン膜などとすることができる。
この場合、導電性を得るために、例えば、リン、ヒ素、ボロンなどが、１０１８ａｔｏｍｓ／ｃｍ３〜１０２１ａｔｏｍｓ／ｃｍ３程度の濃度となるようにドープされたものとすることができる。
制御ゲート５となる膜の形成は、例えば、ＬＰＣＶＤ法などを用いて行うことができる。
制御ゲート５となる膜は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のポリシリコン膜などとすることができる。
この場合、導電性を得るために、例えば、リン、ヒ素、ボロンなどが、１０１８ａｔｏｍｓ／ｃｍ３〜１０２１ａｔｏｍｓ／ｃｍ３程度の濃度となるようにドープされたものとすることができる。
次に、制御ゲート５となる膜の上に、バリア膜６となる膜を形成する。
バリア膜６となる膜の形成は、例えば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて行うことができる。
バリア膜６となる膜は、例えば、厚み寸法が５ｎｍ〜１５ｎｍ程度の窒化タングステン膜などとすることができる。
バリア膜６となる膜の形成は、例えば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて行うことができる。
バリア膜６となる膜は、例えば、厚み寸法が５ｎｍ〜１５ｎｍ程度の窒化タングステン膜などとすることができる。
次に、バリア膜６となる膜の上に、配線７（例えば、ワード線）となる膜を形成する。 配線７となる膜の形成は、例えば、スパッタリング法などを用いて行うことができる。 配線７となる膜は、例えば、厚み寸法が１０ｎｍ〜５００ｎｍ程度のタングステン膜などとすることができる。
次に、配線７となる膜の上に、空隙制御部８となる膜を形成する。
空隙制御部８となる膜の形成は、例えば、ＣＶＤ法などを用いて行うことができる。
空隙制御部８となる膜は、例えば、厚み寸法が５ｎｍ以上、５０ｎｍ以下のシリコン窒化膜とすることができる。
空隙制御部８となる膜の形成は、例えば、ＣＶＤ法などを用いて行うことができる。
空隙制御部８となる膜は、例えば、厚み寸法が５ｎｍ以上、５０ｎｍ以下のシリコン窒化膜とすることができる。
次に、空隙制御部８となる膜をエッチング加工して、空隙制御部８となる膜の下方に設けられた各層の膜をエッチング加工する際に用いるマスク８ａを形成する。
後述するように、マスク８ａは空隙制御部８となる。
空隙制御部８となる膜のエッチング加工は、例えば、ＲＩＥ（Reactive Ion Etching）法を用いて行うことができる。
空隙制御部８となる膜をエッチング加工する際には、空隙制御部８となる膜の上に設けられたレジストマスクをエッチングマスクとして空隙制御部８となる膜をエッチング加工してマスク８ａを形成する。
後述するように、マスク８ａは空隙制御部８となる。
空隙制御部８となる膜のエッチング加工は、例えば、ＲＩＥ（Reactive Ion Etching）法を用いて行うことができる。
空隙制御部８となる膜をエッチング加工する際には、空隙制御部８となる膜の上に設けられたレジストマスクをエッチングマスクとして空隙制御部８となる膜をエッチング加工してマスク８ａを形成する。
あるいは、空隙制御部８となる膜の上に設けられた膜をエッチング加工してマスクを形成し、このマスクを用いて、空隙制御部８となる膜をエッチング加工してもよい。空隙制御部８となる膜の上に設けられた膜をエッチング加工してマスクを形成するようにすれば、マスク８ａの寸法制御が容易となる。
次に、マスク８ａをエッチングマスクとし、ＲＩＥ法を用いてマスク８ａの下方に設けられた各層の膜を順次エッチング加工する。
この様にして、図３（ａ）に示すような積層体２０ａを形成することができる。すなわち、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７、マスク８ａからなる積層体２０ａを形成することができる。
すなわち、本実施形態に係る半導体装置１の製造方法は、シリコンを含む基板１１の上方に複数の配線７を形成する工程を有する。
この様にして、図３（ａ）に示すような積層体２０ａを形成することができる。すなわち、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７、マスク８ａからなる積層体２０ａを形成することができる。
すなわち、本実施形態に係る半導体装置１の製造方法は、シリコンを含む基板１１の上方に複数の配線７を形成する工程を有する。
次に、図３（ｂ）に示すように、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７からなる積層体の幅寸法を短くする。
この際、マスク８ａが幅寸法Ｗ１を有する空隙制御部８となるように加工する。また、配線７が幅寸法Ｗ２を有するように加工する。
この様な加工を行うことでトンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７、空隙制御部８が積層された積層体２０が形成される。
なお、幅寸法Ｗ１、Ｗ２については、前述したものと同様とすることができるので、これらの説明は省略する。
この様な加工は、例えば、ウェットエッチング法などを用いて行うことができる。
ウエットエッチング法としては、例えば、ウェットエッチャントとして過酸化水素水を用いるものを例示することができる。
この際、マスク８ａが幅寸法Ｗ１を有する空隙制御部８となるように加工する。また、配線７が幅寸法Ｗ２を有するように加工する。
この様な加工を行うことでトンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７、空隙制御部８が積層された積層体２０が形成される。
なお、幅寸法Ｗ１、Ｗ２については、前述したものと同様とすることができるので、これらの説明は省略する。
この様な加工は、例えば、ウェットエッチング法などを用いて行うことができる。
ウエットエッチング法としては、例えば、ウェットエッチャントとして過酸化水素水を用いるものを例示することができる。
なお、前述した空隙制御部１８の場合には、空隙制御部８をさらにエッチング加工するようにする。
前述した空隙制御部２８の場合には、層２８ｃのエッチングレートが層２８ｂと層２８ｄとのエッチングレートよりも低くなっている。そのため、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７をウェットエッチングする際に空隙制御部２８の断面が六角形となる。
前述した空隙制御部２８の場合には、層２８ｃのエッチングレートが層２８ｂと層２８ｄとのエッチングレートよりも低くなっている。そのため、トンネル絶縁膜２、浮遊ゲート３、ゲート間絶縁膜４、制御ゲート５、バリア膜６、配線７をウェットエッチングする際に空隙制御部２８の断面が六角形となる。
すなわち、本実施形態に係る半導体装置１の製造方法は、複数の配線７の上に、配線７の幅寸法よりも長い幅寸法を有する空隙制御部を形成する工程を有する。
この場合、本実施形態に係る半導体装置１の製造方法は、エッチングレートの異なる複数の層を積層する工程をさらに備え、前述した空隙制御部を形成する工程において、積層された複数の層から空隙制御部を形成することができる。
この場合、本実施形態に係る半導体装置１の製造方法は、エッチングレートの異なる複数の層を積層する工程をさらに備え、前述した空隙制御部を形成する工程において、積層された複数の層から空隙制御部を形成することができる。
次に、図３（ｃ）に示すように、積層体２０を覆うようにして絶縁膜９を形成する。
絶縁膜９の形成は、例えば、ＡＬＤ（Atomic Layer Deposition）法などを用いて行うことができる。
絶縁膜９は、例えば、厚み寸法が２ｎｍ〜２０ｎｍ程度のシリコン酸化膜などを用いたものとすることができる。
絶縁膜９の形成は、例えば、ＡＬＤ（Atomic Layer Deposition）法などを用いて行うことができる。
絶縁膜９は、例えば、厚み寸法が２ｎｍ〜２０ｎｍ程度のシリコン酸化膜などを用いたものとすることができる。
次に、図３（ｄ）に示すように、積層体２０の上方を覆うようにして層間絶縁膜１０を形成する。
層間絶縁膜１０は、例えば、シリコン酸化膜や、シリコン窒化膜などを用いたものとすることができる。
層間絶縁膜１０の形成は、例えば、ＰＥＣＶＤ（Plasma-Enhanced Chemical Vapor Deposition）法を用いて行うことができる。
この場合、空隙制御部８の幅寸法Ｗ１が配線７の幅寸法Ｗ２よりも長くなっているので、層間絶縁膜１０を形成する際に、隣接する積層体２０同士の間が埋め込まれにくくなる。そのため、積層体２０同士の間に空隙１２を形成することができる。
層間絶縁膜１０は、例えば、シリコン酸化膜や、シリコン窒化膜などを用いたものとすることができる。
層間絶縁膜１０の形成は、例えば、ＰＥＣＶＤ（Plasma-Enhanced Chemical Vapor Deposition）法を用いて行うことができる。
この場合、空隙制御部８の幅寸法Ｗ１が配線７の幅寸法Ｗ２よりも長くなっているので、層間絶縁膜１０を形成する際に、隣接する積層体２０同士の間が埋め込まれにくくなる。そのため、積層体２０同士の間に空隙１２を形成することができる。
また、空隙１２の頂部１２ａの位置制御が容易となる。
そのため、空隙制御部８の下面位置と上面位置との間に空隙１２の頂部１２ａを設けることが容易となる。
また、空隙制御部の断面形状を台形や六角形などとすれば、角部の位置の近傍に空隙１２の頂部１２ａが形成されやすくなる。そのため、空隙１２の頂部１２ａの位置制御がさらに容易となる。
なお、空隙１２の頂部１２ａの位置制御などに関する詳細は前述したものと同様のため詳細な説明は省略する。
そのため、空隙制御部８の下面位置と上面位置との間に空隙１２の頂部１２ａを設けることが容易となる。
また、空隙制御部の断面形状を台形や六角形などとすれば、角部の位置の近傍に空隙１２の頂部１２ａが形成されやすくなる。そのため、空隙１２の頂部１２ａの位置制御がさらに容易となる。
なお、空隙１２の頂部１２ａの位置制御などに関する詳細は前述したものと同様のため詳細な説明は省略する。
すなわち、本実施形態に係る半導体装置１の製造方法は、空隙制御部８の上方を覆うように層間絶縁膜１０を形成する工程を有する。
そして、空隙制御部８の上方を覆うように層間絶縁膜１０を形成する工程において、隣接する複数の配線７同士の間には空隙１２が形成され、空隙１２の頂部１２ａは、隣接する空隙制御部８同士の間であって、空隙制御部８の下面位置と上面位置との間に形成される。
そして、空隙制御部８の上方を覆うように層間絶縁膜１０を形成する工程において、隣接する複数の配線７同士の間には空隙１２が形成され、空隙１２の頂部１２ａは、隣接する空隙制御部８同士の間であって、空隙制御部８の下面位置と上面位置との間に形成される。
ここで、層間絶縁膜１０を形成する際に、埋め込み性が悪くなる条件で成膜することもできる。埋め込み性の制御は、例えば、ＰＥＣＶＤ法におけるプロセス条件（例えば、ガスの成分比、温度など）を調整することで行うようにすることができる。
層間絶縁膜１０を形成する際に埋め込み性が悪くなるようにすれば、積層体２０同士の間に空隙１２を形成することがさらに容易となる。
層間絶縁膜１０を形成する際に埋め込み性が悪くなるようにすれば、積層体２０同士の間に空隙１２を形成することがさらに容易となる。
なお、マスク８ａを利用して空隙制御部８を形成する場合を例示したが、これに限定されるわけではない。例えば、マスク８ａを除去し、その後に空隙制御部８を形成するようにしてもよい。
以上のようにして、半導体装置１を製造することができる。
以上のようにして、半導体装置１を製造することができる。
以上においては、一例として、半導体装置が不揮発性半導体記憶装置の一種であるフラッシュメモリである場合を例示したがこれに限定されるわけではない。
隣接する配線を有する半導体装置に広く適用することができる。
隣接する配線を有する半導体装置に広く適用することができる。
以上に例示をした実施形態によれば、隣接する配線同士の間におけるリーク、および機械的強度の低下を抑制することができる半導体装置及びその製造方法を実現することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ 半導体装置、２ トンネル絶縁膜、３ 浮遊ゲート、４ ゲート間絶縁膜、５ 制御ゲート、６ バリア膜、７ 配線、８ 空隙制御部、９ 絶縁膜、１０ 層間絶縁膜、１８ 空隙制御部、１８ａ 角部、１８ｂ 面、２８ 空隙制御部、２８ａ 角部、２８ｂ 層、２８ｃ 層、２８ｄ 層、２８ｅ 面
Claims (11)
- シリコンを含む基板と、
前記基板の上方に設けられる複数の配線と、
前記複数の配線の上に設けられ、前記配線の幅寸法よりも長い幅寸法を有し、シリコン窒化物を含む空隙制御部と、
を備え、
隣接する前記複数の配線同士の間には、空隙が設けられ、
前記空隙の頂部は、隣接する前記空隙制御部同士の間であって、前記配線の上面よりも上方、且つ、前記空隙制御部の下面位置と上面位置との間に設けられている半導体装置。 - 前記空隙制御部の側面が前記空隙制御部の下面に対してなす角度は、８６°以下である請求項１記載の半導体装置。
- 前記空隙制御部の厚み寸法は、５ｎｍ以上、５０ｎｍ以下である請求項１または２に記載の半導体装置。
- 前記空隙制御部の幅寸法は、前記配線の幅寸法の１．０５倍以上である請求項１〜３のいずれか１つに記載の半導体装置。
- 前記空隙制御部は、エッチングレートの異なる複数の層を有する請求項１〜４のいずれか１つに記載の半導体装置。
- 前記複数の層は、隣接する層のエッチングレートが互いに異なる請求項５記載の半導体装置。
- 前記基板と、前記配線と、の間に設けられるメモリセルをさらに備える請求項１〜６のいずれか１つに記載の半導体装置。
- 前記配線は、ワード線である請求項７記載の半導体装置。
- 前記空隙制御部と前記空隙との上に設けられた層間絶縁膜をさらに備え、
前記層間絶縁膜は、シリコン酸化物を含む請求項１〜８のいずれか１つに記載の半導体装置。 - シリコンを含む基板の上方に複数の配線を形成する工程と、
前記複数の配線の上に、前記配線の幅寸法よりも長い幅寸法を有し、シリコン窒化物を含む空隙制御部を形成する工程と、
前記空隙制御部の上方を覆うように層間絶縁膜を形成する工程と、
を備え、
前記空隙制御部の上方を覆うように層間絶縁膜を形成する工程において、
隣接する前記複数の配線同士の間に空隙を形成し、
前記空隙の頂部を、隣接する前記空隙制御部同士の間であって、前記配線の上面よりも上方、且つ、前記空隙制御部の下面位置と上面位置との間に形成する半導体装置の製造方法。 - エッチングレートの異なる複数の層を積層する工程をさらに備え、
前記複数の配線の上に、前記配線の幅寸法よりも長い幅寸法を有する空隙制御部を形成する工程において、
前記積層された複数の層から前記空隙制御部を形成する請求項１０記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012017263A JP5485309B2 (ja) | 2012-01-30 | 2012-01-30 | 半導体装置及びその製造方法 |
| US13/749,127 US20130193504A1 (en) | 2012-01-30 | 2013-01-24 | Semiconductor device and method for manufacturing same |
| CN2013100353901A CN103227176A (zh) | 2012-01-30 | 2013-01-30 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012017263A JP5485309B2 (ja) | 2012-01-30 | 2012-01-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013157481A JP2013157481A (ja) | 2013-08-15 |
| JP5485309B2 true JP5485309B2 (ja) | 2014-05-07 |
Family
ID=48837554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012017263A Expired - Fee Related JP5485309B2 (ja) | 2012-01-30 | 2012-01-30 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130193504A1 (ja) |
| JP (1) | JP5485309B2 (ja) |
| CN (1) | CN103227176A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576508B (zh) * | 2013-10-23 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的形成方法 |
| JP2015177187A (ja) | 2014-03-12 | 2015-10-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2017220642A (ja) | 2016-06-10 | 2017-12-14 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
| JP7462389B2 (ja) | 2019-07-18 | 2024-04-05 | ローム株式会社 | 不揮発性半導体記憶装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3074171B1 (ja) * | 1999-06-09 | 2000-08-07 | キヤノン販売株式会社 | 層間絶縁膜の形成方法、及び半導体装置 |
| JP2001217310A (ja) * | 2000-02-02 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6509216B2 (en) * | 2001-03-07 | 2003-01-21 | United Microelectronics Corp. | Memory structure with thin film transistor and method for fabricating the same |
| JP2004193431A (ja) * | 2002-12-12 | 2004-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4751083B2 (ja) * | 2005-03-25 | 2011-08-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
| JP4731262B2 (ja) * | 2005-09-22 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置および、不揮発性半導体記憶装置の製造方法 |
| JP4827639B2 (ja) * | 2006-07-12 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR100880310B1 (ko) * | 2006-09-06 | 2009-01-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7700473B2 (en) * | 2007-04-09 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gated semiconductor device and method of fabricating same |
| JP2009010088A (ja) * | 2007-06-27 | 2009-01-15 | Toshiba Corp | 半導体装置とその製造方法 |
| US8946048B2 (en) * | 2010-06-19 | 2015-02-03 | Sandisk Technologies Inc. | Method of fabricating non-volatile memory with flat cell structures and air gap isolation |
| KR20120027906A (ko) * | 2010-09-14 | 2012-03-22 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자 제조 방법 |
-
2012
- 2012-01-30 JP JP2012017263A patent/JP5485309B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-24 US US13/749,127 patent/US20130193504A1/en not_active Abandoned
- 2013-01-30 CN CN2013100353901A patent/CN103227176A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013157481A (ja) | 2013-08-15 |
| US20130193504A1 (en) | 2013-08-01 |
| CN103227176A (zh) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI622131B (zh) | Semiconductor memory device and method of manufacturing same | |
| JP4921848B2 (ja) | 半導体装置およびその製造方法 | |
| US20130221423A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP2009302116A (ja) | 半導体装置およびその製造方法 | |
| JP4799196B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2011100921A (ja) | 半導体装置及びその製造方法 | |
| JP2008004622A (ja) | 不揮発性半導体記憶装置 | |
| JP2006286720A (ja) | 半導体装置およびその製造方法 | |
| JP2013089859A (ja) | 半導体装置の製造方法 | |
| KR20130102891A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| JP5485309B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011114235A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR101091468B1 (ko) | 반도체 장치의 제조 방법 | |
| TWI671888B (zh) | 電晶體、記憶體及電晶體之製造方法 | |
| JP2011049361A (ja) | 半導体記憶装置及びその製造方法 | |
| US20130012021A1 (en) | Method of manufacturing semiconductor device | |
| JP2013069794A (ja) | 不揮発性半導体記憶装置 | |
| JP2012199313A (ja) | 不揮発性半導体記憶装置 | |
| US20120318567A1 (en) | Wiring structures | |
| JP5525695B2 (ja) | 半導体装置およびその製造方法 | |
| JP2013191680A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2013004791A (ja) | 半導体装置およびその製造方法 | |
| JP5352084B2 (ja) | 半導体装置およびその製造方法 | |
| TW201445705A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US9006812B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140219 |
|
| LAPS | Cancellation because of no payment of annual fees |