JP2006286720A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006286720A JP2006286720A JP2005101445A JP2005101445A JP2006286720A JP 2006286720 A JP2006286720 A JP 2006286720A JP 2005101445 A JP2005101445 A JP 2005101445A JP 2005101445 A JP2005101445 A JP 2005101445A JP 2006286720 A JP2006286720 A JP 2006286720A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- insulating film
- isolation insulating
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Abstract
【課題】浮遊ゲートと制御ゲートを有する不揮発性メモリの製造コストを上昇させずに、STIを挟んで隣り合う素子間のパンチスルーを抑え、素子の性能を向上させる。
【解決手段】半導体層20上にゲート絶縁膜10、浮遊ゲート電極11、ゲート間絶縁膜12、制御ゲート電極(13、14)が積層されたゲート構造を有するセルトランジスタ6が配列されたセルアレイと、セルトランジスタ相互間の半導体層表層部で浮遊ゲート電極に自己整合的に形成された素子分離溝21の内部に絶縁膜が埋め込まれたトレンチ型の素子分離領域と、素子分離溝の直下に存在する不純物領域19とを有する。そして、素子分離領域は、素子分離溝内面から浮遊ゲート電極側面部まで形成された第1の素子分離絶縁膜8と、その上面側凹部を埋め込むように第2の素子分離絶縁膜9が塗布されてなる。そして、不純物領域は、第1の素子分離絶縁膜の上面側凹部に整合しており、その幅は素子分離溝の幅より狭い。
【選択図】 図2
【解決手段】半導体層20上にゲート絶縁膜10、浮遊ゲート電極11、ゲート間絶縁膜12、制御ゲート電極(13、14)が積層されたゲート構造を有するセルトランジスタ6が配列されたセルアレイと、セルトランジスタ相互間の半導体層表層部で浮遊ゲート電極に自己整合的に形成された素子分離溝21の内部に絶縁膜が埋め込まれたトレンチ型の素子分離領域と、素子分離溝の直下に存在する不純物領域19とを有する。そして、素子分離領域は、素子分離溝内面から浮遊ゲート電極側面部まで形成された第1の素子分離絶縁膜8と、その上面側凹部を埋め込むように第2の素子分離絶縁膜9が塗布されてなる。そして、不純物領域は、第1の素子分離絶縁膜の上面側凹部に整合しており、その幅は素子分離溝の幅より狭い。
【選択図】 図2
Description
本発明は、半導体装置およびその製造方法に係わり、特にシャロートレンチ型の素子分離領域(STI)により素子分離された不揮発性メモリセルを搭載した半導体装置およびその製造方法に関するもので、例えばNAND型フラッシュメモリなどの不揮発性半導体記憶装置に使用されるものである。
半導体装置、例えば不揮発性メモリにおいては、メモリセルアレイの微細な素子(セルトランジスタ)を分離するために、シャロートレンチ型の素子分離領域(STI;Shallow Trench Isolation)を形成している。このようなSTI 構造を有する不揮発性メモリにおいて、素子が形成されるウェル領域の不純物濃度が低い場合には、隣の素子領域とのパンチスルー耐圧やセルトランジスタのゲートに高い電圧がかかった時のフィールド反転耐圧が低いので、不良となることがある。パンチスルー耐圧やフィールド反転耐圧を上げるために、一般にはSTI の深さを深くしたり、ウェル濃度を高くする方法が考えられる。しかし、STI の深さを深くする方法は、素子領域と素子分離領域の微細化に伴ってエッチング技術の制約が厳しく、深くできないという問題があり、ウェル濃度を上げる方法は、トランジスタのバックバイアス特性を悪化させてしまうので、高くできないという問題がある。
一方、素子分離領域が広い場合には、フォトリソグラフィー工程によってSTI 上の一部を開口してSTI を通して底面直下部に不純物を導入してパンチスルー抑制領域(フィールドストッパ領域)を形成する方法がある。しかし、例えば大容量のNAND型フラッシュメモリのように、メモリセルアレイにおける直列接続されたセルトランジスタ相互間のSTI 溝の幅が非常に狭い場合には、狭いSTI 上でSTI よりさらに狭い開口を形成することは極めて困難であり、マスクパターンの合せずれによりSTI 直下のパンチスルー抑制領域と素子領域との距離が近づき、素子の特性を悪化させることが問題となる。したがって、STI 上でSTI よりさらに狭い開口を形成するためのフォトリソグラフィー工程を用いることはできない。
なお、DRAMやSRAMにおいて、エッチングによってSTI 溝を加工し、STI 溝の側面にシリコン酸化膜を形成した後、さらにシリコン窒化膜を堆積してSTI 溝底面部を開口した状態で不純物イオンを注入してパンチスルー抑制領域を形成した後、シリコン酸化膜を埋め込んでSTI を形成する技術が開示されている。
特開平11−340461号公報
本発明は前記した従来の問題点を解決すべくなされたもので、浮遊ゲートと制御ゲートを有する不揮発性メモリの製造コストを上昇させないで、素子の性能を向上させることが可能な半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、素子領域および素子分離領域を有する半導体基板と、前記素子領域上にゲート絶縁膜を介して形成されたゲート電極と、前記素子分離領域に形成された素子分離溝の内壁に沿って形成され、中央部の高さが側端部の高さより低く形成された第1の素子分離絶縁膜と、前記第1の素子分離絶縁膜上に形成され、上面が基板表面より高く形成された第2の素子分離絶縁膜と、前記第1の素子分離絶縁膜の下の前記半導体基板中に形成された不純物領域であって、前記半導体基板と同じ導電型を有し、不純物濃度が前記半導体基板の不純物濃度より高く、前記素子分離溝の幅より狭く形成された不純物領域とを具備する。
本発明の半導体装置の製造方法は、浮遊ゲート電極と制御ゲート電極が積層されたゲート構造を有するメモリセルトランジスタのアレイを半導体層上に形成する際、隣り合う前記メモリセルトランジスタのそれぞれの浮遊ゲート電極に自己整合した素子分離溝を前記半導体層の表層部に形成する工程と、前記素子分離溝の内面に第1の素子分離絶縁膜を形成する工程と、前記第1の素子分離絶縁膜を介して前記素子分離溝の底面下の半導体層に不純物イオンを注入する工程と、その後、前記素子分離溝の内部を埋め込むように第2の素子分離絶縁膜を形成する工程と、前記イオン注入された不純物イオンを前記第2の素子分離絶縁膜の形成工程の前または後に活性化する工程とを具備する。
本発明によれば、浮遊ゲートと制御ゲートを有する不揮発性メモリの製造コストを上昇させないで、素子の性能を向上させることが可能な半導体装置およびその製造方法を提供することができる。
以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
<第1の実施形態>
図1は、本発明の半導体装置の第1の実施形態としてNAND型の不揮発性メモリのセルアレイの構成の一部を模式的に示した平面図である。
図1は、本発明の半導体装置の第1の実施形態としてNAND型の不揮発性メモリのセルアレイの構成の一部を模式的に示した平面図である。
図1に示すように、セルアレイの各NANDセルユニットは、直列接続された複数のメモリセル6の一端側に選択トランジスタ5が接続されており、同一列に複数のNANDセルユニットが配列されている。セルアレイのワード線方向に隣り合うように配列された同一行のメモリセル6は、共通の制御ゲート線(ワード線)4に接続されており、セルアレイのワード線方向に隣り合うように配列された同一行の選択トランジスタ5は、共通の選択ゲート線3に接続されている。各選択トランジスタ5の一端側(ドレイン)には、ビット線コンタクト25を介してビット線1が接続されている。
図2(a)は図1中のワード線方向のA−A線(メモリセル行)に沿う断面図、図3は図1中のビット線方向のB−B線(NANDセルユニット列)に沿う断面図である。
図2(a)および図3において、半導体基板(例えばp型のシリコン基板)20は、複数の素子形成部7が隣り合うように存在し、隣り合う素子形成部7相互間には素子分離溝21が存在しており、素子形成部7にはメモリセル6(選択トランジスタ行の場合は選択トランジスタ5)が形成されている。
NANDセルユニット内でビット線方向に隣り合うメモリセル6はソース/ドレイン拡散層23を共有しており、ビット線方向に隣り合うメモリセル6と選択トランジスタ5はソース/ドレイン拡散層23を共有している。そして、選択トランジスタ5の一端側(ドレイン拡散層23)にはビット線コンタクト25がコンタクトしている。なお、ビット線コンタクト25を介してビット線方向に隣り合う2つのNANDセルユニットの各選択トランジスタ5がドレイン拡散層23を共有する場合が多い。
メモリセル6は、下部ゲート絶縁膜(トンネル絶縁膜、ゲート絶縁膜)10、浮遊ゲート電極11、上部ゲート絶縁膜(ゲート間絶縁膜)12、制御ゲートを備えている。なお、本例では、上部ゲート絶縁膜12は例えばONO膜(シリコン酸化膜、シリコン窒化膜およびシリコン酸化膜が順次積層された膜)からなる。また、制御ゲートは、例えばポリシリコン膜13とタングステンシリサイド膜(WSi膜)14が積層された積層膜を示しているが、これに限定されるものではなく、ポリシリコンのシリサイド膜などでも良い。
前記素子分離溝21は、半導体層20の表層部でワード線方向に隣り合う素子形成部7相互間において各浮遊ゲート電極11に対して自己整合的に形成されており、その内部に第1の素子分離絶縁膜8および第2の素子分離絶縁膜9が順次埋め込まれてトレンチ型の素子分離領域となっている。この素子分離領域は、まず、素子分離溝21の内面に第1の素子分離絶縁膜8が形成されており、この第1の素子分離絶縁膜8は浮遊ゲート11の側面に接する位置まで上方に向かって延伸した部分を含む。そして、第1の素子分離絶縁膜8の上面側凹部内に第2の素子分離絶縁膜9が埋め込まれている。これらの素子分離絶縁膜8,9は、互いに異なる材質が用いられている。
上記素子分離絶縁膜8,9によって形成された素子分離領域上には、ゲート間絶縁膜12を介して制御ゲート線4が通過している。第1の素子分離絶縁膜8の凹部底面直下の半導体層20には不純物(例えばボロン)が導入された後に活性化された不純物領域19が形成されている。この不純物領域19は、半導体層20と同じ導電型であって、且つその近傍の半導体層20の不純物濃度よりも高濃度なパンチスルー抑制領域として作用する。
上記不純物領域19の幅は、素子分離溝21の幅(例えば70nm)より例えば40nm程度狭いので、不純物領域19の不純物が素子形成部7に形成されている素子の特性に影響を与えることはない。
メモリセル6および選択トランジスタ5は、同様の構造を有するが、選択トランジスタ5の浮遊ゲート電極11と制御ゲート電極(13および14)とは短絡接続されている。なお、両者の浮遊ゲート電極11、上部ゲート絶縁膜12、制御ゲート電極(13および14)はそれぞれ同時に形成される。
メモリセル6および選択トランジスタ5が形成された後に全面が層間絶縁膜15で覆われており、層間絶縁膜15上にはビット線16が形成されており、ビット線16は層間絶縁膜15中に埋め込み形成されたビット線コンタクト25を介して同一列の各NANDセルユニットの選択トランジスタ5のドレイン拡散層23に接続されている。
図2(b)は、図2(a)中のC−C線に沿う断面(素子分離絶縁膜9,8および半導体層20の深さ方向)の不純物濃度プロファイルの一例を示している。
前記したように不純物領域19を形成する際、第1の素子分離絶縁膜8を通してシリコン基板20に不純物(ここではボロン)を注入しており、その後に第2の素子分離絶縁膜9を形成する。したがって、第1の素子分離絶縁膜8とシリコン基板20にはボロンが存在するが、第2の素子分離絶縁膜9にはボロンは殆ど存在しない。本例では、シリコン基板20中のボロン濃度のピークは1x1016cm-3程度である。
上記したように第1の実施形態によれば、浮遊ゲート電極11と制御ゲート電極(13,14)を有するNAND型の不揮発性メモリのセルアレイにおけるトレンチ埋め込み型の素子分離領域として、素子分離溝の内面に第1の素子分離絶縁膜8絶縁膜を形成した後に不純物を注入することにより素子分離領域の直下に自己整合的に不純物領域19が形成されている。これにより、高精度のフォトリソグラフィー工程を追加することなく、素子分離領域を挟んで隣り合う素子領域相互間のパンチスルー耐性やフィールド反転耐圧を向上させることができる。また、素子形成部7と素子分離溝直下の不純物領域19はある程度離れているので、不純物領域の不純物が素子形成部7の素子のバックバイアス特性などを悪化させることはない。つまり、製造コストを上昇させずに素子の性能を向上させることができる。
以下、本実施形態に係る半導体装置の製造工程について、図4〜図12を参照して説明する。なお、図4〜図12は図1中のA−A線に沿う断面に対応したものである。
素子分離領域をエッチングによって加工した後に絶縁膜を埋め込んで素子分離領域を形成する際、素子分離領域の微細化により絶縁膜を一度で埋め込むことが困難になる。そこで、本実施形態では、素子特性を悪化させないように、膜質の良い第1の素子分離絶縁膜を堆積させた後、多少膜質が落ちるが埋め込みが容易な別の材質の第2の素子分離絶縁膜を堆積させる。
即ち、まず、図4に示すように、シリコン基板等の半導体基板20上に、ゲート絶縁膜10として、熱酸化法によって厚さ10nm程度のシリコン酸化膜を形成する。
続いて、浮遊ゲート電極を形成するために、減圧化学気相成長法(LP−CVD;LP-CDD;Low Pressure Chemical Vapor Deposition)法等によって厚さ160nm程度のポリシリコン膜11を形成する。さらに、化学的機械研磨(CMP;Chemical Mechanical Polishing )プロセスにおけるストッパー膜として、LP−CVD法によって厚さ90nm程度のシリコン窒化膜18を形成する。続いて、シリコン窒化膜18上に、リソグラフィ技術を用いて、フォトレジストパターン17を形成する。
次に、図5に示すように、フォトレジストパターン17をエッチングマスクとする異方性エッチングによって、シリコン窒化膜18、ポリシリコン膜11、下部ゲート絶縁膜10および半導体基板20を順次エッチングする。その結果、パターニングされたシリコン窒化膜18、ポリシリコン膜(浮遊ゲート電極)11、下部ゲート絶縁膜10が得られるとともに、半導体基板20には深さ220nm程度の素子分離溝21が形成される。これにより、半導体基板20には素子分離溝21で分離された素子形成部7が形成される。
次に、図6に示すように、素子分離溝21の内面からポリシリコン膜11の側面まで第1の素子分離絶縁膜8を形成するために、全面にシリコン酸化膜をプラズマCVD法によって形成する。この場合、シリコン酸化膜8の厚さは、素子分離溝21の幅の1/2未満であり、素子分離溝21内で上面側に所望の凹部24が得られるように(素子分離溝21が埋め込まれてしまわないように)、素子分離溝21の幅や深さ等を考慮して決められる。また、シリコン酸化膜8の厚さは、後述するようにシリコン酸化膜8を通してイオン注入が行われた後の熱工程により不純物が拡散する距離以上に設定される。本例では、シリコン酸化膜8の厚さは、図示しない平坦領域において200nm程度となるようにし、この時にシリコン酸化膜8の縦に延伸した部分の幅は20nm程度とする。
次に、図7に示すように、シリコン酸化膜8を通して不純物イオンの注入を行う。この時、必要に応じてメモリセルアレイ以外の領域(例えば周辺回路領域など)はマスクで覆う必要があるが、これは高精度のフォトリソグラフィー工程を必要としない。この不純物注入の電圧加速条件としては、素子分離溝21の底面部の第1の素子分離絶縁膜8を不純物が通過するのに十分な条件、本例では加速電圧が70keV でPタイプの不純物(例えばボロン)を注入する。この不純物は、第1の素子分離絶縁膜8の凹部底面部を通過して半導体基板20に導入されるが、第1の素子分離絶縁膜8が縦に延伸した部分や、シリコン窒化膜18が存在する領域では殆んど通過しない。結果的に、図8に示すように、素子分離溝21の凹部底面直下のシリコン基板にのみ不純物領域19が形成される。
次に、図9に示すように、素子分離溝21の内部(第1の素子分離絶縁膜8の上面側凹部の内部)に第2の素子分離絶縁膜9を埋め込むために、全面に例えばポリシラザンを塗布し、さらに水蒸気添加酸化雰囲気において熱処理を行ってポリシラザンを緻密化する。このように、第2の素子分離絶縁膜9としてポリシラザン等の塗布膜を用いることにより、凹部24が深に場合でも容易に埋めることができる。
次に、図10に示すように、第2の素子分離絶縁膜9および第1の素子分離絶縁膜8に対して、素子分離溝21外の部分をCMP法(あるいはレジストエッチバック等)によって除去し、平坦化する。この時、シリコン窒化膜18はCMPのストッパーとして機能する。
次に、図11に示すように、前記シリコン窒化膜18を除去してポリシリコン膜11の上面を露出させる。そして、第1の素子分離絶縁膜8の一部と第2の素子分離絶縁膜9の一部をエッチングによって除去する。このエッチングに際して、第2の素子分離絶縁膜9のエッチングレートの方が第1の素子分離絶縁膜8のエッチングレートよりも高い選択エッチングを用いる。本例では、バッファフッ酸(フッ酸とフッ化アンモニウムとの混合液)を用いてエッチングを行う。バッファフッ酸を用いることで、CVDシリコン酸化膜8のエッチングレートに対するポリシラザン9のエッチングレートの比(選択比)を高くすることができる。上記バッファフッ酸の代わりにフッ酸蒸気を用いてもよい。上記エッチングは膜の上部から進むので、本工程で第1の素子分離絶縁膜8の上部もエッチングされ、ポリシリコン膜11の側面が部分的に露出する。
次に、図12に示すように、ゲート間絶縁膜12として、LP−CVD法によって所定厚さのONO膜を形成する。ゲート間絶縁膜12は、少なくともポリシリコン膜11の露出表面に形成されていればよいが、本例では、第1の素子分離絶縁膜8上および第2の素子分離絶縁膜9上を覆うように形成することによって、後述するようにゲート間絶縁膜12上に形成される制御ゲート電極(13,14)と素子領域部7との間の絶縁を確実に確保している。この際、選択トランジスタ5については、ゲート間絶縁膜12を形成した後にその一部をエッチング除去してポリシリコン膜11を部分的に露出させておく。
なお、ここまでの工程の間に、半導体基板20の表層部は、セルトランジスタが所望の電気的特性となるように、閾値調整用のイオン注入を行う。そして、素子分離領域を形成した後に素子形成部7にソース/ドレイン領域を形成するために半導体層20の表層部にイオン注入を行うことによって半導体層とは逆導電型の高濃度拡散層領域23を形成しておく。
この後、全面にポリシリコン膜13およびタングステンシリサイド膜(WSi膜)14を順次形成してパターニングを行うことにより制御ゲート電極を形成する。この際、選択トランジスタ5の制御ゲート電極の一部であるポリシリコン膜13と浮遊ゲート電極であるポリシリコン膜11とが接続される。
さらに、第1の層間絶縁膜15として例えばシリコン酸化膜等の絶縁膜を堆積する。そして、ビット線コンタクトを形成するために第1の層間絶縁膜15に所望のコンタクトホールを形成し、コンタクトプラグを埋め込む。この後、ビット線を形成するために、上記コンタクトプラグを介して高濃度拡散層領域23に電気的に接触する金属配線(ビット線)16を形成する。
以降、必要に応じて、層間絶縁膜および上層配線を形成した後、表面をシリコン窒化膜等の保護膜で覆うことにより、半導体装置が完成する。
上記した製造方法によれば、浮遊ゲートと制御ゲートを有する不揮発性メモリセルのアレイにおけるトレンチ埋め込み型の素子分離領域を形成する際、素子分離溝21の内面に第1の素子分離絶縁膜8を形成した後、第1の素子分離絶縁膜8の上面側凹部を利用して自己整合的に不純物イオンを注入する。これにより、高精度のリソグラフィ技術を必要とせず、コストを抑えつつ、素子分離領域の直下に自己整合的に所望の不純物領域19を形成することができる。
5…選択トランジスタ、6…メモリセル、7…複数の素子形成部、8…第1の素子分離絶縁膜、9…第2の素子分離絶縁膜、10…下部ゲート絶縁膜、11…浮遊ゲート、12…上部ゲート絶縁膜(ゲート間絶縁膜)、13…ポリシリコン膜、14…タングステンシリサイド膜(WSi膜)、15…層間絶縁膜、16…ビット線、19…不純物領域、20…半導体基板(例えばp型のシリコン基板)、21…素子分離溝、23…ソース/ドレイン拡散層、25…ビット線コンタクト。
Claims (4)
- 素子領域および素子分離領域を有する半導体基板と、
前記素子領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記素子分離領域に形成された素子分離溝の内壁に沿って形成され、中央部の高さが側端部の高さより低く形成された第1の素子分離絶縁膜と、
前記第1の素子分離絶縁膜上に形成され、上面が基板表面より高く形成された第2の素子分離絶縁膜と、
前記第1の素子分離絶縁膜の下の前記半導体基板中に形成された不純物領域であって、前記半導体基板と同じ導電型を有し、不純物濃度が前記半導体基板の不純物濃度より高く、前記素子分離溝の幅より狭く形成された不純物領域と
を具備したことを特徴とする半導体装置。 - 前記第2の素子分離絶縁膜は、絶縁性材料が塗布されてなることを特徴とする請求項1記載の半導体装置。
- 浮遊ゲート電極と制御ゲート電極が積層されたゲート構造を有するメモリセルトランジスタのアレイを半導体層上に形成する際、
隣り合う前記メモリセルトランジスタのそれぞれの浮遊ゲート電極に自己整合した素子分離溝を前記半導体層の表層部に形成する工程と、
前記素子分離溝の内面に第1の素子分離絶縁膜を形成する工程と、
前記第1の素子分離絶縁膜を介して前記素子分離溝の底面下の半導体層に不純物イオンを注入する工程と、
その後、前記素子分離溝の内部を埋め込むように第2の素子分離絶縁膜を形成する工程と、
前記イオン注入された不純物イオンを前記第2の素子分離絶縁膜の形成工程の前または後に活性化する工程
とを具備することを特徴とする半導体装置の製造方法。 - 前記第2の素子分離絶縁膜を形成する工程は、絶縁性材料を塗布する工程を含むことを特徴とする請求項3記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005101445A JP2006286720A (ja) | 2005-03-31 | 2005-03-31 | 半導体装置およびその製造方法 |
US11/392,562 US7521318B2 (en) | 2005-03-31 | 2006-03-30 | Semiconductor device and method of manufacturing the same |
US12/407,843 US20090184390A1 (en) | 2005-03-31 | 2009-03-20 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005101445A JP2006286720A (ja) | 2005-03-31 | 2005-03-31 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006286720A true JP2006286720A (ja) | 2006-10-19 |
Family
ID=37069274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005101445A Pending JP2006286720A (ja) | 2005-03-31 | 2005-03-31 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7521318B2 (ja) |
JP (1) | JP2006286720A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790296B1 (ko) | 2006-12-04 | 2008-01-02 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
JP2009182076A (ja) * | 2008-01-30 | 2009-08-13 | Panasonic Corp | 半導体装置及びその製造方法 |
KR101110403B1 (ko) | 2009-09-15 | 2012-02-24 | 가부시끼가이샤 도시바 | 반도체 기억 장치 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100475081B1 (ko) * | 2002-07-09 | 2005-03-10 | 삼성전자주식회사 | Sonos형 eeprom 및 그 제조방법 |
KR100843244B1 (ko) | 2007-04-19 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US7812375B2 (en) * | 2003-05-28 | 2010-10-12 | Samsung Electronics Co., Ltd. | Non-volatile memory device and method of fabricating the same |
US7588982B2 (en) * | 2006-08-29 | 2009-09-15 | Micron Technology, Inc. | Methods of forming semiconductor constructions and flash memory cells |
JP2009206492A (ja) * | 2008-01-31 | 2009-09-10 | Toshiba Corp | 半導体装置 |
JP2010109019A (ja) * | 2008-10-28 | 2010-05-13 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2012033766A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
CN102709287A (zh) * | 2011-03-28 | 2012-10-03 | 旺宏电子股份有限公司 | 非挥发性记忆胞及其制造方法 |
US8477526B2 (en) * | 2011-04-27 | 2013-07-02 | Robert Newton Rountree | Low noise memory array |
JP5774921B2 (ja) * | 2011-06-28 | 2015-09-09 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置の製造方法、及び電子装置 |
JP2013042067A (ja) | 2011-08-19 | 2013-02-28 | Toshiba Corp | 半導体装置およびその製造方法 |
US20140048866A1 (en) * | 2012-08-17 | 2014-02-20 | Macronix International Co., Ltd. | Gate structure and method of manufacturing thereof |
US11679412B2 (en) | 2016-06-13 | 2023-06-20 | Gvd Corporation | Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles |
US20170358445A1 (en) | 2016-06-13 | 2017-12-14 | Gvd Corporation | Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles |
CN109786383B (zh) * | 2017-11-13 | 2021-12-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法和半导体结构 |
CN113488474A (zh) * | 2021-07-15 | 2021-10-08 | 广东省大湾区集成电路与系统应用研究院 | 一种高密度静态随机存储器比特单元结构及其工艺方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817948A (ja) * | 1994-06-30 | 1996-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH11186379A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 半導体装置の製造方法 |
JPH11261038A (ja) * | 1998-03-11 | 1999-09-24 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
JPH11340461A (ja) * | 1998-05-28 | 1999-12-10 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000031265A (ja) * | 1998-07-14 | 2000-01-28 | Nec Corp | 半導体装置の製造方法 |
JP2001203263A (ja) * | 2000-01-20 | 2001-07-27 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
JP2002141408A (ja) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体装置、及び、半導体装置の製造方法 |
JP2004363595A (ja) * | 2003-06-03 | 2004-12-24 | Internatl Business Mach Corp <Ibm> | ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4222792A (en) * | 1979-09-10 | 1980-09-16 | International Business Machines Corporation | Planar deep oxide isolation process utilizing resin glass and E-beam exposure |
US6177333B1 (en) * | 1999-01-14 | 2001-01-23 | Micron Technology, Inc. | Method for making a trench isolation for semiconductor devices |
US7238563B2 (en) * | 2003-03-10 | 2007-07-03 | Kabushiki Kaisha Toshiba | Semiconductor device having isolation region and method of manufacturing the same |
US7071515B2 (en) * | 2003-07-14 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Narrow width effect improvement with photoresist plug process and STI corner ion implantation |
JP2005332885A (ja) * | 2004-05-18 | 2005-12-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US7390710B2 (en) * | 2004-09-02 | 2008-06-24 | Micron Technology, Inc. | Protection of tunnel dielectric using epitaxial silicon |
-
2005
- 2005-03-31 JP JP2005101445A patent/JP2006286720A/ja active Pending
-
2006
- 2006-03-30 US US11/392,562 patent/US7521318B2/en not_active Expired - Fee Related
-
2009
- 2009-03-20 US US12/407,843 patent/US20090184390A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817948A (ja) * | 1994-06-30 | 1996-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH11186379A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 半導体装置の製造方法 |
JPH11261038A (ja) * | 1998-03-11 | 1999-09-24 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
JPH11340461A (ja) * | 1998-05-28 | 1999-12-10 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000031265A (ja) * | 1998-07-14 | 2000-01-28 | Nec Corp | 半導体装置の製造方法 |
JP2001203263A (ja) * | 2000-01-20 | 2001-07-27 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
JP2002141408A (ja) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体装置、及び、半導体装置の製造方法 |
JP2004363595A (ja) * | 2003-06-03 | 2004-12-24 | Internatl Business Mach Corp <Ibm> | ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790296B1 (ko) | 2006-12-04 | 2008-01-02 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
US7659159B2 (en) | 2006-12-04 | 2010-02-09 | Hynix Semiconductor Inc. | Method of manufacturing a flash memory device |
JP2009182076A (ja) * | 2008-01-30 | 2009-08-13 | Panasonic Corp | 半導体装置及びその製造方法 |
KR101110403B1 (ko) | 2009-09-15 | 2012-02-24 | 가부시끼가이샤 도시바 | 반도체 기억 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20090184390A1 (en) | 2009-07-23 |
US7521318B2 (en) | 2009-04-21 |
US20060220088A1 (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006286720A (ja) | 半導体装置およびその製造方法 | |
JP3917063B2 (ja) | 半導体装置及びその製造方法 | |
US8294236B2 (en) | Semiconductor device having dual-STI and manufacturing method thereof | |
JP4477349B2 (ja) | Nandフラッシュメモリ素子の製造方法 | |
US20070176224A1 (en) | Nonvolatile semiconductor memory device in which decrease in coupling ratio of memory cells is suppressed | |
JP2006344809A (ja) | 半導体装置及びその製造方法 | |
US8952536B2 (en) | Semiconductor device and method of fabrication | |
US20060011971A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
JP2012084880A (ja) | ナンドフラッシュメモリ素子及びその製造方法 | |
JP2009044000A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
JP4195058B2 (ja) | ビット線構造およびその製造方法 | |
JP2009231300A (ja) | 半導体記憶装置及びその製造方法 | |
JP2008205379A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP2006278967A (ja) | 半導体装置およびその製造方法 | |
KR100726908B1 (ko) | 반도체 기억 장치 | |
JP2008166594A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
EP1898460B1 (en) | Semiconductor device and fabrication method thereof | |
JP4944766B2 (ja) | 半導体装置及びその製造方法 | |
JP4459955B2 (ja) | ビット線構造およびその製造方法 | |
JP2013004791A (ja) | 半導体装置およびその製造方法 | |
JP2011003614A (ja) | 半導体記憶装置及びその製造方法 | |
JP2008103561A (ja) | 半導体装置及びその製造方法 | |
JP2007227900A (ja) | 非揮発性メモリ素子の製造方法 | |
JP2009147239A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |