JP4195058B2 - ビット線構造およびその製造方法 - Google Patents
ビット線構造およびその製造方法 Download PDFInfo
- Publication number
- JP4195058B2 JP4195058B2 JP2006508294A JP2006508294A JP4195058B2 JP 4195058 B2 JP4195058 B2 JP 4195058B2 JP 2006508294 A JP2006508294 A JP 2006508294A JP 2006508294 A JP2006508294 A JP 2006508294A JP 4195058 B2 JP4195058 B2 JP 4195058B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- layer
- trench
- impurity region
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims description 86
- 239000004065 semiconductor Substances 0.000 claims description 80
- 238000002955 isolation Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000012811 non-conductive material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 130
- 125000006850 spacer group Chemical group 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101150068401 BSL1 gene Proteins 0.000 description 1
- 101150011571 BSL2 gene Proteins 0.000 description 1
- 244000208734 Pisonia aculeata Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Description
Claims (17)
- 第1伝導型(n)である第1不純物領域(D)および上記第1伝導型(n)である第2不純物領域(S)をそれぞれ有している複数の半導体素子(SE)を形成するための半導体基板(1,100,101)であって、表面に上記第1不純物領域(D)と上記第2不純物領域(S)とが第1の方向に沿って並ぶ活性エリアを有している半導体基板(1,100,101)と、
少なくとも1つの埋め込みビット線(BSL)を上記第1の方向に沿って形成するためのものであり、上記第1伝導型(n)とは反対の第2伝導型(p)であり、上記半導体基板中に、上記第1不純物領域(D)および上記第2不純物領域(S)と隣接して形成されており、上記第2不純物領域(S)と電気的に接続されているビット線不純物領域(101)と、
上記第1の方向に沿って、上記半導体基板中に上記半導体基板の表面から所定の深さで形成されている、少なくとも1つの分離トレンチ(T)であって、各上記埋め込みビット線(BSL)を上記分離トレンチ(T)側から分離絶縁するように、上記分離トレンチ(T)に隣接する上記活性エリアと上記活性エリアの下方領域とを分離された領域として残す分離トレンチ(T)と、
上記半導体基板の表面に形成されている第1表面絶縁層(I1)と、
上記第1表面絶縁層(I1)の表面に形成されており、第1コンタクト部(KD)を介して上記第1不純物領域(D)と電気的に接続されている第1表面ビット線(DL)と、
上記第1表面絶縁層(I1)の表面および上記第1表面ビット線(DL)の表面に形成されている第2表面絶縁層(I2)と、
上記第2表面絶縁層(I2)の表面に形成されており、上記分離された領域ごとに設けられ、上記分離された領域の全ての上記第2不純物領域(S)に、第2コンタクト部(KS)を介して電気的に接続されている第2表面ビット線(SL)と、
を含むビット線構造であって、
上記第1表面ビット線(DL)は、上記第2コンタクト部(KS)の領域で途切れており、
上記分離トレンチ(T)は、上記分離トレンチ(T)に隣接する上記分離された領域の、少なくとも上記第1コンタクト部(KD)とのコンタクト領域に接続された、導電性のトレンチ充填層(5)を有しており、上記トレンチ充填層(5)は、上記第1不純物領域(D)を上記第2コンタクト部(KS)を越えて隣の上記第1不純物領域(D)に電気的に接続する埋め込み接触バイパス線を形成することを特徴とするビット線構造。 - 上記分離トレンチ(T)は、
上記分離トレンチ(T)の表面に形成された第1トレンチ絶縁層(2)と、
上記第1トレンチ絶縁層(2)の表面に形成された導電性または非導電性の遮蔽層(3)と、
上記遮蔽層(3)の表面に形成された第2トレンチ絶縁層(4)とを有し、
上記第2トレンチ絶縁層(4)上であって、分離トレンチ(T)の上部領域に、上記トレンチ充填層(5)が形成されている、ことを特徴とする請求項1に記載のビット線構造。 - 各上記分離された領域において、
上記第2不純物領域(S)は、上記第2伝導型(p)である埋め込み接続層(BS)によって、上記埋め込みビット線(BSL)と電気的に接続されており、
上記第2コンタクト部(KS)は、上記埋め込み接続層(BS)の上方、または、上記埋め込みビット線(BSL)を接続するためのウェル接続不純物領域(WA)の上方に形成されていることを特徴とする請求項1または2に記載のビット線構造。 - 各上記分離された領域において、
上記第2コンタクト部(KS)は、直接に、あるいは、自己整合して形成された高導電性接続層(8)を介して、上記第2不純物領域(S)および上記埋め込み接続層(BS)と電気的に接続されていることを特徴とする請求項3に記載のビット線構造。 - 上記トレンチ充填層(5)の表面に、浅溝分離層(6)が形成されていることを特徴とする請求項1〜4のいずれか1項に記載のビット線構造。
- 各上記分離された領域において、
上記第2コンタクト部(KS)に隣接する上記第1コンタクト部(KD)は、直接に、あるいは、自己整合して形成された高導電性接続層(8)を介して、上記第1不純物領域(D)と、トレンチ充填層(5)とに、電気的に接続されていることを特徴とする請求項1〜5のいずれか1項に記載のビット線構造。 - 上記半導体基板は、上記ビット線不純物領域(101)が配置されたウェル不純物領域(100)を有し、
上記分離トレンチ(T)は、上記ウェル不純物領域(100)よりも下方に突出していることを特徴とする請求項1〜6のいずれか1項に記載のビット線構造。 - 上記半導体素子として、マトリックス型に配置された複数の不揮発性メモリー素子(SE)を有し、上記不揮発性メモリー素子(SE)は、ワード線スタックを構成する、第1絶縁層(7A)と、電荷蓄積層(7B)と、第2絶縁層(7C)と、制御層(7D)とを有していることを特徴とする請求項1〜7のいずれか1項に記載のビット線構造。
- 請求項1〜8のいずれか1項に記載のビット線構造を製造する方法であって、
上記半導体基板(1,100)にビット線不純物領域(101)を形成するステップ(a)と、
上記半導体基板に上記分離トレンチ(T)を形成するステップ(b)と、
上記分離トレンチ(T)のトレンチ表面に第1トレンチ絶縁層(2)を形成するステップ(c)と、
上記分離トレンチ(T)の下部領域であって、上記第1トレンチ絶縁層(2)の表面に、遮蔽層(3)を形成するステップ(d)と、
上記遮蔽層(3)の表面に、第2トレンチ絶縁層(4)を形成するステップ(e)と、
上記第2トレンチ絶縁層(4)の表面に、上記埋め込み接触バイパス線として、上記トレンチ充填層(5)を形成するステップ(f)と、
上記トレンチ充填層(5)の表面であって、少なくとも上記第2コンタクト部(KS)に隣接する領域を被覆するように、第3トレンチ絶縁層(6)を形成するステップ(g)と、
上記半導体基板の表面に、複数の上記半導体素子(SE)を形成するステップ(h)と、
上記ビット線不純物領域(101)を上記第2不純物領域(S)に接続するための少なくとも1つのビット線接続不純物領域(BS,WA)を形成するステップ(i)と、
上記半導体基板の表面に、上記第1表面絶縁層(I1)を形成するステップ(j)と、
上記第1表面絶縁層(I1)に、上記第1コンタクト部(KD)を形成するステップ(k)と、
上記第1表面絶縁層(I1)の表面に、上記第1表面ビット線(DL)を形成するステップ(l)と、
上記第1表面絶縁層(I1)の表面および上記第1表面ビット線(DL)の表面に上記第2表面絶縁層(I2)を形成するステップ(m)と、
上記第1表面絶縁層(I1)および第2表面絶縁層(I2)に、上記第2コンタクト部(KS)を形成するステップ(n)と、
上記第2表面絶縁層(I2)の表面に、上記第2表面ビット線(SL)を形成するステップ(o)と、を含む方法。 - 上記ステップ(d)において、非導電性または導電性材料を、上記分離トレンチ(T)に上記遮蔽層(3)として堆積し、エッチバックすることを特徴とする請求項9に記載の方法。
- 上記ステップ(g)において、上記第3トレンチ絶縁層(6)を、STI方法によって形成することを特徴とする請求項9または10に記載の方法。
- 上記ステップ(k)において、各上記分離された領域において、上記第1コンタクト部(KD)は、上記トレンチ充填層(5)の被覆されていない接続領域を、直接に、あるいは、自己整合して形成された高導電性接続層(8)を介して、上記第1不純物領域(D)と接続することを特徴とする請求項9〜11のいずれか1項に記載の方法。
- 上記ステップ(i)は、各上記分離された領域において、上記ビット線接続不純物領域として、埋め込み接続層(BS)と上記埋め込みビット線(BSL)との少なくとも一方の接続のためのウェル接続不純物領域(WA)を形成するステップを含み、
上記ステップ(n)において、各上記分離された領域において、直接に、あるいは、自己整合して形成された高導電性接続層(8)を介して、上記ビット線接続不純物領域(BS,WA)の上方に、上記第2コンタクト部(KS)を形成することを特徴とする請求項9〜12のいずれか1項に記載の方法。 - 上記ステップ(a)において、結晶シリコンを上記半導体基板として使用し、
上記ステップ(f)において、高ドープポリシリコンを、上記トレンチ充填層(5)として堆積し、
上記高導電性接続層(8)を、シリサイド化が可能な材料を用いて堆積表面をシリサイドとなるように改質することにより形成することを特徴とする請求項12または13に記載の方法。 - SiO2を、上記第1〜第3トレンチ絶縁層(2,4,6)として形成することを特徴とする請求項9〜14のいずれか1項に記載の方法。
- 上記ステップ(a)において、上記第1伝導型(n)であるウェル不純物領域(100)を、上記半導体基板にさらに形成し、当該ウェル不純物領域(100)には、上記第2伝導型(p)である上記ビット線不純物領域(101)が配置されており、
上記ステップ(b)において、上記分離トレンチ(T)は、当該ウェル不純物領域(100)よりも下方に突出することを特徴とする請求項9〜15のいずれか1項に記載の方法。 - 上記半導体素子として、マトリックス型に形成された複数の不揮発性メモリー素子(SE)を備え、上記不揮発性メモリー素子(SE)は、ワード線スタックを構成する、第1絶縁層(7A)と、電荷蓄積層(7B)と、第2絶縁層(7C)と、制御層(7D)とを含んでいることを特徴とする請求項9〜16のいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10321740A DE10321740A1 (de) | 2003-05-14 | 2003-05-14 | Bitleitungsstruktur sowie Verfahren zu deren Herstellung |
PCT/EP2004/050525 WO2004102666A1 (de) | 2003-05-14 | 2004-04-14 | Bitleitungsstruktur sowie verfahren zu deren herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006526284A JP2006526284A (ja) | 2006-11-16 |
JP4195058B2 true JP4195058B2 (ja) | 2008-12-10 |
Family
ID=33440809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006508294A Expired - Fee Related JP4195058B2 (ja) | 2003-05-14 | 2004-04-14 | ビット線構造およびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7262456B2 (ja) |
EP (1) | EP1623462B1 (ja) |
JP (1) | JP4195058B2 (ja) |
CN (1) | CN100361306C (ja) |
DE (2) | DE10321740A1 (ja) |
WO (1) | WO2004102666A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100500456B1 (ko) * | 2003-08-13 | 2005-07-18 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 |
CN1851922B (zh) * | 2005-04-22 | 2011-05-11 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
US7638878B2 (en) | 2006-04-13 | 2009-12-29 | Micron Technology, Inc. | Devices and systems including the bit lines and bit line contacts |
US7773412B2 (en) | 2006-05-22 | 2010-08-10 | Micron Technology, Inc. | Method and apparatus for providing a non-volatile memory with reduced cell capacitive coupling |
JP5308024B2 (ja) * | 2007-12-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
US8546876B2 (en) | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
US7969776B2 (en) * | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
JP2009283488A (ja) * | 2008-05-19 | 2009-12-03 | Toshiba Corp | 不揮発性メモリ及びその製造方法 |
JP2010212454A (ja) * | 2009-03-10 | 2010-09-24 | Panasonic Corp | 不揮発性半導体記憶装置 |
CN102074562B (zh) * | 2009-11-25 | 2012-08-29 | 中国科学院微电子研究所 | Nand结构及其形成方法 |
TWI425521B (zh) * | 2009-12-31 | 2014-02-01 | Taiwan Memory Corp | 位元線的製造方法 |
US9070584B2 (en) * | 2013-05-24 | 2015-06-30 | Nanya Technology Corp. | Buried digitline (BDL) access device and memory array |
TWI578447B (zh) * | 2015-10-14 | 2017-04-11 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939567A (en) * | 1987-12-21 | 1990-07-03 | Ibm Corporation | Trench interconnect for CMOS diffusion regions |
US5760452A (en) * | 1991-08-22 | 1998-06-02 | Nec Corporation | Semiconductor memory and method of fabricating the same |
US5544103A (en) * | 1992-03-03 | 1996-08-06 | Xicor, Inc. | Compact page-erasable eeprom non-volatile memory |
US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
EP1045440A1 (en) * | 1999-04-14 | 2000-10-18 | STMicroelectronics S.r.l. | Process of manufacture of a non volatile memory with electric continuity of the common source lines |
US6438030B1 (en) * | 2000-08-15 | 2002-08-20 | Motorola, Inc. | Non-volatile memory, method of manufacture, and method of programming |
DE10062245A1 (de) * | 2000-12-14 | 2002-07-04 | Infineon Technologies Ag | Nichtflüchtige Halbleiterspeicherzelle sowie dazugehörige Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung |
DE10155023B4 (de) * | 2001-11-05 | 2008-11-06 | Qimonda Ag | Leitungsanordnung für Bitleitungen zur Kontaktierung mindestens einer Speicherzelle und Verfahren zur Herstellung einer Leitungsanordnung für Bitleitungen |
-
2003
- 2003-05-14 DE DE10321740A patent/DE10321740A1/de not_active Ceased
-
2004
- 2004-04-14 JP JP2006508294A patent/JP4195058B2/ja not_active Expired - Fee Related
- 2004-04-14 CN CNB2004800130211A patent/CN100361306C/zh not_active Expired - Fee Related
- 2004-04-14 WO PCT/EP2004/050525 patent/WO2004102666A1/de active Application Filing
- 2004-04-14 EP EP04727302A patent/EP1623462B1/de not_active Expired - Fee Related
- 2004-04-14 DE DE502004010268T patent/DE502004010268D1/de not_active Expired - Lifetime
-
2005
- 2005-11-14 US US11/273,668 patent/US7262456B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2004102666A1 (de) | 2004-11-25 |
CN1788352A (zh) | 2006-06-14 |
DE502004010268D1 (de) | 2009-12-03 |
US20060131637A1 (en) | 2006-06-22 |
EP1623462A1 (de) | 2006-02-08 |
JP2006526284A (ja) | 2006-11-16 |
DE10321740A1 (de) | 2004-12-09 |
US7262456B2 (en) | 2007-08-28 |
EP1623462B1 (de) | 2009-10-21 |
CN100361306C (zh) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6720579B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101036669B1 (ko) | Nand 플래시 메모리의 어레이 소스 라인 | |
US7262456B2 (en) | Bit line structure and production method thereof | |
US6821847B2 (en) | Nonvolatile memory structures and fabrication methods | |
JP3452056B2 (ja) | 半導体装置の製造方法 | |
US20060108627A1 (en) | NAND flash memory devices including multi-layer memory cell transistor structures and methods of fabricating the same | |
JP2005517299A (ja) | キャパシタレスワントランジスタdramセルおよび製作方法 | |
US8330203B2 (en) | Nonvolatile semiconductor memory device in which decrease in coupling ratio of memory cells is suppressed | |
US6211012B1 (en) | Method of fabricating an ETOX flash memory | |
JP2006286720A (ja) | 半導体装置およびその製造方法 | |
US20110175175A1 (en) | Semiconductor device for applying common source lines with individual bias voltages | |
JP2006295185A (ja) | メモリアレイに適した接触機構およびその製造方法 | |
JP3531641B2 (ja) | 半導体装置の製造方法 | |
US8952536B2 (en) | Semiconductor device and method of fabrication | |
JP2006510194A (ja) | 半導体メモリおよびその製造方法 | |
KR20080048313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
US8193059B2 (en) | Bit line structure and method for the production thereof | |
US7094648B2 (en) | Method for fabricating an NROM memory cell array | |
JP3622741B2 (ja) | 半導体装置の製造方法 | |
KR20070018802A (ko) | 스태거 국부 배선 구조를 갖는 메모리 셀 어레이 | |
JP2004006433A (ja) | 半導体記憶装置及びその製造方法 | |
US20100159655A1 (en) | Semiconductor memory device and method of manufacturing semiconductor memory devices | |
JP2010010260A (ja) | 半導体記憶装置及びその製造方法 | |
US20050026364A1 (en) | Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates | |
KR20050112398A (ko) | 반도체 소자의 이이피롬 셀 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4195058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |