CN1851922B - 半导体装置及其制造方法 - Google Patents

Abstract

彼特线绝缘膜形成后不大幅度扩散彼特线扩散层，充分确保连接部的面积，在该连接部抑制扩散层阻抗增大的同时，谋求存储单元的精细化。半导体装置，具有形成在半导体衬底(1)上部的，分别沿行的方向延伸的复数层彼特线扩散层(2)，在上述各彼特线扩散层(2)上分别形成的复数层彼特线绝缘膜(3)，在各彼特线扩散层(2)之间形成的复数层栅极绝缘膜(10)以及在各彼特线绝缘膜(3)及各栅极绝缘膜(3)交叉的复数条字线(4)。在半导体衬底(1)的上部，形成了具有与各彼特线扩散层(2)分别电连接的连接部(6a)的复数层连接扩散层(6)，在半导体衬底(1)中各连接部(6a)的上表面，比各连接扩散层(6)的上表面低。

Description

半导体装置及其制造方法 

技术领域

本发明，涉及一种半导体装置及其制造方法，特别是关于将设置在半导体衬底上的扩散层用于彼特线的半导体装置及其制造方法。 

背景技术

近年，字线和彼特线介于绝缘膜交叉，在该交叉部构成存储单元的半导体装置，因为能使存储单元阵列的面积缩小，所以，随着半导体装置的精细化的进展它的重要性在不断增加。 

以下，参照图10(a)至图10(c)说明具备上述构造的以前的半导体装置及其制造方法(如参照专利文献1)。 

首先，如图10(a)所示那样，在由硅(Si)形成的半导体衬底101的上部的行的方向上形成了复数层彼特线扩散层102、在各彼特线扩散层102上形成了彼特线绝缘膜103、在半导体衬底101上相互相邻的各彼特线扩散层102之间形成了复数层栅极绝缘膜(未图示)、分别在各彼特线绝缘膜103及各栅极绝缘膜上的列方向形成的与各彼特线扩散层102交叉的复数条字线104。在此，以平行图的纸面方向为行方向，垂直于纸面的方向为列方向。还有，在各彼特线绝缘膜103的端部，由各彼特线扩散层102的热扩散，到各彼特线绝缘膜103的端部外侧为止扩展形成。 

接下来，如图10(b)所示那样，以包含各彼特线扩散层102的端部的形式，例如将为电连接其他电路和各彼特线扩散层102的复数层连接扩散层105，由使用显示与彼特线扩散层102相同的导电型的掺杂物的离子注入法形成。由此，形成了连接于各彼特线扩散层102的重叠连接部105a。 

接下来，如图10(c)所示那样，各字线104、各重叠连接部105a及连接扩散层105的上部分别形成硅化物层106。 

(专利文献1)特开2002-050705号公报 

(发明所要解决的课题) 

然而，上述的以前的半导体装置及其制造方法，为了降低重叠连接部105a中的扩散层的阻抗，就有必要扩大该重叠连接部105a的面积(平面面积)，为此，在各彼特线扩散层102上分别形成彼特线绝缘膜103后，使各彼特线扩散层102大幅度热扩散是有必要的。这样，若是就进行大幅度扩散各彼特线扩散层102的热处理的话，存储单元内的扩散层也会扩展到必要程度以上，就出现了精细化困难的问题。 

发明内容

本发明，是鉴于上述以前的问题，其目的在于彼特线绝缘膜形成后不大幅度扩散彼特线扩散层，充分确保连接部(重叠连接部)的面积，在该连接部抑制扩散层阻抗增大的同时，谋求存储单元的精细化。 

(解决课题的方法) 

为了达成上述目的，本发明，将半导体装置构成为除去形成在彼特线扩散层上的彼特线绝缘膜中与连接扩散层相邻一侧的端部。 

具体地讲，本发明的半导体装置，包括：形成在半导体区域的上部，分别沿行的方向延伸的复数层彼特线扩散层、在各彼特线扩散层上分别形成的复数层彼特线绝缘膜、在半导体区域上相互相邻的各彼特线扩散层之间形成的复数层栅极绝缘膜、以及在半导体区域上分别沿列的方向形成且与各彼特线绝缘膜及各栅极绝缘膜交叉的复数条字线；以各栅极绝缘膜和各字线的交叉部上形成存储单元的半导体装置为对象，在半导体区域的上部，形成了具有与各彼特线扩散层分别电连接的连接部的复数层连接扩散层，各连接部通过各连接扩散层的端部和各彼特线扩散层的端部相互重叠形成，在各彼特线绝缘膜中一侧端部和与该端部相邻的各字线之间的区域、即至少包含各彼特线扩散层端部的区域上，除去上述彼特线绝缘膜，半导体区域上的各连接部的上表面比各连接扩散层的上表面低为特征。 

根据本发明的半导体装置，在半导体区域的上部，形成了具有与各彼特线扩散层分别电连接的连接部的复数层连接扩散层，半导体区域的各连接部的上表面比各连接扩散层的上表面低。也就是，在各彼特线扩散层上形成的彼特线绝缘膜中与连接扩散层的连接部上侧部分被除去。由此，在 各连接扩散层连接部和各彼特线扩散层端部的连接面积可以不用热扩散而扩大。由此，不会增大彼特线扩散层而充分地确保连接部的面积，就可抑制该连接部的扩散层的阻抗，所以，就能够精细化存储单元。 

本发明的半导体装置中，各连接扩散层上的至少一部分及各连接部上的至少一部分上形成了金属硅化物层，各连接部上的金属硅化物层的上侧面，最好的是比各连接扩散层上的金属硅化物层的上侧面低。 

本发明的半导体装置中，连接扩散层的扩散深度，最好的是比彼特线扩散层的扩散深度深。 

本发明的半导体装置中，复数条字线中与各连接部相邻的字线，是不参与工作的空字线，各连接部，最好的是在半导体区域中延伸到空字线下方的一部分。 

这种情况下，最好的是空字线的宽度比其它各字线的宽度大。 

还有，本发明的半导体装置，最好的是还包括形成在连接扩散层上的彼特线接触点。 

本发明的半导体装置的制造方法，包括：形成在半导体区域的上部，分别沿行的方向延伸的复数层彼特线扩散层、在各彼特线扩散层上分别形成的复数层彼特线绝缘膜、在半导体区域上相互相邻的各彼特线扩散层之间形成的复数层栅极绝缘膜、以及在半导体区域上分别沿列的方向形成且与各彼特线绝缘膜及各栅极绝缘膜交叉的复数条字线；以各栅极绝缘膜和各字线的交叉部上形成存储单元的半导体装置为对象，以包括：在半导体区域的上部，形成分别沿行的方向延伸的复数层彼特线扩散层的工序(a)，在复数层彼特线扩散层上分别形成彼特线绝缘膜的工序(b)，在半导体区域上，形成与各彼特线扩散层及各彼特线绝缘膜交叉的沿列的方向延伸的复数条字线的工序(c)，在各彼特线绝缘膜中一侧端部和与该端部相邻的各字线之间的区域、即至少是通过除去包含各彼特线绝缘膜端部的区域，形成分别露出各彼特线扩散层一侧端部的露出区域的工序(d)，通过选择形成半导体区域上沿行的方向延伸的复数层扩散层，在包含各露出区域的区域形成连接部的同时，形成由该连接部与各彼特线扩散层电连接的连接扩散层的工序(e)为特征。 

根据本发明的半导体装置的制造方法，通过除去在各彼特线绝缘膜的 一侧端部和与该端部相邻的各字线之间的区域中至少包含各彼特线扩散层端部的区域，形成露出各彼特线扩散层一侧端部的露出区域，其后，通过有选择地形成半导体区域上的行的方向延伸的复数层扩散层，在包含各露出区域的区域形成连接部的同时，形成由该连接部与各彼特线扩散层电连接的连接扩散层。为此，在各连接扩散层连接部和各彼特线扩散层端部的连接面积可以不用热扩散而扩大。由此，在各连接扩散层连接部和各彼特线扩散层端部的连接面积可以不用热扩散而扩大，不会增大彼特线扩散层而充分地确保连接部的面积，就可抑制该连接部的扩散层的阻抗，所以，就能够精细化存储单元。 

半导体装置的制造方法中，半导体区域是由硅形成，在工序(e)之后，最好的是还包括，在连接部的至少一部分上，将连接部形成由金属硅化的金属硅化物层的工序(f)。 

半导体装置的制造方法，最好的是，在工程(e)中，将连接扩散层的扩散深度形成为比彼特线扩散层的扩散深度深的形式。 

半导体装置的制造方法，最好的是，在工序(c)中，复数条字线中与各连接部相邻的字线，是不参与工作的空字线，在工序(e)中，是将各连接扩散层形成为各连接部在半导体区域中延伸到空字线下方的一部分的形式。 

半导体装置的制造方法，最好的是，在工序(c)中，将空字线的宽度形成为比其它各字线的宽度大的形式。 

半导体装置的制造方法，最好的是，在工序(e)之后，还包括：形成包含复数层连接扩散层及复数条字线的半导体区域上的层间绝缘膜的工序(g)，和在层间绝缘膜上，形成与各连接扩散层电连接的彼特线接触点的工序(h)。 

-发明的效果- 

根据本发明所涉及的半导体装置及其制造方法，可以使彼特线扩散层和连接扩散层的相互连接部不由热扩散而扩大，就可以容易地实现存储单元的精细化。 

附图说明

图1(a)至图1(c)，表示本发明的第一实施方式所涉及的半导体装置。图1(a)，是部分平面图，图1(b)，是图1(a)的Ib-Ib线剖面图，图1(c)，是 

图1(a)的Ic-Ic线剖面图。 

图2(a)至图2(d)，是表示本发明的第一实施方式所涉及的半导体装置制造方法的工序顺序的剖面流程图。 

图3，是表示本发明第一实施方式的第一变形例所涉及的半导体装置的剖面图。 

图4(a)至图4(c)，是表示本发明第一实施方式的第一变形例所涉及的半导体装置制造方法的工序顺序的剖面流程图。 

图5，是表示本发明第一实施方式的第二变形例所涉及的半导体装置的剖面图。 

图6(a)至图6(b)，是表示本发明第一实施方式的第二变形例所涉及的半导体装置制造方法的工序顺序的剖面流程图。 

图7，是表示本发明第二实施方式所涉及的半导体装置的剖面图。 

图8(a)至图8(d)，是表示本发明第二实施方式所涉及的半导体装置制造方法的工序顺序的剖面流程图。 

图9，是表示本发明第二实施方式的第一变形例所涉及的半导体装置的剖面图。 

图10(a)至图10(c)，是表示以前的半导体装置制造方法的工序顺序的剖面流程图。 

(符号说明) 

1半导体衬底(半导体区域) 

2彼特线扩散层 

2a露出区域 

3彼特线绝缘膜 

4字线 

5侧壁绝缘膜 

6连接扩散层 

6a连接部(重叠连接部) 

6A连接扩散层 

7金属硅化物层 

8层间绝缘膜 

9彼特线)连接栓 

10栅极绝缘膜 

10a开口部 

40空字线 

40A空字线 

具体实施方式

(第一实施方式) 

参照附图说明本发明的第一实施方式。 

图1(a)至图1(c)，表示本发明的第一实施方式所涉及的半导体装置，图1(a)，表示主要部分的平面构成，图1(b)，表示图1(a)的Ib-Ib线剖面图，图1(c)，表示图1(a)的Ic-Ic线剖面图。 

如图1(a)至图1(c)所示那样，第一实施方式所涉及的半导体装置，例如是在硅(Si)形成的半导体衬底1主面上，包含蓄积电荷的绝缘膜构成，例如具有将硅氮化膜夹在硅氧化膜之间的构成也就是ONO膜的栅极绝缘膜10形成在全表面。 

栅极绝缘膜10上，形成了例如在行方向上延伸的复数开口部10a，在半导体衬底1的上部从各个开口部10a露出的露出区域上，分别形成了彼特线扩散层2。还有，各彼特线扩散层2上，由例如热氧化法形成了用氧化硅形成的彼特线绝缘膜3。 

栅极绝缘膜10及各彼特线扩散层2上，由多结晶硅或非结晶硅形成的复数条字线4，以分别与各彼特线扩散层2及形成在该彼特线扩散层2之间的栅极绝缘膜10交叉的方式形成在列的方向。在此，各栅极绝缘膜10中与各字线4重叠部分成为电荷的蓄积部(存储单元)。还有，夹着栅极绝缘膜10的相对各彼特线扩散层2起着源极或漏极的机能。还有，如图1(b)所示那样，在各字线4的两侧壁面上形成了由氧化硅形成的侧壁绝缘膜5。 

各彼特线绝缘膜3一侧的端部，被除去到字线4的外侧的侧壁绝缘膜5附近部分为止。以包含该各彼特线扩散层2的露出区域的形式，各连接扩散层6分别形成在行的方向，包含各彼特线扩散层2的露出区域的各连接扩散层6的字线4一侧的端部，形成对于各彼特线扩散层2的连接部6a。 

这样，连接扩散层6中与彼特线扩散层2的连接部(重叠连接部)6a，与只在热扩散彼特线扩散层2的区域形成连接部6a的以前的半导体装置相比变大。由此，彼特线扩散层2不会因为热扩散而形成大的扩散，可以扩大连接部6a的面积，所以不会招致扩散层阻抗的增大而能够实现存储单元的精细化。 

各彼特线扩散层2、包含连接部6a的各连接扩散层6及各字线4的上部，分别形成了由钛(Ti)、钨(W)、镍(Ni)或者是钴(Co)等硅化所形成的金属硅化物层7。 

根据第一实施方式，在连接扩散层6的与彼特线扩散层2的连接部6a上，是除去位于彼特线扩散层2上侧的彼特线绝缘膜3而形成的，所以连接部6a的上表面高度，要比连接扩散层6的上表面高度低。因此，就是在金属硅化物层7形成后的状态下，金属硅化物层7中连接部6a的上侧部分的高度，也比金属硅化物层7中连接扩散层6的上侧部分的高度低。 

以下，参照附图说明如上述那样的构成的半导体装置的制造方法。 

图2(a)至图2(d)，是表示本发明的第一实施方式所涉及的半导体装置制造方法的工序顺序的剖面流程图。 

首先，尽管图中没有表示，半导体衬底1的主面上全面形成了ONO膜的栅极绝缘膜。具体地讲，通过热氧化法，在半导体衬底的主面上形成厚度为5nm程度的第一硅氧化膜，接下来，通过化学的热解化学气相沉积法(CVD)，形成厚度为15nm程度的硅氮化膜，再接下来，还是由热氧化法形成厚度为10nm程度的第二硅氧化膜。由此，形成了第一硅氧化膜、硅氮化膜及第二硅氧化膜，也就是具有ONO构造的栅极绝缘膜。 

接下来，如图2(a)所示那样，半导体衬底1的所规定区域中分别形成沿着行方向延伸，扩散深度为50nm(刚刚注入后)程度的复数层彼特线扩散层2，和在各彼特线扩散层2上的彼特线绝缘膜3。具体地讲，通过平板印刷法，在栅极绝缘膜上形成在开口部具有彼特线扩散层2的形成图案的抗蚀图案。接下来，将形成了的抗蚀图案作为掩模通过蚀刻栅极绝缘膜除去，形成从栅极绝缘膜露出半导体衬底1的形成彼特线扩散层2用的开口图案。接下来，以具有彼特线扩散层2的开口图案的抗蚀图案作为掩模，对半导体衬底1进行n型杂质，例如砷(As)或磷(P)离子在加速能为30keV程度剂 量在2.5×10¹⁵/cm²程度的注入条件下注入离子，在半导体衬底1的上部形成复数层彼特线扩散层2。接下来，除去抗蚀图案后，通过热氧化法，在形成的各彼特线扩散层2的上分别形成厚度为50nm的彼特线绝缘膜3。在此，由于形成彼特线绝缘膜3之际的热处理，各彼特线扩散层2的端部发生热扩散，所以，各彼特线扩散层2在彼特线绝缘膜3端部的外侧也多少有所扩展。接下来，通过热解化学气相沉积法，在半导体衬底1的栅极绝缘膜及各彼特线绝缘膜3上沉积厚度为200nm程度的掺杂了n型杂质的多结晶硅膜，其后，对沉积了的多结晶硅膜，在与各彼特线扩散层2交叉的列方向形成图案，形成复数条字线4。 

接下来，如图2(b)所示那样，由热解化学气相沉积法，以覆盖各字线4的形式在全面沉积硅氧化膜，通过将沉积的硅氧化膜异向干蚀刻回蚀，在各字线4的两侧面上形成由氧化硅形成的侧壁绝缘膜5。接下来，在各彼特线绝缘膜3中一侧端部和与该端部相邻的字线4之间的区域，通过对包含各彼特线扩散层2端部的区域进行有选择地蚀刻除去，形成分别露出各彼特线扩散层2一侧端部的露出区域2a。且，在各彼特线扩散层2上形成露出区域2a的工序，与形成侧壁绝缘膜5之际的回蚀工序同时进行亦可。但是，这种情况下，各字线4之间最好的是由侧壁绝缘膜5埋入的状态。 

接下来，如图2(c)所示那样，在半导体衬底1的行的方向，各彼特线扩散层2的露出区域2a外侧延伸方向上，形成了例如与周围电路等其他电路电连接的连接扩散层6。这时的离子注入条件是，例如砷(As)或磷(P)离子在加速能为40keV程度剂量在2.5×10¹⁵/cm²程度。 

由此，在各彼特线扩散层2和连接扩散层6之间，与只在彼特线扩散层2热扩散的区域形成连接部6a的以前例相比，通过除去彼特线绝缘膜3的端部形成扩大的连接部6a。介于这个面积大也就是扩散层阻抗小的连接部6a，彼特线扩散层2和连接扩散层6被电连接。 

接下来，如图2(d)所示那样，在包含各字线4及连接部6a的连接扩散层6上，通过真空蒸镀法分别沉积由钛(Ti)等形成的金属膜，再通过对沉积的金属膜实施加热处理，形成金属硅化物层7。在此，连接部6a是除去彼特线绝缘膜3的端部而形成的，所以，连接部6a的上表面的高度比连接扩散层6的上表面的高度低。这是在形成彼特线绝缘膜3之际的热氧化工 序中，如图1(c)所示那样，半导体衬底1上部也进行了氧化，彼特线扩散层2和彼特线绝缘膜3的界面变得比半导体衬底1的主面低。因此，即便是在硅化后，金属硅化物层7中连接部6a的上侧部分高度，比金属硅化物层7中连接扩散层6上侧部分的高度低。 

且，在第一实施方式中，是将金属硅化物层7形成在包含各字线4及连接部6a的连接扩散层6上，但是，只在这些各字线4、连接部6a及各连接扩散层6中的至少一个或它们中的一部分区域形成金属硅化物层7也无关。还有，金属硅化物层7并非一定要设置。 

如以上说明的那样，根据第一实施方式所涉及的半导体装置的制造方法，在各彼特线扩散层2的连接扩散层6一侧端部中，除去设置在彼特线扩散层2上的彼特线绝缘膜3形成露出区域2a，以包含形成的露出区域2a的形式形成连接扩散层6。为此，彼特线扩散层2和连接扩散层6的连接部6a的平面面积可不由热扩散而扩大，所以，就可以容易地实现存储单元的精细化。 

(第一实施方式的第一变形例) 

以下，参照附图说明本发明的第一实施方式的第一变形例。 

图3，是表示本发明第一实施方式的第一变形例所涉及的半导体装置的行方向的剖面构成。图3中，与图1相同的构成部件标以相同的符号省略其说明。 

如图3所示那样，第一变形例所涉及的半导体装置，连接扩散层6A的扩散深度形成的比彼特线扩散层2的扩散深度深。 

由此，因为连接部6a的上表面和连接扩散层6A的端部之间抑制了泄漏电流的发生，所以，半导体装置的动作就变得更安定化。 

以下，参照附图说明如上述那样的构成的半导体装置的制造方法。 

图4(a)至图4(c)，是表示本发明第一实施方式的第一变形例所涉及的半导体装置制造方法的工序顺序的剖面流程图。 

首先，如图4(a)所示那样，与第一实施方式一样，通过化学的热解化学气相沉积法(CVD)通过将沉积的硅氧化膜异向干蚀刻回蚀，在各字线4的两侧面上形成侧壁绝缘膜5。接下来，在各彼特线绝缘膜3中一侧端部和与该端部相邻的字线4之间的区域，通过对包含各彼特线扩散层2端部 的区域进行有选择地蚀刻除去，形成分别露出各彼特线扩散层2一侧端部的露出区域2a。且，本变形例中也是，在各彼特线扩散层2上形成露出区域2a的工序，与形成侧壁绝缘膜5之际的回蚀工序同时进行亦可。但是，这种情况下，各字线4之间最好的是由侧壁绝缘膜5埋入的状态。 

接下来，如图4(b)所示那样，在半导体衬底1的行的方向，各彼特线扩散层2的露出区域2a外侧延伸方向上，有选择地形成了例如与周围电路等其他电路电连接的连接扩散层6A。这时的离子注入条件是，例如使用砷(As)或磷(P)离子，在加速能为50keV程度剂量在2.5×10¹⁵/cm²程度，使连接扩散层6A的扩散深度比彼特线扩散层2的扩散深度深。由此，在各彼特线扩散层2和连接扩散层6A之间，与只在彼特线扩散层2热扩散的区域形成连接部6a的以前例相比，通过除去彼特线绝缘膜3的端部形成扩大的连接部6a。介于这个面积大也就是扩散层阻抗小的连接部6a，彼特线扩散层2和连接扩散层6被电连接。 

接下来，如图4(c)所示那样，在包含各字线4及连接部6a的连接扩散层6A上分别形成金属硅化物层7。在此，与第一实施方式一样，金属硅化物层7中连接部6a的上侧部分高度，比金属硅化物层7中连接扩散层6A的上侧部分高度低。 

且，在此也是，金属硅化物层7，只在这些各字线4、连接部6a及各连接扩散层6A中的至少一个或它们中的一部分区域形成金属硅化物层7也无关。还有，金属硅化物层7不设置也无关。 

如以上说明的那样，根据第一实施方式的第一变形例，与第一实施方式一样，不会增大连接部6a的扩散层阻抗，可以实现各存储单元的精细化。 

在此基础上，第一变形例中，因为是将连接扩散层6A的扩散深度形成的比彼特线扩散层2的扩散深度深，如前所述那样，可以增大连接部6a的上表面和连接扩散层6A的端部的间距。为此，可以抑制连接部6a的上表面和连接扩散层6A的端部之间产生的泄漏电流，半导体装置的动作就能够更加安定。 

还有，有关抑制这个泄漏电流的效果，连接部6a的上部形成了金属硅化物层7的情况，由于形成的金属硅化物层7的应力等起因与半导体衬底1之间容易产生泄漏电流，所以效果更大。 

且，连接扩散层6A的扩散深度，最好的是为彼特线扩散层2的扩散深度的1.1倍到2倍的程度。 

(第一实施方式的第二变形例) 

以下，参照附图说明本发明的第一实施方式的第二变形例。 

图5，是表示本发明第一实施方式的第二变形例所涉及的半导体装置的行方向的剖面构成。图5中，与图1及图3相同的构成部件标以相同的符号省略其说明。 

如图5所示那样，第二变形例所涉及的半导体装置，与第一变形例一样，具有扩散深度比彼特线扩散层2的扩散深度深的连接扩散层6A的同时，还具有为与连接扩散层6A电连接的接触点9。 

具体地讲，在半导体衬底1上，形成了包含金属硅化物层7、彼特线绝缘膜3及侧壁绝缘膜5的整体由例如氧化硅形成的层间绝缘膜8，在该层间绝缘膜8中的连接扩散层6A上，形成了与金属硅化物层7连接由钨形成的接触点(彼特线接触点)9。接触点9与层间绝缘膜8上的布线(未图示)电连接。 

以下，参照附图说明如上述那样的构成的半导体装置的制造方法。 

图6(a)至图6(b)，是表示本发明第一实施方式的第二变形例所涉及的半导体装置制造方法的工序顺序的剖面流程图。 

首先，如图6(a)所示那样，与第一变形例一样的注入条件，在半导体衬底1的行的方向，各彼特线扩散层2的露出区域2a外侧延伸方向上，有选择地形成了例如与周围电路等其他电路电连接的连接扩散层6A。 

接下来，如图4(c)所示那样，在包含各字线4及连接部6a的连接扩散层6A上分别形成金属硅化物层7。在此，与第一实施方式及其第一变形例一样，金属硅化物层7中连接部6a的上侧部分高度，比金属硅化物层7中连接扩散层6A的上侧部分高度低。 

且，在第二变形例中也是，金属硅化物层7，只在这些各字线4、连接部6a及各连接扩散层6A中的至少一个或它们中的一部分区域形成金属硅化物层7也无关。还有，金属硅化物层7不设置也无关。 

接下来，形成金属硅化物层7后，通过例如热解化学气相沉积法，在包含各字线4及连接部6a的连接扩散层6A上的全表面，形成由氧化硅形 成的层间绝缘膜8。其后，再由平板印刷法及干蚀刻法，在层间绝缘膜8上形成露出连接扩散层6A上的金属硅化物层7的接触点孔。接下来，由热解化学气相沉积法或飞溅法，在层间绝缘膜8上将钨等金属膜填充接触点孔的形式沉积。再后，通过例如化学研磨(CMP)法，除去层间绝缘膜8上沉积了的金属，得到形成在层间绝缘膜8的接触点孔内的接触点9。 

如以上说明的那样，根据第一实施方式的第二变形例，与第一实施方式及其第一变形例一样，彼特线扩散层2，介于起连接扩散层6A及彼特线接触点作用的接触点9与上层布线层(未图示)电连接成为可能。 

(第二实施方式) 

以下，参照附图说明本发明的第二实施方式。 

图7，是表示本发明第二实施方式所涉及的半导体装置的行方向的剖面构成。图7中，与图1及图5相同的构成部件标以相同的符号省略其说明。 

如图7所示那样，第二实施方式中，将列的方向上延伸的复数条字线4中与连接扩散层6A的连接部6a相邻的字线制成为不参与半导体装置工作的空字线40。 

这样，因为是将与各连接扩散层6A的连接部6a相邻的字线4作为空字线构成，连接部6a沿着彼特线扩散层2从其端部到元件阵列内侧为止扩散到达存储单元，所以，防止引起该存储单元的特性变动成为可能。 

且，第二实施方式中，金属硅化物层7，形成在这些各字线4、空字线40、包含连接部6a的连接扩散层6A的各上部，但是，空字线40上，不设置金属硅化物层7也无关。 

以下，参照附图说明如上述那样的构成的半导体装置的制造方法。 

图8(a)至图8(d)，是表示本发明的第一实施方式所涉及的半导体装置制造方法的工序顺序的剖面流程图。 

首先，如图8(a)所示那样，与第一实施方式一样，半导体衬底1的主面上全表面形成了ONO膜的栅极绝缘膜，在形成的栅极绝缘膜的行的方向上有选择地形成彼特线扩散层2形成用开口图案。其后，在半导体衬底1主面上部通过离子注入法形成复数层彼特线扩散层2。接下来，在各彼特线扩散层2上，通过热氧化法分别形成彼特线绝缘膜3。接下来，彼特线 绝缘膜3及栅极绝缘膜上以与各彼特线扩散层2交叉的方式有选择地形成列的方向延伸的复数条字线4及一条空字线40。在此，空字线40，设置在彼特线扩散层2中形成连接扩散层6A一侧的端部。 

且，由于形成彼特线绝缘膜3之际的热处理，各彼特线绝缘膜3的端部彼特线扩散层2热扩散，所以，到彼特线绝缘膜3端部的外侧为止也多少有所扩展。 

接下来，如图8(b)所示那样，和第一实施方式一样，通过将由热解化学气相沉积法沉积的硅氧化膜异向干蚀刻回蚀，在各字线4及空字线40的两侧面上形成侧壁绝缘膜5。接下来，在各彼特线绝缘膜3中一侧端部和与该端部相邻的空字线40之间的区域，通过对包含各彼特线扩散层2端部的区域进行有选择地蚀刻除去，形成分别露出各彼特线扩散层2一侧端部的露出区域2a。且，本实施方式中也是，在各彼特线扩散层2上形成露出区域2a的工序，与形成侧壁绝缘膜5之际的回蚀工序同时进行亦可。但是，这种情况下，包含空字线40的各字线4之间最好的是由侧壁绝缘膜5埋入的状态。 

接下来，如图8(c)所示那样，与第一实施方式的第一变形例一样，在半导体衬底1的行的方向，各彼特线扩散层2的露出区域2a外侧延伸方向上，形成了例如与周围电路等电连接的连接扩散层6A。由此，在各彼特线扩散层2和连接扩散层6A之间，通过除去彼特线绝缘膜3的端部形成面积扩大了的连接部6a。介于这个面积大也就是扩散层阻抗小的连接部6a，彼特线扩散层2和连接扩散层6被电连接。 

接下来，如图8(d)所示那样，在包含各字线4及连接部6a的连接扩散层6A上分别形成金属硅化物层7。所以，在此，与第一实施方式一样，金属硅化物层7中连接部6a的上侧部分高度，比金属硅化物层7中连接扩散层6的上侧部分高度低。这是，如第一实施方式说明的那样，在形成彼特线绝缘膜3之际的热氧化工序中，半导体衬底1上部也进行了氧化，彼特线扩散层2和彼特线绝缘膜3的界面变得比半导体衬底1的主面低。 

且，在第二实施方式中也是，金属硅化物层7，只在这些各字线4、空字线40、连接部6a及各连接扩散层6中的至少一个或它们中的一部分区域形成也无关。还有，金属硅化物层7并非一定要设置，特别是空字线40 不设置亦可。 

接下来，形成了金属硅化物层7之后，通过例如热解化学气相沉积法，在包含各字线4及连接部6a的连接扩散层6A上的整个表面上，形成由氧化硅形成的层间绝缘膜8。其后，再由平板印刷法及干蚀刻法，在层间绝缘膜8上形成露出连接扩散层6A上的金属硅化物层7的接触点孔。接下来，由热解化学气相沉积法或飞溅法，在层间绝缘膜8上将钨等金属膜填充接触点孔的形式沉积。再后，通过例如化学研磨(CMP)法，除去层间绝缘膜8上沉积了的金属，得到形成在层间绝缘膜8的接触点孔内的接触点9。 

如以上说明的那样，根据第二实施方式，与第一实施方式一样，各彼特线扩散层2中形成连接扩散层6A一侧的端部，除去设置在彼特线扩散层2上的彼特线绝缘膜3形成露出区域2a，以包含形成的露出区域2a的形式形成连接扩散层6A。为此，彼特线扩散层2和连接扩散层6的连接部6a的平面面积可不由热扩散而扩大，所以，就可以容易地实现存储单元的精细化。 

在此之上，第二实施方式中，在得到与第一实施方式、其各变形例同样效果的基础上，与连接扩散层6A的连接部6a相邻的字线为空字线40。当不设置这个空字线40的情况下，形成连接扩散层6A之际的离子注入用掩模偏向元件阵列内侧对合的话，连接部6a由离子注入后的热处理扩散，进入字线4的下侧有可能引起特性变动。 

然而，第二实施方式中，通过在复数条字线4中设置位于与连接部6a相邻的空字线40，在形成连接扩散层6A之际的离子注入在半导体衬底1中留在空字线40的下侧区域，所以，就不会引起存储单元的特性改变。 

(第二实施方式的一个变形例) 

以下，参照附图说明本发明的第二实施方式的变形例。 

图9，是表示本发明第二实施方式的一个变形例所涉及的半导体装置的行的方向的剖面构成。图9中，与图7相同的构成部件标以相同的符号省略其说明。 

如图9所示那样，本变形例所涉及的半导体装置，沿着列的方向延伸的复数条字线4中与连接扩散层6A的连接部6a相邻的字线作为空字线40 A，并且该空字线40的尺寸比字线4的大。 

且，空字线40A的宽度，最好的是为字线4的宽度的1.5倍到3倍的程度。 

象这样，因为空字线40A的宽度尺寸比字线4的宽度大，所以，在形成连接扩散层6A之际的离子注入用掩模即便是向单元阵列内侧偏移，注入离子不易从连接部6a向单元阵列内侧扩散。其结果，就是由其后的热扩散，在存储单元上也不会产生特性变动。 

(产业上利用的可能性) 

本发明所涉及的半导体装置及其制造方法，彼特线扩散层和连接扩散层的相互连接部不随热扩散而扩大，可以容易地实现存储单元的精细化，特别是对具有将扩散层作为彼特线时，该彼特线和其他扩散层重叠电连接的连接部的半导体装置及其制造方法是有用的。 

Claims (12)

1.一种半导体装置，包括：形成在半导体区域的上部，分别沿行的方向延伸的复数层彼特线扩散层、在上述各彼特线扩散层上分别形成的复数层彼特线绝缘膜、在上述半导体区域上相互相邻的上述各彼特线扩散层之间形成的复数层栅极绝缘膜、以及在上述半导体区域上分别沿列的方向形成且与上述各彼特线绝缘膜及各栅极绝缘膜交叉的复数条字线；并且在上述各栅极绝缘膜和上述各字线的交叉部上形成存储单元，其特征为：

在上述半导体区域的上部，形成了具有连接部的复数层连接扩散层，所述连接部分别与上述各彼特线扩散层电连接，

上述各连接部，通过上述各连接扩散层的端部和上述各彼特线扩散层的端部相互重叠形成，

在上述各彼特线绝缘膜中一侧端部和与该端部相邻的上述各字线之间的区域、即至少包含上述各彼特线扩散层端部的区域上，除去上述彼特线绝缘膜，

上述半导体区域上的上述各连接部的上表面，比上述各连接扩散层的上表面低。

2.根据权利要求1所述的半导体装置，其特征为：

上述各连接扩散层上的至少一部分及上述各连接部上的至少一部分上形成了金属硅化物层，

上述各连接部上的上述金属硅化物层的上侧面，比上述各连接扩散层上的上述金属硅化物层的上侧面低。

3.根据权利要求1或者2所述的半导体装置，其特征为：

上述连接扩散层的扩散深度，比上述彼特线扩散层的扩散深度深。

4.根据权利要求1～3任意一项所述的半导体装置，其特征为：

上述复数条字线中与上述各连接部相邻的字线，是不参与工作的空字线，

上述各连接部，在上述半导体区域中延伸到上述空字线下方的一部分。

5.根据权利要求4所述的半导体装置，其特征为：

上述空字线的宽度比其它上述各字线的宽度大。

6.根据权利要求1～5任意一项所述的半导体装置，其特征为：

还包括形成在上述连接扩散层上的彼特线接触点。

7.一种半导体装置的制造方法，包括：形成在半导体区域的上部，分别沿行的方向延伸的复数层彼特线扩散层、在上述各彼特线扩散层上分别形成的复数层彼特线绝缘膜、在上述半导体区域上相互相邻的上述各彼特线扩散层之间形成的复数层栅极绝缘膜、以及在上述半导体区域上分别沿列的方向形成且与上述各彼特线绝缘膜及各栅极绝缘膜交叉的复数条字线；并且上述各栅极绝缘膜和上述各字线的交叉部上形成存储单元，其特征为：

包括：

工序a，在上述半导体区域的上部，形成分别沿行的方向延伸的上述复数层彼特线扩散层，

工序b，在上述复数层彼特线扩散层上分别形成彼特线绝缘膜，

工序c，在上述半导体区域上，形成与上述各彼特线扩散层及各彼特线绝缘膜交叉的沿列的方向延伸的复数条字线，

工序d，通过除去上述各彼特线绝缘膜中一侧端部和与该端部相邻的各字线之间的区域、即至少包含上述各彼特线扩散层端部的区域，形成分别露出上述各彼特线扩散层一侧端部的露出区域，以及

工序e，通过选择形成在上述半导体区域上沿行的方向延伸的复数层扩散层，在包含上述各露出区域的区域形成连接部的同时，形成通过该连接部与上述各彼特线扩散层电连接的连接扩散层。

8.根据权利要求7所述的半导体装置的制造方法，其特征为：

上述半导体区域是由硅形成，

在上述工序e之后，还包括工序f，在上述连接部中的至少一部分上，形成用金属将上述连接部硅化的金属硅化物层。

9.根据权利要求7或者8所述的半导体装置的制造方法，其特征为：

在上述工程e中，上述连接扩散层，形成为它的扩散深度比上述彼特线扩散层的扩散深度深的形式。

10.根据权利要求7～9任意一项所述的半导体装置的制造方法，其特征为：

在上述工序c中，上述复数条字线中与形成上述各连接部的区域相邻的字线，是作为不参与工作的空字线而形成的，

在上述工序e中，是将上述各连接扩散层，形成为上述各连接部延伸到上述空字线下方的一部分的形式。

11.根据权利要求10所述的半导体装置的制造方法，其特征为：

在上述工序c中，将上述空字线的宽度形成的比其它上述各字线的宽度大。

12.根据权利要求7～11任意一项所述的半导体装置的制造方法，其特征为：

还包括：

工序g，在上述工序e之后，在包含上述复数层连接扩散层及复数条字线的上述半导体区域上形成层间绝缘膜，以及

工序h，在上述层间绝缘膜上，形成与上述各连接扩散层电连接的彼特线接触点。

Images