JPH0429327A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体装置およびその製造方法に関し、特に
、拡散層（不純物トープ領域）の面積を小さくすること
ができ、高い集積密度を達成するのに好適な、ＭＯ３形
半導体装置およびその製造方法に関する。

［従来の技術］ Ｄ　ＲＡ　Ｍ　（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃ
ｃｅｓｓ　Ｍｅｍｏｒｙ　）に代表される高集積メモリ
ーは、３年で４倍の集積度向上を実現してきており、既
に、０．８μｍ技術を用いた４メガピントＤＲＡＭの量
産体制が整いつつある。このような高集積化は、微細加
工技術の進歩と、微細化に耐えるデバイス構造の開発に
支えられてきた。しかしながら、微細化と性能向上をさ
らに進めて行くためには、微細加工技術とデバイス構造
のいっそうの改善が必要である。

その例のひとつとして、拡散層面積の縮小が挙げられる
。デバイスの機紐化に伴って電ＦＡ＠圧が］／Ｋになる
と仮定すると、電界一定の比例縮小側では、拡散層の面
積が１／に２になり、空乏層幅は基板濃度の増加に伴っ
て１／Ｋになるので、拡散層容量も１／になり、容量は
減ってデバイス特性は向上する。しかし、実際には、多
くのプロセスマージンを設計に際して考慮しなければな
らないため、拡散層面積を比例縮小側の通りに小さくす
るのは困難である。例えば、コンタクトホールとゲート
電極の合わせ余裕を取らねばならないことなどが、拡散
層面積の縮小を妨げている原因の一つになっている。

従来、このような拡散層面積の縮小と、合わせ余裕の縮
小を両立させることの出来るトランジスタの構造として
、第２図に示したものが提案されている。これは、拡散
層２５に接触する多結晶シリコン膜２７を形成して、こ
の上に、金属配線２９のコンタクトを作るものである。

第２図より明らかなように、多結晶シリコン膜２７の面
積は、拡散１Ｆ２５の面積より大きいため、コンタクト
孔の位置が若干ずれても、支障なく両者の接続を行なう
ことができる。これによって、素子量分ｌＩｉ酸化膜２
２とコンタクト孔、およびゲート電極２４とコンタクト
孔との余裕がそれぞれ実質的に大きくなるため、拡散層
面積を小さくしても、ゲート電極と配線の間に電気的短
絡等は効果的に防止できる。また、拡散層は、多結晶シ
リコン膜からの不純物拡散法によって形成できるため、
接合深さの浅い拡散層も容易に形成できる。第２図にお
いて、記号２１は半導体基板、２２は素子間分離酸化膜
、２３はゲート酸化膜、２４はゲート電極、２５は拡散
層、２６．２８は眉間絶縁膜、２７は多結晶シリコン膜
、２９は金属配線をそれぞれ表わす。

［発明が解決しようとする課題］ 第２図に示した構造は、比較的単純であるが、多結晶シ
リコン膜２７の加工がゲート電極２４と層間酸化膜２６
によって作られる高段差部で行なわれるため、多層レジ
スト法や高選択ドライエツチング法などの、高段差にお
ける加工技術を用いることが必要である。周知のように
、多層レジスト法は、樹脂などを用いて段差のある基板
などの表面を平坦化し、その上で、リンゲラフィブロセ
スを行なう方法であるが、デバイス寸法が著しく小さく
なってくると、種々な問題が生じ、適用が困難になって
くる。そのひとつは、パターンのアスペクト比の問題で
ある。下地の段差の深さが同じで、平坦化するための樹
脂の膜厚が変らなくても、パターン寸法が小さくなれば
、アスペクト比は大きくなる。その結果、ドライエツチ
ングの反応種が凹部内に十分に供給されなくなり、エッ
チ残り等の問題を引き起こす。また、パターンの寸法変
化も大きな問題である。多層レジスト法では、数段階に
分けて、上層のパターンを下層に順次転写してゆく。こ
の過程で、それぞれのパターンに寸法変化が生し、最終
形状および寸法は設計したものとは違ってくる。このパ
ターンの形状や寸法変化は、設計寸法が大きければ、許
容範囲内に入るが、例えば、設計寸法が０．３μｍ以下
のように、非常に小さい場合は、処理の途中でパターン
の断線などの事故が発生する可能性もあり、このプロセ
スが使えなくなることも予想される。

このように、第２図に示した構造では、さらに微細化を
進めるのは困難である。

本発明の目的は、従来の半導体装置の有する上記問題を
解決し、短絡などの事故の発生する恐れがなく、小面積
の拡散層を有する微細なＭＯ５形半導体装百１およびこ
のような半導体装置を高い精度で製造することのできる
製造方法を提供することである。

［課題を解決するための手段］ 上記目的を達成するため、本発明は、第１図に構造の一
例を示したように、拡散層３８に接触する多結晶シリコ
ン膜４３は、ゲート電極形成直後に作るのではなく、眉
間絶縁膜４１を堆積し、拡散層３８を露出させるための
コンタクト孔を開口した後に、コンタクト孔の内面上に
形成される。

堆積したときには、この多結晶シリコン膜４３は、層間
膜４１上でつながっているが、コンタクト内の空間をタ
ングステン４６等の金属で埋めた後に。

全面をエッチし、多結晶シリコン膜４３とタングステン
４６の上面が、眉間酸化膜４１の表面よりわずかに低く
なるまでエッチすることにより、互いに分離される。こ
のような構造とすることにより、拡散層の面積が小さく
なっても、上記事故が発生する恐れはなく、信頼性は着
るしく向上する。

なお、本発明では眉間絶縁膜４１を全面に形成して凹部
を埋め、表面を平坦化した後、拡散層３８の面積よりも
寸法の大きなコンタクト孔を開口する。また、このコン
タクト孔は、微細なトランジスタでは、ゲート電極３６
や素子間分離酸化膜３４に一部が重なりを生ずる。この
ため、コンタクト孔の開口時に、素子間分離酸化膜３４
と、ゲート電極を覆っている眉間絶縁膜３７．３９がエ
ッチされないようにするために、コンタクトが開口され
る層間Ｍ縁膜４１とは種類の異なる絶縁膜４０をエツチ
ング防止層としてそれらの膜３７゜３９の上に形成した
。例えば眉間Ｎ縁膜４１はＣＶＤ法（Ｃｈｅｍｉｃａｌ
　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ　）で堆積した
ＳｉＯ２膜、エツチング防止層４０は、ＣＶＤ法で堆積
したＳｉ、Ｎ、膜である。酸化シリコン膜の窒化シリコ
ン膜に対するドライエツチング選択比は１ｏ倍程度ある
ので、眉間酸化シリコン膜４１の膜厚が０．５μｍとす
ると、オーバーエッチを考慮しても、窒化シリコン膜４
０の膜厚は０．１μｍ程度あれば十分である。

［作用コ 本発明によれば、多結晶シリコン膜４３や金属膜４６を
、大きな段差部においてパターニングする必要がない。

そのため拡散層３８に接触する多結晶シリコン膜４３や
金属層４６の形成に際して、多層レジストプロセスを使
用する必要はない。すなわち、眉間絶縁膜４１によって
表面を平坦化した後にコンタクト孔をこの層間ＩＩＩ膜
４１に開口するので、コンタクト孔の形成は１通常の単
層レジスト法によって行なうことができる。また、それ
ぞれの拡散層に接続される多結晶シリコン膜４３と導体
層４６は自己整合的に分離されるために、マスクを用い
る必要はない。

コンタクト孔を形成する際に、種類の異なる絶縁膜が下
地として使われていると、酸化シリコン膜３７で覆われ
たゲート電極３６へのコンタクト孔を、同時に形成する
のは困難である。しかし、層間酸化シリコン膜４１を、
ドライエツチング速度が互いに著るしく異なる絶縁膜か
らなる２層構造とすることにより、微細なマスクを使う
ことなしに、コンタクトを開口できる。この下地層を用
いたコンタクト孔の形成方法を用いることにより、ゲー
ト電極３６と多結晶シリコン膜４３の電気的短絡や、素
子間分離酸化膜３４がエッチされ、素子間分離特性の劣
化が引き起こされる恐れがなく、微細ＭＯ８の形成がさ
らに確実になる。

［実施例コ 本発明の実施例を第３図（１）から第３図（１１）を用
いて、詳細に説明する。

第３図（１）に示したように、単結晶半導体基板３１に
Ｎ型のＭＯＳトランジスタとＰ型のＭＯＳトランジスタ
が作られるウェル領域３２．３３を、周知のイオン打ち
込み法と熱処理法によって形成した。具体的には、基板
３１は、ボロンをドープされたＰ型のシリコン基板で、
約１０Ω・ｃｍの抵抗率である。また、Ｎ型のＭＯＳト
ランジスタが作られるＰ型ウェル３２および、Ｐ型のＭ
ＯＳトランジスタが作られるＮ型ウェルは、いずれも、
約１０１′／ｃｍ３の不純物濃度である。

素子間分離用の膜厚的４００ｎｍの酸化シリコン膜３４
を公知の熱酸化法で成長させた。

次に、第３図（２）に示したように、膜厚的１０ｎｍの
ゲート酸化膜３５を周知の熱酸化法で成長させた後、ゲ
ート電極３６および酸化シリコン膜３７をＣＶＤ法で堆
積する。ここでは、ゲート電極３６には、膜厚的１１０
０ｎの多結晶シリコン膜を用いたが、多結晶シリコン膜
とシリサイド膜の積層膜であるポリサイド膜や、タング
ステンやモリブテン等の金属膜であっても構わない。

また、Ｎ型ＭＯＳトランジスタとＰ型トランジスタとで
、ゲート電極の導電型が異なっていても構わないことは
言うまでもない。なお、ゲート電極３６を覆っている酸
化シリコン膜３７の膜厚は、約 １５０ｎｍである。

上記ゲート電極３６をマスクにして、Ｎ型ＭＯ３）−ラ
ンジスタにはＮ型の不純物を、Ｐ型ＭＯＳトランジスタ
にはＰ型の不純物を、それぞれイオン打ち込み法を用い
て導入し、拡散層３８を形成した。この際、Ｎ型領域と
Ｐ型領域を別々に覆うマスクを用いた。イオン打ち込み
量は、約１０”／ｃｍ２である。

次に、低圧ＣＶＤのように、段差被覆性の良好な方法に
よって酸化シリコン膜３９を全面に堆積し、周知のドラ
イエツチング法を用いて異方性ドライエツチングを行な
うと、第３図（３）に示すように、ゲート電極３６の側
壁上にのみ酸化シリコン膜３９が残り、ゲート電極３６
がｌ！！縁される。

ここで堆積する酸化シリコン膜３９の膜厚は、１１００
ｎ以下とした。なお、ゲート長が非常に小さくなり、不
純物の横方向拡散が無視できない場合は、上記の側壁上
の酸化シリコン膜３９を形成した後で、１０”／ｃｍ”
を越える不純物をイオン打ち込みして、横方向拡散を側
壁酸化膜で相殺すればよい。

また、通常の集積回路では、寸法の異なる素子が混在し
ており、また、その用途によって１寸法も異なってくる
ので、必ずしも、本実施例に示したような微細なデバイ
スだけを使用する訳ではない。このため、寸法の大きな
素子を形成する場合は、この工程で拡散層の形成を終了
させる。ただし、コンタクトの形成については、素子の
寸法とは関係なく、後記本発明のプロセスを用いる。

第３図（４）に示したように、眉間酸化シリコン膜４１
のパターニングの際の下地となる膜厚約５０ｎｍの窒化
シリコン膜４０を形成し、その上に眉間膜酸化膜４１と
してＢＰＳＧ （Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ　Ｇｌａｓ
ｓホウリン酸ガラス）を堆積して、熱処理を行なう。こ
の熱処理で、表面はほぼ平坦になる。さらに、膜厚約１
１００ｎの窒化シリコン膜４２を形成した。眉間酸化シ
リコン膜４１としてはＰ　Ｓ　Ｇ　（Ｐｈｏｓｐｈｏｓ
ｉｌｉｃａｔｅＧｌａｓｓリンガラス）膜を用いること
もできる。

次に、第３図（５）に示したように、周知のりソグラフ
ィ法を用いて、コンタクト孔形成用のレジストパターン
を作り（図示は省略しである）、これをマスクにして、
まず、窒化シリコン膜４２の露出部分をエツチングし、
次に、眉間酸化シリコン膜４１の露出部分をＳＦＧをエ
ツチングガスに用いてエツチングした。この際窒化シリ
コン膜４０がその下に形成されているので、ゲート電極
３６を覆う酸化シリコン膜３７がエッチされるのは防止
される。眉間酸化シリコン膜４１の膜厚が０．４μｍ程
度であり、また、酸化シリコン膜と窒化シリコン膜のド
ライエツチングの選択比は１０倍程度なので、窒化シリ
コン膜４０の膜厚は、約５０ｎｍあれば十分である。こ
の際第３図（５）に示したように、ワード線り６′上も
開孔されるが、窒化シリコン膜４０が設けられているの
で、酸化シリコン膜３７′が残る。

次に、第３図（６）に示したように、窒化シリコン膜４
０の露出された部分のみを選択的に除去する。この際で
も、上記のように、ワード線り６′上のコンタクトでは
、酸化シリコン膜はエッチされずに残る 露出された拡散層３８の表面を洗浄して、ドライエツチ
ングによる損傷層を除去した後、第３図（７）に示すよ
うに、周知のＣＶＤ法によって。

多結晶シリコン膜４３を全面に形成した。この時、ワー
ド線り６′上の未開ロコンタクト部では、多結晶シリコ
ン膜４３は、酸化シリコン膜３７′に接触している。

さらに、全面にレジスト４４を塗布した後、上部より全
面エツチングを行なって、周知の全面エツチング法を行
ない、第３図（７）に示したように多結晶シリコン膜４
３の表面を露出させる。この際、ワード線り６′上の未
開ロコンタクト部では、第３図（７）に示したように、
レジスト４４が残っている場合もあるが、他のコンタク
トに比へて浅いために、ドライエツチングのバラツキに
よっては、完全に除去されていることもある。

第３図（７）に示した状態で多結晶シリコン膜４８の露
出された部分をエツチングし、それぞれの拡散層３８に
接触する多結晶シリコン膜４８を互いに分離して独立さ
せる、さらに、第３図（８）に示したように、コンタク
トを埋めていたレジスト４４を除去する。

さらに、レジストマスク（図示せず）を用いて、それぞ
れの拡散層と伝導型の同じ不純物を、多結晶シリコン膜
４３にイオン打ち込みし、さらに熱処理を行なって不純
物を基板の表面に導入する。

次に、第３図（９）に示したように、レジストパターン
４５を用いて、素子分離用絶縁膜３４上の多結晶シリコ
ン膜３６に対するコンタクト孔を形成する。第３図（９
）に示すように、レジスト膜４５を形成した後、多結晶
シリコン膜４３の水平部分を異方性ドライエッチ法で除
去し、さらに、その下の酸化膜３７をエツチングする。

ここで、コンタクト開口の実際のマスクになるのは、眉
間酸化シリコン膜４１上に堆積した窒化シリコン膜４２
であり、このため、レジストマスク４５には微細パター
ンを設ける必要はない。このように、コンタクトの形成
が２段階になるが、マスク合わせが不用なので、多結晶
シリコン膜３６にも、他のコンタクトと同様の設計ルー
ルでコンタクトを配置することができる。

レジストマスク４５を除去し１表面を洗浄した後、第３
図（１０）に示したように、周知の選択成長法を用いて
、タングステン４６をコンタクト内に埋め込んだ。本実
施例では、選択成長を用いてコンタクトを埋め込んだが
、表面全体にタングステン膜を堆積し、上部から全面エ
ッチするという方法も採用できることは、言うまでもな
い。また、タングステンの代わりにモリブデンを用いる
こともできる。

次に、ドライエツチングのマスクとして用いた窒化シリ
コン膜４２を除去し、配線層４７となる金属１例えば、
タングステンやアルミニウムを堆積してパターンニング
を行なえば第３図（１１）に示した構造が形成される。

この後、必要に応してさらに同様の配線工程を繰り返す
ことが可能なのはいうまでもない。

第４図は、コンタクトの平面パターンの一部を示したも
のである。ここで、記号５１はウェルを作るためのマス
ク層、５２は素子間分離酸化膜を成長させるためのマス
ク層、５３はゲート電極、５４は拡散層を形成するため
のマスク層、５５はコンタクト孔、５６はゲート電極上
のコンタクトを開口するためのマスクを、それぞれ表わ
す。

本発明では、拡散層を露出させるコンタクトと、素子分
１ＩＩＩ絶縁膜上に形成された多結晶シリコン膜（ゲー
ト電極）を露出させるコンタクトは、別の工程で作らな
ければならない。しかし、後者は上記のように半自己整
合で行なわれるために必要なマスクは、第４図に示した
ように、実際のコンタクト孔に比べて大きなものでよく
、微細ＭＯ３）−ランジスタの作成に、この工程が支障
になることはない。

［発明の効果コ 本発明に依れば、ゲート長が０．３μｍ以下となるよう
な微細なデバイスでも、自己整合プロセスによって、拡
散層容量の小さな、高性能デバイスが実現できる。従来
構造のトランジスタと違って、拡散層に接する多結晶シ
リコン膜の形成に際して、多層レジストプロセスを使う
必要がないのも、大きな特長である。また、多結晶シリ
コン膜からの不純物拡散法が使えるので、通常のノオン
打ち込み法に比べて、拡散層を薄くすることが可能であ
る。

以上のように１本発明を用いることで、ゲート長が０．
３μｍより小さくなるような微細なトランジスタにおい
ても、高性能、高信頼のものが実現できる。

【図面の簡単な説明】

第１図は、本発明の一実施例の断面槽を示す図、第２図
は、従来のトランジスタの構造を示す断面図、第３図（
１）から第３図（１１）は、本発明のトランジスタの製
造方法の一例を示すための工程図、第４図は、本発明の
トランジスタの平面レイアウトの一例を示す図である。 符号の説明 ３１・・単結晶半導体基板、３２・Ｐ型ウェル、３３・
・・Ｎ型ウェル、３４・・素子間分離酸化シリコン膜、
３５・・・ゲート酸化膜、３６　ゲート電極、３７・・
・酸化シリコン膜、３８・・拡散層、３９　側壁酸化シ
リコン膜、４０・・窒化シリコン膜、４１・・・層間酸
化シリコン膜、４２・・・窒化シリコン膜、４３・・多
結晶シリコン膜４４．４５・・・レジスト。 ４６・・・タングステン、４７・・・配線層。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の、素子分離用絶縁膜によって規定され
   た表面領域内に、所定の間隔を介して形成された上記半
   導体基板とは逆の導電形を有する一対の拡散層と、該一
   対の拡散層の間の上記半導体基板の表面上に、第一の絶
   縁膜を介して形成されたゲート電極と、該ゲート電極を
   覆う第二の絶縁膜と、上記拡散層の表面の少なくとも一
   部を露出するコンタクト孔を有し少なくとも上記第二の
   絶縁膜と上記素子分離用絶縁膜上に連続して形成された
   第三の絶縁膜と、上記コンタクト孔の側面と底面に沿っ
   て形成され、上記拡散層の露出された表面と接触する第
   一の導電層と、上記コンタクト孔を充填するように形成
   された第二の導電層を少なくともそなえ、上記第一およ
   び第二の導電層の上端部は、上記第三の絶縁膜の表面よ
   りも低い位置にあることを特徴とする半導体装置。 ２、上記コンタクト孔の上記側面の一部は、上記第二の
   絶縁膜によって構成されていることを特徴とする請求項
   １記載の半導体装置。 ３、上記第一および第二の絶縁膜は、それぞれ、酸化シ
   リコン膜であることを特徴とする請求項１もしくは２記
   載の半導体装置。 ４、上記ゲート電極は、低抵抗の多結晶シリコン膜、タ
   ングステン膜、モリブデン膜、およびタングステンもし
   くはモリブデン膜と多結晶シリコン膜の積層膜からなる
   群から選ばれた膜からなることを特徴とする請求項１乃
   至３のいずれかに記載の半導体装置。 ５、上記第一の導電膜は、低抵抗の多結晶シリコン膜も
   しくは窒化チタン膜からなることを特徴とする請求項１
   乃至４のいずれかに記載の半導体装置。 ６、上記第二の導電膜は、タングステン膜もしくはモリ
   ブデン膜からなることを特徴とする請求項１乃至５のい
   ずれかに記載の半導体装置。 ７、上記第一および第二の導電膜の上端部に接続し、上
   記第三の絶縁膜上を延伸する配線をそなえていることを
   特徴とする請求項１乃至６のいずれかに記載の半導体装
   置。 ８、上記素子間分離用絶縁膜上には、所定の形状を有す
   るワード線が形成され、該ワード線は、上記第二および
   第三の絶縁膜に形成された第二のコンタクト孔を介して
   、導電性材料と接続されていることを特徴とする請求項
   １乃至７のいずれかに記載の半導体装置。 ９、半導体基板表面の所定部分を熱酸化して開口部を有
   する素子間分離用の絶縁膜を形成する工程と、上記開口
   部を介して露出された上記半導体基板表面を熱酸化して
   、第一の絶縁膜を形成する工程と、上記第一の絶縁膜の
   所定部分上に、所定の形状を有するゲート電極を形成す
   る工程と、上記半導体基板表面の、上記ゲート電極およ
   び上記素子間分離用の絶縁膜が形成されていない部分に
   、上記半導体基板とは逆の導電形を有する不純物をドー
   プして、拡散層を形成する工程と、上記ゲート電極を覆
   う第二の絶縁膜を形成する工程と、第三の絶縁膜を全面
   に形成して上面を平坦化する工程と、上記第三の絶縁膜
   の所定部分を選択的に除去して、上記拡散層の表面の少
   なくとも一部を露出するコンタクト孔を形成する工程と
   、第一の導電性材料からなり、上記コンタクト孔の側面
   の、上記第三の絶縁膜の表面よりも低い位置から上記半
   導体の露出された表面に沿って延伸する第一の導電膜、
   および第二の導電性材料からなり、上記第一の導電膜を
   介して上記コンタクト孔を埋める第二の導電膜を形成す
   る工程と、上記第二の導電膜の上端部に少なくとも接し
   、上記第三の絶縁膜上を延伸する配線を形成する工程を
   、少なくとも含むことを特徴とする半導体装置の製造方
   法。 １０、上記拡散層を形成する工程は、イオン打ち込みに
   よって行なわれることを特徴とする、請求項９記載の半
   導体装置の製造方法。 １１、上記第三の絶縁膜の形成は、ホウ素を含むリン酸
   ガラスもしくはリンガラスを全面に堆積した後、熱処理
   することによって行なわれることを特徴とする、請求項
   ９もしくは１０記載の半導体装置の製造方法。 １２、上記第一の導電膜の形成は、上記第一の導電性材
   料を全面に堆積した後、上記第一の導電性材料を上部か
   ら全面エッチして、上記第三の絶縁膜上に堆積された上
   記第一の導電性材料を除去することによって行なわれる
   ことを特徴とする、請求項９乃至１１のいずれかに記載
   の半導体装置の製造方法。 １３、上記第一の導電膜の形成は、多結晶シリコンもし
   くは窒化チタンを、化学気相蒸着法によって堆積するこ
   とによって行なわれることを特徴とする、請求項９乃至
   １２のいずれかに記載の半導体装置の製造方法。 １４、上記第二の導電膜の形成は、タングステンもしく
   はモリブデンを、気相成長法によって堆積することによ
   って行なわれることを特徴とする、請求項９乃至１３の
   いずれかに記載の半導体装置の製造方法。