CN102074562B - Nand结构及其形成方法 - Google Patents

Nand结构及其形成方法 Download PDF

Info

Publication number
CN102074562B
CN102074562B CN200910241209A CN200910241209A CN102074562B CN 102074562 B CN102074562 B CN 102074562B CN 200910241209 A CN200910241209 A CN 200910241209A CN 200910241209 A CN200910241209 A CN 200910241209A CN 102074562 B CN102074562 B CN 102074562B
Authority
CN
China
Prior art keywords
grid
metal
porose area
nand gate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910241209A
Other languages
English (en)
Other versions
CN102074562A (zh
Inventor
梁擎擎
钟汇才
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN200910241209A priority Critical patent/CN102074562B/zh
Priority to US13/063,653 priority patent/US20120319185A1/en
Priority to PCT/CN2010/074486 priority patent/WO2011063646A1/zh
Publication of CN102074562A publication Critical patent/CN102074562A/zh
Application granted granted Critical
Publication of CN102074562B publication Critical patent/CN102074562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出一种与非门NAND结构，包括：衬底；形成在所述衬底之上的栅绝缘层；形成在所述衬底中的源区和漏区；形成在所述栅绝缘层之上的中间栅极，和位于所述中间栅极两侧的第一栅极和第二栅极，所述第一栅极和第二栅极与所述中间栅极之间设有第一侧墙，所述第一栅极和第二栅极的外侧设有第二侧墙，其中，所述中间栅极之上设置有第一接触孔区，所述第一栅极和第二栅极之上分别设置有第二接触孔区，所述第一接触孔区和第二接触孔区交错排列。本发明提出的新型的NAND结构及形成该NAND结构的方法，通过该NAND结构可以有效缩小芯片面积30-50％左右。

Description

NAND结构及其形成方法
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种自对准的小型NAND(与非门)结构及其形成方法。 
背景技术
NAND结构是在闪存中较为普遍使用的一种结构，NAND闪存比硬盘驱动器更好。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，由于NAND所具的较高的单元密度，高存储密度，较快的写入和擦除速度等优势，其得到了广泛的应用。NAND闪存的单元尺寸几乎是NOR器件的一半，可以在给定的模具尺寸内提供更高的容量，具有很快的写入和擦除速度，主要功能是存储资料，目前主要用在数码相机等的闪存卡和MP3播放机中。 
现有技术存在的缺点是，随着数码设备等小型化的需要，对存储卡尺寸和存储量的要求也越来越高，因此如何设计更小尺寸的NAND结构就成为了急待解决的问题。 
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是缩小NAND结构的尺寸，从而减小存储卡的尺寸，进一步提高存储量。 
为达到上述目的，本发明一方面提出一种与非门NAND结构，包括：衬底；形成在所述衬底之上的栅绝缘层；形成在所述衬底中的源区和漏区；形成在所述栅绝缘层之上的中间栅极，和位于所述中间栅极两侧的第一栅极和第二栅极，所述第一栅极和第二栅极与所述中间栅极之间设有第一侧墙，所述第一栅极和第二栅极的外侧设有第二侧墙，其中，所述中间栅极之上设置有第一接触孔区，所述第一栅极和第二栅极之上分别设置有第二接触孔区，所述第一接触孔区和第二接触孔区交错排列。
在本发明的一个实施例中，所述第一侧墙的厚度小于所述第二侧墙。 
在本发明的一个实施例中，所述第一侧墙的厚度为2-10nm。 
在本发明的一个实施例中，所述第一接触孔区通过第一金属或多晶硅与所述中间栅极相连，其中第一接触孔区之下的第一金属或多晶硅至少有一部分高于第一接触孔区外的第一金属或多晶硅。 
在本发明的一个实施例中，所述第二接触孔区通过第二金属或多晶硅与所述第一栅极和第二栅极相连，其中第二接触孔区之下的第二金属或多晶硅至少有一部分高于第二接触孔区外的第二金属或多晶硅。 
在本发明的一个实施例中，还包括：分别形成在所述源区和漏区之上的第三接触孔区，所述第三接触孔区通过第三金属与所述源区和漏区相连，其中第三接触孔区之下的第三金属至少有一部分高于第三接触孔区外的第三金属。 
在本发明的一个实施例中，在所述源区和漏区与第三金属之间还包括金属硅化物层。 
在本发明的一个实施例中，所述第一金属或多晶硅、所述第二金属或多晶硅、或第三金属具有L形或T形接触。 
在本发明的一个实施例中，所述第三金属为W、Al、Cu。 
在本发明的一个实施例中，所述第一金属或第二金属为Ti、TiN、TiAlN或Al。 
本发明实施例另一方面还提出了一种存储器，包括若干个上述的NAND结构。 
本发明实施例再一方面还提出了一种形成NAND结构的方法，包括以下步骤：形成衬底；在所述衬底之上形成栅绝缘层；在所述栅绝缘层之上形成中间栅极，和位于所述中间栅极两侧的第一栅极和第二栅极，所述第一栅极和第二栅极与所述中间栅极之间形成有第一侧墙，所述第一栅极和第二栅极的外侧形成有第二侧墙；在所述衬底中形成源区和漏区；形成在所述中间栅极之上的第一接触孔区，所述第一栅极和第二栅极之上的第二接触孔区，和形成在所述源区和漏区之上的第三接触孔区，其中，所述第 一接触孔区和第二接触孔区交错排列。 
在本发明的一个实施例中，所述形成第一栅极和第二栅极包括以下步骤：在形成所述中间栅极两侧的第一侧墙之后，淀积第二栅金属或多晶硅；对淀积的所述第二栅金属或多晶硅进行散射注入以平坦化在所述中间栅极上所述第二栅金属或多晶硅的顶部；对所述第二栅金属或多晶硅进行各向异性刻蚀，形成所述第一栅极和第二栅极，并暴露所述中间栅极。 
在本发明的一个实施例中，所述第一侧墙的厚度小于所述第二侧墙。 
在本发明的一个实施例中，所述第一侧墙的厚度为2-10nm。 
在本发明的一个实施例中，所述第一接触孔区通过第一金属或多晶硅与所述中间栅极相连，其中第一接触孔区之下的第一金属或多晶硅至少有一部分高于第一接触孔区外的第一金属或多晶硅。 
在本发明的一个实施例中，所述第二接触孔区通过第二金属或多晶硅与所述第一栅极和第二栅极相连，其中第二接触孔区之下的第二金属或多晶硅至少有一部分高于第二接触孔区外的第二金属或多晶硅。 
在本发明的一个实施例中，所述第三接触孔区通过第三金属与所述源区和漏区相连，其中第三接触孔区之下的第三金属至少有一部分高于第三接触孔区外的第三金属。 
在本发明的一个实施例中，还包括：在所述源区和漏区与第三金属之间形成金属硅化物层。 
在本发明的一个实施例中，所述第一金属或多晶硅、所述第二金属或多晶硅、或第三金属具有L形或T形接触。 
在本发明的一个实施例中，所述第三金属为W、Al、Cu。 
在本发明的一个实施例中，所述第一金属或第二金属为Ti、TiN、TiAlN或Al。 
本发明提出的新型NAND结构及形成该NAND结构的方法，通过该NAND结构可以有效缩小芯片面积30-50％左右。另外，本发明实施例采用了自对准接触孔形成技术，因此不需要额外的接触孔衬垫(landing pad)。同时，本发明所示的实施例基本可以适合任何当前先进的VLSI CMOS工艺，如HKMG(高k介质及金属栅)或PolySiON(多晶硅加氮氧化硅栅)， 前栅(gate-first)或后栅(gate-last)等，因此本发明所提出的NAND结构及形成方法可具有普遍的应用。 
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。 
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中： 
图1和2分别为本发明实施例的NAND结构的剖面图和俯视图； 
图3为现有技术中标准NAND结构的示意图； 
图4为本发明实施例的NAND结构的示意图； 
图5-17为形成本发明实施例上述NAND结构的方法中间步骤的示意图。 
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。 
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。 
本发明提出了一种新型的NAND结构及形成该NAND结构的方法，在本发明实施例中，该结构包括中心栅极和中心栅极两侧的第一栅极和第二栅极，其中，中心栅极和第一栅极及第二栅极通过第一侧墙隔离开，从而中心栅极、第一栅极和第二栅极共同构成了控制源区和漏区之间通道的控制栅，实现NAND的目的。在本发明的一个实施例中，第一侧墙的厚度不能太大，优选地，约在2-10nm之间。通过本发明实施例的NAND结构可以有效缩小芯片面积30-50％左右。 
如图1和2所示，分别为本发明实施例的NAND结构的剖面图和俯视图，图1所示的剖面图为图2俯视图中延A-A’的剖面图。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。该结构包括衬底100、形成在衬底100之上的栅绝缘层500、源漏区400，以及形成在栅绝缘层500之上的中间栅极200、第一栅极和第二栅极300，以及在源漏区400之上的金属硅化物层600和第三金属1600。其中，衬底100可包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体。在本发明实施例中，第一栅极和第二栅极300与中间栅极200之间形成有第一侧墙1000，第一栅极和第二栅极300的外侧具有第二侧墙1100，第二侧墙1100的厚度大于第一侧墙1000的厚度。其中，在中间栅极200之上设置有第一层金属的第一接触孔区1200，在第一栅极和第二栅极300之上分别设置有第一层金属的第二接触孔区800，在源漏区400之上设置有第一层金属的第三接触孔区1300，其中，第一接触孔区1200和第二接触孔区800交错排列，从而可以大大降低NAND结构的面积。如图3所示，为现有技术中标准NAND结构的示意图，如图4所示，为本发明实施例的NAND结构的示意图，从两个图的对比中可以看出，本发明提出的NAND结构具有更小的面积。 
另外，在本发明实施例中，采用自对准工艺将第一接触孔区1200之外的形成中间栅极200的第一金属或多晶硅刻蚀掉一部分，使得第一接触孔区1200之下的第一金属或多晶硅至少有一部分高于第一接触孔区1200外的第一金属或多晶硅，即具有L形或T形接触。同样，将第二接触孔区800之外的形成第一栅极和第二栅极300的第二金属或多晶硅刻蚀掉一部分，使得第二接触孔区800之下的第二金属或多晶硅至少有一部分高于第二接触孔区800外的第二金属或多晶硅。类似地，将第三接触孔区1300之外的第三金属1600刻蚀掉一部分，使得第三接触孔区1300之下的第三金属至少有一部分高于第三接触孔区1300外的第三金属1600。
在本发明实施例中，还提出了一种存储器，包括若干个上述新型的NAND结构，从而大大地降低存储器芯片的面积，提高存储容量。 
如图5-17所示，为形成本发明实施例上述NAND结构的方法中间步骤的示意图，包括以下步骤： 
步骤1，提供衬底100，并在衬底100之上形成栅绝缘层500，如图5所示。其中，在本发明的一个实施例中，栅绝缘层500包括但不限于氮化物、氧化物、氮氧化物或者高k介质材料。 
步骤2，形成中心栅堆叠，包括中心栅极200、氧化物层1400和非金属填充层1500，如图6所示。具体地，在栅绝缘层500上分别淀积中心栅极层200、氧化物层1400和非金属填充层1500，并构图以形成中心栅堆叠。在本发明的一个实施例中，氧化物层1400包括LTO(低温氧化物)。在其他实施例中，非金属填充层1500包括SiGe。在其他实施例中，中心栅极200为多晶硅，当然也可为金属栅。 
步骤3，在中心栅堆叠的两侧形成第一侧墙1000，其中，第一侧墙1000的厚度约在2-10nm之间，如图7所示。 
步骤4，淀积用以形成第一栅极和第二栅极的第二金属或多晶硅，如图8所示。 
步骤5，对淀积的第二栅金属或多晶硅进行散射注入以平坦化在中间栅极200上第二栅金属或多晶硅的顶部，例如采用70～100K，1e14～1e16，入射角度为30～70度的Xe进行散射注入，如图9所示，为平坦化后的示意图。在本发明的一个实施例中，第一金属和第二金属可为Ti、TiN、TiAlN或Al。当然在本发明的其他实施例中，也可采用其他的平坦化方式，例如可采用填充绝缘层，再通过化学机械抛光(CMP)并移除(strip)填充绝缘层的方式来对其顶部进行平坦化。 
步骤6，第二栅金属或多晶硅进行各向异性刻蚀，形成第一栅极和第二栅极300，并暴露中间栅堆叠，如图10所示。 
步骤7，刻蚀非金属填充层1500及非金属填充层1500两侧的第一侧墙1000。接着按照传统工艺形成第二侧墙1100，并进行扩展区/晕圈(ext/halo)注入，及源漏区注入(或在扩展区/晕圈注入后，再加厚第二侧墙1100，然后源漏区注入)，形成源漏区400，并对源漏区400进行金属硅化，形成金属硅化物层600，如图11所示。 
步骤8，填充第三金属并进行化学机械抛光(CMP)，如图12(注：此图中中间栅没有了，应该是留在那儿的)所示。在本发明的一个实施例中，第三金属可为W、Al、Cu。 
步骤9，将中间栅极200之上的氧化物层1400刻蚀掉，如图12所示。 
步骤10，构图用于连接中间栅极200的第一接触孔区1200，用于连接第一栅极和第二栅极300的第二接触孔区800，和用于连接源漏区400的第三接触孔区1300，其中，将非接触孔区之下的第一金属或多晶硅、第二金属或多晶硅、或者第三金属刻蚀掉一部分，例如刻蚀掉一半，并用氮化物(或其他绝缘材料)900填充，例如氮化硅。具体地，采用自对准工艺将第一接触孔区1200之外的形成中间栅极200的第一金属或多晶硅刻蚀掉一部分，使得第一接触孔区1200之下的第一金属或多晶硅至少有一部分高于第一接触孔区1200外的第一金属或多晶硅，即具有L形或T形接触。同样，将第二接触孔区800之外的形成第一栅极和第二栅极300的第二金属或多晶硅刻蚀掉一部分，使得第二接触孔区800之下的第二金属或多晶硅至少有一部分高于第二接触孔区800外的第二金属或多晶硅。类似地，将第三接触孔区1300之外的第三金属1600刻蚀掉一部分，使得第三接触孔区1300之下的第三金属1600至少有一部分高于第三接触孔区1300外的第三金属。如图13所示，为本发明实施例刻蚀之后的剖面图，图14为本发明实施例在刻蚀之后的俯视图，图15-17分别为沿图14的A-A’，B-B’，C-C’的剖面图，可以看出第一金属或多晶硅、第二金属或多晶硅以及第三金属具有L形或T形接触。 
步骤11，填充氧化物900，并进行CMP，接着进行构图以淀积用于连 接的第一金属层，如图1和图2所示为本发明最终形成的NAND结构。 
本发明提出了一种新型的NAND结构及形成该NAND结构的方法，通过该NAND结构可以有效缩小芯片面积30-50％左右。另外，本发明实施例采用了自对准接触孔形成技术，因此不需要额外的接触孔衬垫(landingpad)。同时，本发明所示的实施例基本可以适合任何当前先进的VLSICMOS工艺，如HKMG或PolySiON，前栅或后栅等工艺，因此本发明所提出的NAND结构及形成方法可具有普遍的应用。 
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。 

Claims (22)

1.一种与非门NAND结构，其特征在于，包括：
衬底；
形成在所述衬底之上的栅绝缘层；
形成在所述衬底中的源区和漏区；
形成在所述栅绝缘层之上的中间栅极，和位于所述中间栅极两侧的第一栅极和第二栅极，所述第一栅极和第二栅极与所述中间栅极之间设有第一侧墙，所述第一栅极和第二栅极的外侧设有第二侧墙，其中，所述中间栅极之上设置有第一接触孔区，所述第一栅极和第二栅极之上分别设置有第二接触孔区，所述第一接触孔区和第二接触孔区交错排列。
2.如权利要求1所述的NAND结构，其特征在于，所述第一侧墙的厚度小于所述第二侧墙。
3.如权利要求2所述的NAND结构，其特征在于，所述第一侧墙的厚度为2-10nm。
4.如权利要求1所述的NAND结构，其特征在于，所述第一接触孔区通过第一金属或多晶硅与所述中间栅极相连，其中第一接触孔区之下的第一金属或多晶硅至少有一部分高于第一接触孔区外的第一金属或多晶硅。
5.如权利要求1所述的NAND结构，其特征在于，所述第二接触孔区通过第二金属或多晶硅与所述第一栅极和第二栅极相连，其中第二接触孔区之下的第二金属或多晶硅至少有一部分高于第二接触孔区外的第二金属或多晶硅。
6.如权利要求1所述的NAND结构，其特征在于，还包括：分别形成在所述源区和漏区之上的第三接触孔区，所述第三接触孔区通过第三金属与所述源区和漏区相连，其中第三接触孔区之下的第三金属至少有一部分高于第三接触孔区外的第三金属。
7.如权利要求6所述的NAND结构，其特征在于，在所述源区和漏区与第三金属之间还包括金属硅化物层。
8.如权利要求6所述的NAND结构，其特征在于，所述第三金属为W、Al或Cu。
9.如权利要求4所述的NAND结构，其特征在于，所述第一金属为Ti、TiN、TiAlN或Al。
10.如权利要求5所述的NAND结构，其特征在于，所述第二金属为Ti、TiN、TiAlN或Al。
11.一种存储器，其特征在于，包括若干个如权利要求1-10任一项所述的NAND结构。
12.一种形成NAND结构的方法，其特征在于，包括以下步骤：
形成衬底；
在所述衬底之上形成栅绝缘层；
在所述栅绝缘层之上形成中间栅极，和位于所述中间栅极两侧的第一栅极和第二栅极，所述第一栅极和第二栅极与所述中间栅极之间形成有第一侧墙，所述第一栅极和第二栅极的外侧形成有第二侧墙；
在所述衬底中形成源区和漏区；
形成在所述中间栅极之上的第一接触孔区，所述第一栅极和第二栅极之上的第二接触孔区，和形成在所述源区和漏区之上的第三接触孔区，其中，所述第一接触孔区和第二接触孔区交错排列。
13.如权利要求12所述的形成NAND结构的方法，其特征在于，所述形成第一栅极和第二栅极包括以下步骤：
在形成所述中间栅极两侧的第一侧墙之后，淀积第二栅金属或多晶硅；
对淀积的所述第二栅金属或多晶硅进行散射注入以平坦化在所述中间栅极上所述第二栅金属或多晶硅的顶部；
对所述第二栅金属或多晶硅进行各向异性刻蚀，形成所述第一栅极和第二栅极，并暴露所述中间栅极。
14.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第一侧墙的厚度小于所述第二侧墙。
15.如权利要求14所述的形成NAND结构的方法，其特征在于，所述第一侧墙的厚度为2-10nm。
16.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第一接触孔区通过第一金属或多晶硅与所述中间栅极相连，其中第一接触孔区之下的第一金属或多晶硅至少有一部分高于第一接触孔区外的第一金属或多晶硅。
17.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第二接触孔区通过第二金属或多晶硅与所述第一栅极和第二栅极相连，其中第二接触孔区之下的第二金属或多晶硅至少有一部分高于第二接触孔区外的第二金属或多晶硅。
18.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第三接触孔区通过第三金属与所述源区和漏区相连，其中第三接触孔区之下的第三金属至少有一部分高于第三接触孔区外的第三金属。
19.如权利要求18所述的形成NAND结构的方法，其特征在于，还包括：在所述源区和漏区与第三金属之间形成金属硅化物层。
20.如权利要求18所述的形成NAND结构的方法，其特征在于，所述第三金属为W、Al或Cu。
21.如权利要求16所述的形成NAND结构的方法，其特征在于，所述第一金属为Ti、TiN、TiAlN或Al。
22.如权利要求17所述的形成NAND结构的方法，其特征在于，所述第二金属为Ti、TiN、TiAlN或Al。
CN200910241209A 2009-11-25 2009-11-25 Nand结构及其形成方法 Active CN102074562B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200910241209A CN102074562B (zh) 2009-11-25 2009-11-25 Nand结构及其形成方法
US13/063,653 US20120319185A1 (en) 2009-11-25 2010-06-25 Nand structure and method of manufacturing the same
PCT/CN2010/074486 WO2011063646A1 (zh) 2009-11-25 2010-06-25 Nand结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910241209A CN102074562B (zh) 2009-11-25 2009-11-25 Nand结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102074562A CN102074562A (zh) 2011-05-25
CN102074562B true CN102074562B (zh) 2012-08-29

Family

ID=44033029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910241209A Active CN102074562B (zh) 2009-11-25 2009-11-25 Nand结构及其形成方法

Country Status (3)

Country Link
US (1) US20120319185A1 (zh)
CN (1) CN102074562B (zh)
WO (1) WO2011063646A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9076686B1 (en) * 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9711596B2 (en) * 2014-06-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a semiconductor sheet interconnecting a source region and a drain region
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10411708B1 (en) * 2018-12-20 2019-09-10 Micron Technology, Inc. Apparatuses and methods including configurable logic circuits and layout thereof
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913132A (zh) * 2005-08-09 2007-02-14 三星电子株式会社 非易失性半导体集成电路器件及其制造方法
CN101236927A (zh) * 2007-01-30 2008-08-06 力晶半导体股份有限公司 自行对准接触窗及其制造方法
EP1623462B1 (de) * 2003-05-14 2009-10-21 Infineon Technologies AG Bitleitungsstruktur sowie verfahren zu deren herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123524A (ja) * 2003-10-20 2005-05-12 Toshiba Corp 半導体装置及びその製造方法
US20080061358A1 (en) * 2006-03-02 2008-03-13 Embedded Memory, Inc. Method of reducing memory cell size for non-volatile memory device
KR100847492B1 (ko) * 2006-06-19 2008-07-21 에스 초이 데이비드 메모리 셀 크기를 줄인 낸드 플래쉬 메모리 장치 및 그제조 방법
JP4599375B2 (ja) * 2007-07-17 2010-12-15 株式会社東芝 不揮発性半導体メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1623462B1 (de) * 2003-05-14 2009-10-21 Infineon Technologies AG Bitleitungsstruktur sowie verfahren zu deren herstellung
CN1913132A (zh) * 2005-08-09 2007-02-14 三星电子株式会社 非易失性半导体集成电路器件及其制造方法
CN101236927A (zh) * 2007-01-30 2008-08-06 力晶半导体股份有限公司 自行对准接触窗及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-300136A 2007.11.15

Also Published As

Publication number Publication date
WO2011063646A1 (zh) 2011-06-03
US20120319185A1 (en) 2012-12-20
CN102074562A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
CN102074562B (zh) Nand结构及其形成方法
US10867997B2 (en) Semiconductor device
US20210226006A1 (en) Silicon and silicon germanium nanowire structures
US10079305B2 (en) Semiconductor device and method of fabricating the same
CN107424929B (zh) 形成用于半导体器件的纳米片堆叠件的方法
US9368597B2 (en) Semiconductor devices and methods of manufacturing the same
US9748234B2 (en) Semiconductor devices and methods of fabricating the same
US8962435B2 (en) Method of forming semiconductor device having embedded strain-inducing pattern
CN104681487B (zh) 用于嵌入hk‑mg工艺中的分裂栅极存储器的cmp制造方案
CN105940483B (zh) 在半导体器件上形成环绕式接触部的方法
CN106537600B (zh) 具有空隙加速击穿的mos反熔丝
US9362297B2 (en) Integrated circuits having improved split-gate nonvolatile memory devices and methods for fabrication of same
CN103633127A (zh) 半导体装置及其制造方法
CN107221534B (zh) Finfet为基础的闪存胞
CN104009070A (zh) 用于鳍状场效应晶体管的金属栅极和栅极接触件结构
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
US9472640B2 (en) Self aligned embedded gate carbon transistors
CN107437549A (zh) 一种半导体器件及其制作方法、电子装置
CN103972174B (zh) SiGe体区纵向1T-DRAM器件及其制造方法
CN107305891A (zh) 一种半导体器件及其制作方法、电子装置
CN103515293B (zh) 一种用于形成接触孔的方法
CN106158621A (zh) 半导体器件制作方法、半导体器件及电子装置
US7842570B2 (en) Semiconductor memory devices and methods of manufacturing the same
CN106158865B (zh) 一种sram器件及其电子装置
CN107527814A (zh) 一种半导体器件及制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant