CN104091803A - 分离栅极式存储器、半导体器件及其制作方法 - Google Patents

分离栅极式存储器、半导体器件及其制作方法 Download PDF

Info

Publication number
CN104091803A
CN104091803A CN201410356810.0A CN201410356810A CN104091803A CN 104091803 A CN104091803 A CN 104091803A CN 201410356810 A CN201410356810 A CN 201410356810A CN 104091803 A CN104091803 A CN 104091803A
Authority
CN
China
Prior art keywords
oxide layer
gate
layer
oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410356810.0A
Other languages
English (en)
Inventor
张凌越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410356810.0A priority Critical patent/CN104091803A/zh
Publication of CN104091803A publication Critical patent/CN104091803A/zh
Priority to US14/584,931 priority patent/US9536889B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor

Abstract

一种分离栅极式存储器、半导体器件及其制作方法。分离栅极式存储器额外设置一擦除栅，并将控制栅与擦除栅分别置于浮栅两侧，采用上述结构时，擦除操作不再由控制栅进行，而是由擦除栅进行，因而控制栅所需加的电压可以降低，如此可以减少沟道区的热电子效应，进而可以避免热电子效应引起的存储器件退化；此外，由于控制栅所需加的电压降低，因而控制栅下的栅氧化层可以变薄，控制栅及其下的栅氧化层的制作可以与外围电路区逻辑晶体管的栅极及其下的栅氧化层的制作工艺兼容，在电路设计上也更有利于与逻辑电路的兼容。

Description

分离栅极式存储器、半导体器件及其制作方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种分离栅极式存储器、半导体器件及其制作方法。
背景技术
随机存储器，例如DRAM与SRAM，在使用过程中存在掉电后所存储的数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。最近，基于浮栅概念的闪存由于其具有小的单元尺寸和良好的工作性能已成为最通用的非易失性存储器。非易失性存储器主要包括两种基本的结构：堆叠栅极(stack gate)结构和分离栅极式(split gate)结构。堆叠栅极结构存储器包括依序形成于衬底上的遂穿氧化物层、存储电子的浮置栅极多晶硅层、氧化物/氮化物/氧化物叠层和控制电子存储和释放的控制栅极多晶硅层。分离栅极式结构存储器，如图1所示，也包括遂穿氧化物层11、存储电子的浮置栅极多晶硅层12、氧化物/氮化物/氧化物叠层13和控制栅极多晶硅层14，但与堆叠栅极结构存储器不同的是，控制栅极多晶硅层14分为两部分，第一部分141位于浮置栅极多晶硅层12与氧化物/氮化物/氧化物叠层13形成的堆叠结构的上方部分区域，第二部分142位于上述堆叠结构的一侧，遂穿氧化物层11位于控制栅极多晶硅层14与浮置栅极多晶硅层12之间。为实现控制栅极多晶硅层14与衬底10、浮置栅极多晶硅层12与衬底10之间的隔绝，两者之间分别设置栅氧化层15、16。在存储和擦写性能上，分离栅极式结构存储器避免堆叠栅极结构存储器的过度擦写问题。
在向分离栅极式快闪存储器写入和/或擦除数据时，通常使用相对于电源电压Vcc的高电压源漏区形成热载流子通道，电子载流子遂穿过隔绝浮栅与源漏区的氧化层注入浮栅或从浮栅中抽出。
然而，实际使用中发现，上述分离栅极式快闪存储器存在一定问题。例如对于擦除操作，一般使用的电压大于7V，例如为12V，这容易造成沟道区的热电子效应，使用一段时间后，容易导致分离栅极式快闪存储器可靠性降低，即存储器出现性能退化。
此外，通常，分离栅极式快闪存储器为实现一定功能，周围会存在外围电路(Periphery Circuit)，主要为逻辑电路，包括逻辑晶体管。如果将分离栅极式快闪存储器与逻辑晶体管都做在分立的集成芯片上，整个存储器的运行速度会受到快闪存储器和外围电路间的信号传输带宽限制。目前，现有技术中出现了将逻辑晶体管嵌入分离栅极式快闪存储器的集成半导体器件。
参照图1所示，由于控制栅14(具体为控制栅14的第二部分142)下的栅氧化层15需较厚，这是因为，在擦除过程中，控制栅14施加高压，栅氧化层15若不足够厚，则会出现从衬底10中拉电子进入控制栅14的问题。而外围电路区的逻辑晶体管的栅氧化层较薄，上述集成半导体器件在制作过程中，具有较厚栅氧化层15的分离栅极式快闪存储器与逻辑晶体管的制作工艺不兼容。
有鉴于此，本发明提供一种新的分离栅极式存储器、半导体器件及其制作方法，以解决上述技术问题。
发明内容
本发明解决的问题是提高存储晶体管的性能可靠性，同时提高存储晶体管与外围电路区逻辑晶体管的工艺兼容性。
为解决上述问题，本发明的一方面提供一种分离栅极式存储器，包括：
形成有源区与漏区的半导体衬底；
位于部分源区与部分沟道区上的第一栅氧化层，以及位于所述第一栅氧化层上的浮栅；
位于另外部分沟道区与部分漏区上的第二栅氧化层，以及位于所述第二栅氧化层上的控制栅，所述第一栅氧化层以及浮栅的侧壁与所述第二栅氧化层以及控制栅的侧壁之间具有绝缘层；
位于所述源区的绝缘氧化层，以及位于所述绝缘氧化层上的擦除栅；
以及位于所述擦除栅与所述浮栅之间的遂穿绝缘层。
可选地，所述分离栅极式存储器为一对，该两个分离栅极式存储器沿所述擦除栅呈镜面对称。
可选地，所述第二栅氧化层的厚度范围为1nm～10nm。
可选地，所述源区设置有导电插塞，用于对所述源区施加电压。
可选地，所述绝缘层的厚度范围为20nm～100nm。
本发明的另一方面提供一种半导体器件，包括：存储单元区与外围电路区，所述外围电路区具有逻辑晶体管，其中所述存储单元区具有上述任一项所述的分离栅极式存储器。
本发明的第三方面提供一种半导体器件的制作方法，包括：
提供至少包括存储单元区与外围电路区的半导体衬底；
在所述半导体衬底表面自下而上依次形成第一氧化层以及第一多晶硅层，在所述第一多晶硅层上形成具有第一沟槽的硬掩膜层，第一沟槽及周围部分区域的硬掩膜层位于存储单元区，另外部分区域的硬掩膜层位于外围电路区；
在所述第一沟槽的侧壁形成第一侧墙，以所述第一侧墙为掩膜刻蚀所述第一多晶硅层与至少部分厚度的第一氧化层形成第二沟槽；
在所述第二沟槽底部的半导体衬底进行离子注入以形成存储晶体管的源区；
在所述第二沟槽的底部及侧壁形成第二氧化层，在所述第二氧化层上形成第二多晶硅层至填满所述第二沟槽，所述第二沟槽内的第二多晶硅层形成擦除栅，所述第二沟槽侧壁的第二氧化层形成隧穿绝缘层，所述第二沟槽底部的第二氧化层和第一氧化层形成绝缘氧化层；
光刻刻蚀去除硬掩膜层及其下的第一多晶硅层与第一氧化层暴露出第一侧墙、第一多晶硅层以及第一氧化层的侧壁以及半导体衬底表面，保留的第一侧墙下的第一多晶硅层与第一氧化层分别形成浮栅与第一栅氧化层；
在暴露出的所述第一侧墙、第一多晶硅层以及第一氧化层的侧壁形成第二侧墙；
在所述暴露出的半导体衬底表面自下而上形成第三氧化层以及第三多晶硅层，光刻刻蚀所述第三氧化层以及第三多晶硅层以在存储单元区分别形成第二栅氧化层与控制栅，在外围电路区形成逻辑晶体管的栅氧化层与栅极；
在第二栅氧化层与控制栅的侧壁以及逻辑晶体管的栅氧化层与栅极的侧壁形成第三侧墙，以所述第三侧墙为掩膜进行离子注入，分别形成存储晶体管的漏区以及逻辑晶体管的源漏区。
可选地，形成所述第二沟槽时，以第一侧墙为掩膜刻蚀所述第一多晶硅层与全部厚度的第一氧化层，所述第二沟槽的底部及侧壁形成第二氧化层后，第二沟槽底部的第二氧化层形成绝缘氧化层。
可选地，所述制作方法还包括：在所述存储晶体管的漏区以及逻辑晶体管的源漏区形成层间介质层，所述层间介质层还形成在存储晶体管的部分源区表面，在所述在存储晶体管的源区表面上的层间介质层内形成连接所述源区的导电插塞。
可选地，所述第二侧墙采用化学气相沉积法形成，厚度范围为20nm～100nm。
与现有技术相比，本发明的技术方案具有以下优点：额外设置一擦除栅，并将控制栅与擦除栅分别置于浮栅两侧，采用上述结构时，擦除操作不再由控制栅进行，而是由擦除栅进行，因而控制栅所需加的电压可以降低，如此可以避免沟道区的热电子效应，进而避免该热电子效应导致的存储器性能退化；此外，由于控制栅所需加的电压降低，因而控制栅下的栅氧化层可以变薄，控制栅及其下的栅氧化层的制作可以与外围电路区逻辑晶体管的栅极及其下的栅氧化层的制作工艺兼容；其三，在电路设计上也更有利于与逻辑电路的兼容。
附图说明
图1是现有技术中的分离栅极式存储器的剖面结构示意图；
图2是本发明实施例中的分离栅极式存储器的剖面结构示意图；
图3至图9是本发明一实施例中的半导体器件在制作过程中不同阶段的剖面结构示意图；
图10至图11是本发明另一实施例的半导体器件在不同制作阶段的剖面结构示意图。
具体实施方式
如背景技术中所述，现有的分离栅极式晶体管在擦除操作过程中需在控制栅上施加高电压，这会引起沟道区的热电子效应，导致使用一段时间后，分离栅极式晶体管的性能不可靠，此外，该控制栅所加的高电压会导致其下的栅氧化层需较厚，而外围电路区的逻辑晶体管的栅氧化层较薄，上述集成半导体器件在制作过程中，具有较厚栅氧化层的分离栅极式快闪存储器与逻辑晶体管的制作工艺不兼容。针对上述问题，本发明提供一种分离栅极式存储器，额外设置一擦除栅，并将控制栅与擦除栅分别置于浮栅两侧，采用上述结构时，擦除操作不再由控制栅进行，而是由擦除栅进行，因而控制栅所需加的电压可以降低，如此可以避免沟道区的热电子效应，进而避免该热电子效应导致的存储器性能退化；此外，由于控制栅所需加的电压降低，因而控制栅下的栅氧化层可以变薄，控制栅及其下的栅氧化层的制作可以与外围电路区逻辑晶体管的栅极及其下的栅氧化层的制作工艺兼容。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2所示为本发明一实施例提供的分离栅极式存储器，该存储器包括：
形成有源区201与漏区202的半导体衬底20，源区201与漏区202之间为沟道区203；
位于部分源区201与部分沟道区203上的第一栅氧化层41，以及位于第一栅氧化层41上的浮栅42；
位于另外部分沟道区203与部分漏区202上的第二栅氧化层43，以及位于第二栅氧化层43上的控制栅44，第一栅氧化层41以及浮栅42的侧壁与第二栅氧化层43以及控制栅44的侧壁之间具有绝缘层45；
位于源区201的绝缘氧化层46，以及位于绝缘氧化层46上的擦除栅47；
以及位于擦除栅47与浮栅42之间的遂穿绝缘层48。
分离栅极式存储器例如为P型存储器，即源区201与漏区202注入的离子为N型离子，例如磷等。上述分离栅极式存储器的工作过程如下：
读取操作：源区201与半导体衬底20接地，在控制栅44上施加1.2V，沟道区203的B段打开，此时，若浮栅42中存有电子，则沟道区203的A段关闭，沟道区203整体关闭，在漏区202施加0.8V时，沟道区203几乎无电流，此时即可获知浮栅42中存有电子；若浮栅42中无电子，则沟道区203的A段打开，沟道区203整体打开，在漏区202施加0.8V时，沟道区203形成有电流，此时即可获知浮栅42中未存电子。
写入操作：半导体衬底20接地，控制栅44施加1.1V，沟道区203的B段打开，源区201施加9V，漏区202施加0.5V，沟道区203中，电子从漏区202流入源区201，流动过程中，部分电子跃迁入浮栅42中被保存。
擦除操作：源区201、漏区202与半导体衬底20接地，擦除栅47施加7V，擦除栅47与浮栅42之间具有一定压差，浮栅42中电子被拉入擦除栅47中。
对于上述的分离栅极式存储器，在读取操作中，控制栅44上施加的电压范围为1.0V～1.8V。写入操作中，控制栅44上施加的电压范围为1.0V～1.8V。擦除操作中，擦除栅47施加的电压范围为7V～9V。需要说明的是，通过调整控制栅44下的第二栅氧化层43的厚度，可以调节沟道区B段所需的开启电压与外围电路区的逻辑晶体管的电压一致，从而在电路设计上该分离栅极式存储器也更有利于与逻辑电路兼容。沟道区B段的开启电压即在读写操作时，控制栅44上所施加的电压。
一个实施例中，例如对于沟道区B段所需的开启电压为1.0V～1.8V，控制栅44下的第二栅氧化层43的厚度范围为1nm～10nm。
控制栅44、擦除栅47的电压施加可以通过金属互连结构实现，为降低接触电阻，控制栅44、擦除栅47的上表面形成有金属硅化物(未图示)。对源区201的电压施加可以通过与源区201接触的导电插塞或该导电插塞连接的金属互连结构实现。
可以理解的是，由于擦除过程不再由控制栅44控制，而读写过程中控制栅44不需加高压，因而分离栅极式存储器的读写以及擦除过程控制栅44都不需施加高压，这可以降低沟道区的热电子效应，提高分离栅极式存储器的可靠性。此外，控制栅44不需施加高压会使得其下的栅氧化层(具体为第二栅氧化层43)不需太厚，一个实施例中，上述厚度范围为1nm～10nm。
基于上述的分离栅极式存储器，本发明一实施例还提供了一种半导体器件及其制作方法。
以下首先介绍制作方法。
具体地，首先参照图3所示，提供至少包括存储单元区Ⅰ与外围电路区Ⅱ的半导体衬底20。
半导体衬底20的材质例如为硅、锗、绝缘体上硅(SOI)等，存储单元区Ⅰ用于形成分离栅极式存储器，外围电路区Ⅱ用于形成逻辑晶体管。
仍参照图3所示，在半导体衬底20表面自下而上依次形成第一氧化层21以及第一多晶硅层22，在第一多晶硅层22上形成具有第一沟槽231的硬掩膜层23，第一沟槽231及周围部分区域的硬掩膜层23位于存储单元区Ⅰ，另外部分区域的硬掩膜层23位于外围电路区Ⅱ。
第一多晶硅层22用于形成分离栅极式存储器的浮栅42(参见图8所示)，相应地，第一氧化层21用于形成隔绝浮栅42与半导体衬底10的第一栅氧化层41(参见图8所示)。第一氧化层21的材质例如为氧化硅，也可以为现有的栅氧化层材质。硬掩膜层23的材质例如为氮化硅，也可以为现有的硬掩膜层材质。形成第一沟槽231的方法为光刻、刻蚀法。
之后，继续参照图3所示，在第一沟槽231的侧壁形成第一侧墙24，以第一侧墙24为掩膜刻蚀第一多晶硅层22与第一氧化层21形成图4所示的第二沟槽232。
上述刻蚀采用干法刻蚀，刻蚀气体例如为CF4。
第一侧墙24的材质例如为氧化硅，其形成方法为回蚀(Etch Back)，即无掩膜板刻蚀。
参照图5所示，对第二沟槽232底部的半导体衬底20进行离子注入以形成存储晶体管的源区201。
本实施例中，形成的分离栅极式存储晶体管为P型存储晶体管，因而注入的离子为N型离子，例如磷等，注入剂量及深度参照现有的PMOS晶体管的注入剂量及深度。
接着，参照图6所示，在第二沟槽232底部及侧壁形成第二氧化层25，在第二氧化层25上形成第二多晶硅层26至填满该第二沟槽232，该第二沟槽232内的第二多晶硅层26形成擦除栅47(参照图7所示)，第二沟槽232侧壁的第二氧化层25形成隧穿绝缘层48(参照图7所示)，第二沟槽底部232的第二氧化层25形成绝缘氧化层46(参照图7所示)。
在具体实施过程中，采用物理气相沉积或化学气相沉积在第二沟槽232外的硬掩膜层23、第二沟槽232侧壁以及底部依次沉积第二氧化层25、第二多晶硅层26。第二氧化层25较薄，后续沉积的第二多晶硅层26较厚以用来填满第二沟槽232，之后，化学机械研磨去除第二沟槽232外的第二氧化层25、第二多晶硅层26至硬掩膜层23表面暴露出来。
之后，参照图6与图7所示，光刻刻蚀去除硬掩膜层23及其下的第一多晶硅层22与第一氧化层21暴露出第一侧墙24、第一多晶硅层22以及第一氧化层21的侧壁以及半导体衬底20表面，保留的第一侧墙24下的第一多晶硅层22与第一氧化层21分别形成浮栅42(参照图8所示)与第一栅氧化层41。
仍参照图7所示，在暴露出的所述第一侧墙24、第一多晶硅层22以及第一氧化层21的侧壁形成第二侧墙27。
第二侧墙27可以通过在擦除栅47、露出的所述第一侧墙24、第一多晶硅层22以及第一氧化层21的侧壁以及半导体衬底20表面沉积一层氮化硅或氧化硅，优选采用化学气相沉积法，厚度范围为20nm～100nm，后通过回蚀方法形成。
继续参照图7所示，在暴露出的半导体衬底20表面自下而上形成第三氧化层28以及第三多晶硅层29，光刻刻蚀第三氧化层28以及第三多晶硅层29，参照图8所示，以在存储单元区Ⅰ分别形成第二栅氧化层43与控制栅44，在外围电路区Ⅱ形成逻辑晶体管的栅氧化层50与栅极51。
参见图7与图8所示，第二侧墙27用于形成隔绝浮栅42与控制栅44的绝缘层45。
参照图9所示，在第二栅氧化层43与控制栅44的侧壁以及逻辑晶体管的栅氧化层50与栅极51的侧壁形成第三侧墙30，以第三侧墙30为掩膜进行离子注入，分别形成存储晶体管的漏区202以及逻辑晶体管的源区204与漏区205。
为在源区201形成导电插塞，上述制作方法还包括：在存储晶体管的漏区202以及逻辑晶体管的源漏区204、205形成层间介质层(未图示)，该层间介质层还形成在存储晶体管的部分源区201表面，在存储晶体管的源区201表面上的层间介质层内形成连接该源区201的导电插塞(未图示)。
可以看出，上述制作方法中，形成了一对分离栅极式存储器，该两个分离栅极式存储器沿擦除栅47呈镜面对称。
基于上述制作方法，本发明还提供了一种半导体器件，如图9所示，包括：存储单元区Ⅰ与外围电路区Ⅱ，存储单元区Ⅰ具有上述的分离栅极式存储器，外围电路区Ⅱ具有逻辑晶体管。
图10至图11所示为本发明另一实施例提供的半导体器件在不同制作阶段的剖面结构示意图。参照图10所示，与图4中的实施例的区别在于，形成第二沟槽232时，第一氧化层21并未全部去除，保留了部分厚度。在形成源区201过程中，保留的第一氧化层21能避免注入离子对半导体衬底20表面造成的损伤。相应地，参照图11所示，所形成的半导体器件中，绝缘氧化层46不仅包括第二沟槽232底部的第二氧化层25，还包括第二沟槽232底部的第一氧化层21。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种分离栅极式存储器，其特征在于，包括：
形成有源区与漏区的半导体衬底；
位于部分源区与部分沟道区上的第一栅氧化层，以及位于所述第一栅氧化层上的浮栅；
位于另外部分沟道区与部分漏区上的第二栅氧化层，以及位于所述第二栅氧化层上的控制栅，所述第一栅氧化层以及浮栅的侧壁与所述第二栅氧化层以及控制栅的侧壁之间具有绝缘层；
位于所述源区的绝缘氧化层，以及位于所述绝缘氧化层上的擦除栅；
以及所述位于所述擦除栅与所述浮栅之间的遂穿绝缘层。
2.根据权利要求1所述的分离栅极式存储器，其特征在于，所述分离栅极式存储器为一对，该两个分离栅极式存储器沿所述擦除栅呈镜面对称。
3.根据权利要求1所述的分离栅极式存储器，其特征在于，所述第二栅氧化层的厚度范围为1nm～10nm。
4.根据权利要求1所述的分离栅极式存储器，其特征在于，所述源区设置有导电插塞，用于对所述源区施加电压。
5.根据权利要求1所述的分离栅极式存储器，其特征在于，所述绝缘层的厚度范围为20nm～100nm。
6.一种半导体器件，包括：存储单元区与外围电路区，所述外围电路区具有逻辑晶体管，其特征在于，所述存储单元区具有权利要求1至5中任一项所述的分离栅极式存储器。
7.一种半导体器件的制作方法，其特征在于，包括：
提供至少包括存储单元区与外围电路区的半导体衬底；
在所述半导体衬底表面自下而上依次形成第一氧化层以及第一多晶硅层，在所述第一多晶硅层上形成具有第一沟槽的硬掩膜层，第一沟槽及周围部分区域的硬掩膜层位于存储单元区，另外部分区域的硬掩膜层位于外围电路区；
在所述第一沟槽的侧壁形成第一侧墙，以所述第一侧墙为掩膜刻蚀所述第一多晶硅层与至少部分厚度的第一氧化层形成第二沟槽；
对所述第二沟槽底部的半导体衬底进行离子注入以形成存储晶体管的源区；
在所述第二沟槽的底部及侧壁形成第二氧化层，在所述第二氧化层上形成第二多晶硅层至填满所述第二沟槽，所述第二沟槽内的第二多晶硅层形成擦除栅，所述第二沟槽侧壁的第二氧化层形成隧穿绝缘层，所述第二沟槽底部的第二氧化层和第一氧化层形成绝缘氧化层；
光刻刻蚀去除硬掩膜层及其下的第一多晶硅层与第一氧化层暴露出第一侧墙、第一多晶硅层以及第一氧化层的侧壁以及半导体衬底表面，保留的第一侧墙下的第一多晶硅层与第一氧化层分别形成浮栅与第一栅氧化层；
在暴露出的所述第一侧墙、第一多晶硅层以及第一氧化层的侧壁形成第二侧墙；
在所述暴露出的半导体衬底表面自下而上形成第三氧化层以及第三多晶硅层，光刻刻蚀所述第三氧化层以及第三多晶硅层以在存储单元区分别形成第二栅氧化层与控制栅，在外围电路区形成逻辑晶体管的栅氧化层与栅极；
在第二栅氧化层与控制栅的侧壁以及逻辑晶体管的栅氧化层与栅极的侧壁形成第三侧墙，以所述第三侧墙为掩膜进行离子注入，分别形成存储晶体管的漏区以及逻辑晶体管的源漏区。
8.根据权利要求7所述的制作方法，其特征在于，形成所述第二沟槽时，以第一侧墙为掩膜刻蚀所述第一多晶硅层与全部厚度的第一氧化层，所述第二沟槽的底部及侧壁形成第二氧化层后，第二沟槽底部的第二氧化层形成绝缘氧化层。
9.根据权利要求7所述的制作方法，其特征在于，还包括：在所述存储晶体管的漏区以及逻辑晶体管的源漏区形成层间介质层，所述层间介质层还形成在存储晶体管的部分源区表面，在所述在存储晶体管的源区表面上的层间介质层内形成连接所述源区的导电插塞。
10.根据权利要求7所述的制作方法，其特征在于，所述第二侧墙采用化学气相沉积法形成，厚度范围为20nm～100nm。
CN201410356810.0A 2014-07-24 2014-07-24 分离栅极式存储器、半导体器件及其制作方法 Pending CN104091803A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410356810.0A CN104091803A (zh) 2014-07-24 2014-07-24 分离栅极式存储器、半导体器件及其制作方法
US14/584,931 US9536889B2 (en) 2014-07-24 2014-12-29 Split gate memory device, semiconductor device and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410356810.0A CN104091803A (zh) 2014-07-24 2014-07-24 分离栅极式存储器、半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN104091803A true CN104091803A (zh) 2014-10-08

Family

ID=51639505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410356810.0A Pending CN104091803A (zh) 2014-07-24 2014-07-24 分离栅极式存储器、半导体器件及其制作方法

Country Status (2)

Country Link
US (1) US9536889B2 (zh)
CN (1) CN104091803A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465524A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN106206452A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN106876399A (zh) * 2017-02-14 2017-06-20 上海华虹宏力半导体制造有限公司 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法
CN107316868A (zh) * 2016-04-22 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN108597554A (zh) * 2018-05-10 2018-09-28 上海华虹宏力半导体制造有限公司 分离栅闪存的编程时序电路及方法
CN108648777A (zh) * 2018-05-10 2018-10-12 上海华虹宏力半导体制造有限公司 双分离栅闪存的编程时序电路及方法
CN108807396A (zh) * 2018-05-17 2018-11-13 上海华虹宏力半导体制造有限公司 二比特分栅sonos闪存存储器的制造方法
CN109148464A (zh) * 2018-07-26 2019-01-04 上海华虹宏力半导体制造有限公司 分栅sonos的制造方法
CN109638015A (zh) * 2018-12-19 2019-04-16 上海华力微电子有限公司 分离栅flash器件的工艺方法
CN109712982A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法
CN110148432A (zh) * 2019-05-23 2019-08-20 上海华虹宏力半导体制造有限公司 Nord存储阵列及其制造方法、存储器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591402B (zh) * 2016-07-06 2021-03-16 联华电子股份有限公司 集成电路及其制作方法
CN111341776B (zh) * 2020-03-18 2023-11-14 上海华虹宏力半导体制造有限公司 存储器及其形成方法、存储器单元阵列及其驱动方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
JP2000286348A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
JP2001085543A (ja) * 1999-09-14 2001-03-30 Sanyo Electric Co Ltd スプリットゲート型メモリセル
US20040087084A1 (en) * 2002-11-05 2004-05-06 Taiwan Semiconductor Manufacturing Company Self-aligned structure with unique erasing gate in split gate flash
US6737700B1 (en) * 2003-05-13 2004-05-18 Powerchip Semiconductor Corp. Non-volatile memory cell structure and method for manufacturing thereof
US20100127308A1 (en) * 2008-11-26 2010-05-27 Nhan Do Non-volatile memory cell with self aligned floating and erase gates, and method of making same
CN102117814A (zh) * 2011-01-17 2011-07-06 上海宏力半导体制造有限公司 分栅闪存单元及其制作方法
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法
CN103258797A (zh) * 2012-02-21 2013-08-21 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储单元及其制作方法
CN103811496A (zh) * 2012-11-01 2014-05-21 台湾积体电路制造股份有限公司 用于具有提高编程效率的非易失性存储单元的方法和装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179749A1 (en) * 2013-12-19 2015-06-25 Silicon Storage Technology, Inc Non-volatile Memory Cell With Self Aligned Floating And Erase Gates, And Method Of Making Same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
JP2000286348A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
JP2001085543A (ja) * 1999-09-14 2001-03-30 Sanyo Electric Co Ltd スプリットゲート型メモリセル
US20040087084A1 (en) * 2002-11-05 2004-05-06 Taiwan Semiconductor Manufacturing Company Self-aligned structure with unique erasing gate in split gate flash
US6737700B1 (en) * 2003-05-13 2004-05-18 Powerchip Semiconductor Corp. Non-volatile memory cell structure and method for manufacturing thereof
US20100127308A1 (en) * 2008-11-26 2010-05-27 Nhan Do Non-volatile memory cell with self aligned floating and erase gates, and method of making same
CN102117814A (zh) * 2011-01-17 2011-07-06 上海宏力半导体制造有限公司 分栅闪存单元及其制作方法
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法
CN103258797A (zh) * 2012-02-21 2013-08-21 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储单元及其制作方法
CN103811496A (zh) * 2012-11-01 2014-05-21 台湾积体电路制造股份有限公司 用于具有提高编程效率的非易失性存储单元的方法和装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831354B2 (en) 2014-12-30 2017-11-28 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Split-gate flash memory having mirror structure and method for forming the same
CN104465524A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN107316868A (zh) * 2016-04-22 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN106206452A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN106206452B (zh) * 2016-07-27 2019-06-07 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN106876399B (zh) * 2017-02-14 2020-06-16 上海华虹宏力半导体制造有限公司 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法
CN106876399A (zh) * 2017-02-14 2017-06-20 上海华虹宏力半导体制造有限公司 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法
CN108597554A (zh) * 2018-05-10 2018-09-28 上海华虹宏力半导体制造有限公司 分离栅闪存的编程时序电路及方法
CN108648777A (zh) * 2018-05-10 2018-10-12 上海华虹宏力半导体制造有限公司 双分离栅闪存的编程时序电路及方法
CN108597554B (zh) * 2018-05-10 2020-09-29 上海华虹宏力半导体制造有限公司 分离栅闪存的编程时序电路及方法
CN108648777B (zh) * 2018-05-10 2020-08-11 上海华虹宏力半导体制造有限公司 双分离栅闪存的编程时序电路及方法
CN108807396A (zh) * 2018-05-17 2018-11-13 上海华虹宏力半导体制造有限公司 二比特分栅sonos闪存存储器的制造方法
CN109148464A (zh) * 2018-07-26 2019-01-04 上海华虹宏力半导体制造有限公司 分栅sonos的制造方法
CN109638015A (zh) * 2018-12-19 2019-04-16 上海华力微电子有限公司 分离栅flash器件的工艺方法
CN109638015B (zh) * 2018-12-19 2021-04-13 上海华力微电子有限公司 分离栅flash器件的工艺方法
CN109712982A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法
CN109712982B (zh) * 2019-01-02 2021-04-20 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法
CN110148432A (zh) * 2019-05-23 2019-08-20 上海华虹宏力半导体制造有限公司 Nord存储阵列及其制造方法、存储器

Also Published As

Publication number Publication date
US9536889B2 (en) 2017-01-03
US20160027792A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
TWI520275B (zh) 記憶裝置與其形成方法
US9431257B2 (en) Salicided structure to integrate a flash memory device with a high κ, metal gate logic device
CN101292351B (zh) 具有嵌入式浮动栅极的快闪存储器
US9831354B2 (en) Split-gate flash memory having mirror structure and method for forming the same
US20090231921A1 (en) Manufacturing method of nonvolatile semiconductor storage device and nonvolatile semiconductor storage device
CN105097819A (zh) Hkmg技术中嵌入式闪存的双硅化物形成方法
US9236391B2 (en) Method of forming split-gate cell for non-volative memory devices
CN108807401B (zh) 一种半导体器件及其制造方法
CN102376715B (zh) 一种无电容型动态随机访问存储器结构及其制备方法
CN102097375A (zh) 具有埋入式栅极的半导体器件的制造方法
US20200006372A1 (en) Semiconductor device and manufacturing method therefor
US7847335B2 (en) Non-volatile memory device having a generally L-shaped cross-section sidewall SONOS
CN106575656A (zh) 通过使用增强的横向控制栅与浮栅耦合而改进缩放的分裂栅闪存单元
US8716089B1 (en) Integrating formation of a replacement gate transistor and a non-volatile memory cell having thin film storage
JP2006319202A (ja) 半導体集積回路装置及びその製造方法
US8183634B2 (en) Stack-type semiconductor device
CN102347371B (zh) 非易失性半导体存储器晶体管及非易失性半导体存储器的制造方法
CN105261594B (zh) 自对准分离栅闪存的形成方法
KR20120010955A (ko) 불휘발성 반도체 메모리 트랜지스터, 및 불휘발성 반도체 메모리의 제조 방법
CN102024820B (zh) 记忆胞及其制造方法以及记忆体结构
US8741719B1 (en) Integrating formation of a logic transistor and a non-volatile memory cell using a partial replacement gate technique
US20060113610A1 (en) Nonvolatile memory device and method for manufacturing the same
JP2009071325A (ja) 半導体装置の製造方法及び半導体装置
CN101154631A (zh) 非易失性存储器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141008