CN109638015B - 分离栅flash器件的工艺方法 - Google Patents
分离栅flash器件的工艺方法 Download PDFInfo
- Publication number
- CN109638015B CN109638015B CN201811553752.5A CN201811553752A CN109638015B CN 109638015 B CN109638015 B CN 109638015B CN 201811553752 A CN201811553752 A CN 201811553752A CN 109638015 B CN109638015 B CN 109638015B
- Authority
- CN
- China
- Prior art keywords
- flash device
- side walls
- grid
- selection grid
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 230000008569 process Effects 0.000 title claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 238000001039 wet etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000006872 improvement Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种分离栅flash器件的工艺方法，包含：步骤一，提供一半导体衬底，在所述的半导体衬底上依次形成选择栅极、浮栅、擦除栅极、栅极氧化层，以及在选择栅极的两侧形成侧墙；步骤二，以所述选择栅极的两侧侧墙为遮挡，对整个器件表面进行离子注入，形成所述flash器件的源区；步骤三，淀积多晶硅并刻蚀，形成所述flash器件的控制栅极；去除所述选择栅极的两侧的侧墙，进行整体的N型离子注入，形成所述flash器件的漏区。本发明通过刻蚀来控制选择栅极的侧墙的厚度，对漏区进行可调控的遮挡，实现对源区的无掩膜版的离子注入。
Description
技术领域
本发明涉及半导体器件制造领域，特别是指一种分离栅flash器件的工艺方法。
背景技术
随着电子产品的快速普及，闪存flash作为当今的主流存储载体得到迅速的推广普及，其技术也得到了迅速的发展。非挥发性存储器（NVM）技术，主要有浮栅（floatinggate）技术、分压栅(split gate)技术以及SONOS（Silicon-Oxide-Nitride-Oxide-Silicon）技术。Flash由于其具有长寿命，非易失性，低价格，以及易于编程、擦除的优点已被越来越广泛的应用。随着主流工艺技术的发展，以及人们对Flash器件迫切要求，基于分离栅极概念的分栅Flash受到人们的广泛关注，相比于传统Flash，分离栅快闪存储器作为闪存的一种，由于具有高效的编程速度以及完全避免过擦除的能力，无论是在单体还是在嵌入式产品方面都得到了人们更多的关注，目前，分离栅快闪存储器已被广泛地应用于个人电脑、数码器材、移动终端、智能卡等产品。这种新颖的分离栅Flash像SST ESF3，在可靠性、无过擦除等方面表现优越。但由于其复杂的器件结构以及对工艺难度的要求，对生产制造的推广产生重大的阻力。因此，一直以来对分离栅Flash工艺流程的简化和优化是一个重点，在不影响器件前提下，减少掩膜版的使用是一种十分有效的研究方向，它可以极大的简化工艺和降低生产成本。
如图1所示，是一种常规的分离栅flash器件的结构示意图。在硅衬底上包含有多个栅极，如擦除栅极1、选择栅极2、控制栅极4以及浮栅5，各栅极之间以氧化硅介质层隔离，且与硅衬底之间也以氧化硅介质层隔离；衬底中包含器件的源区及漏区。相对于常规Flash器件，分离栅Flash器件的结构更加复杂，具有多层多晶硅的特殊结构，如IOT SilvoFlash，具有哨型结构，并且在制备过程中存有多种侧墙（Spacer），在工艺优化中，恰当运用这些侧墙，往往能够给予更多的器件优化空间。为了保证器件的基本性能，通常源极和漏极在工艺流程中，会采用源、漏极分别注入的掩膜版进行高浓度离子注入，如图2所示，达到对源漏极离子注入位置的精确控制。这样在制造工艺中需要专门使用源极注入的掩膜版，增加了工艺成本。
发明内容
本发明所要解决的技术问题在于提供一种分离栅flash器件的工艺方法，通过刻蚀控制选择栅极的侧墙的厚度，对漏区进行可调控的遮挡，实现对源区的无掩膜版的离子注入，所述工艺方法包含：
步骤一，提供一半导体衬底，在所述的半导体衬底上依次形成选择栅极、浮栅、擦除栅极、栅极氧化层，以及在选择栅极的两侧形成侧墙。
步骤二，以所述选择栅极的两侧侧墙为遮挡，对整个器件表面进行离子注入，形成所述flash器件的源区。
步骤三，淀积多晶硅并刻蚀，形成所述flash器件的控制栅极；去除所述选择栅极两侧的侧墙，进行整体的N型离子注入，形成所述flash器件的漏区。
进一步的改进是，所述步骤一中，半导体衬底为P型衬底。
进一步的改进是，所述步骤一中，还包括在选择栅极、浮栅、擦除栅极之间形成氧化硅介质层的工艺步骤。
进一步的改进是，所述步骤一中，在选择栅极形成以后，残留大量的氮化硅层；将残留的氮化硅层在选择栅极的两侧进行刻蚀形成侧墙；所述的残留氮化硅层刻蚀工艺采用湿法刻蚀工艺。
进一步的改进是，所述的选择栅极的侧墙厚度远远大于漏极的长度，即所述flash器件的漏区完全在所述选择栅极的侧墙的覆盖范围以内。
进一步的改进是，所述的选择栅极的侧墙的厚度为不少于50nm，所述flash器件的漏区的横向长度不大于15nm。
进一步的改进是，所述的选择栅极的两侧的侧墙，通过调节湿法刻蚀的刻蚀量及刻蚀时间，能完全去除源区上部的氮化硅，使源区露出，漏区仍然存在氮化硅层，且选择栅极的两侧的氮化硅厚度不少于50nm，以形成选择栅极的两侧的侧墙。
进一步的改进是，所述步骤二中，所述选择栅极的两侧的侧墙能作为漏区的遮挡层，在整个器件表面进行重掺杂的N型离子注入，形成所述flash器件的源区，漏区由于侧墙的遮挡不受影响。
进一步的改进是，所述的选择栅极的两侧的氮化硅侧墙，通过控制侧墙氮化硅的厚度，实现对漏区进行可调控的遮挡，实现对源区的离子注入，在不影响器件性能的前提下，节省源极注入的掩膜版。
进一步的改进是，所述的工艺方法，还包括在半导体衬底中形成阱区、隔离步骤。
本发明所述的分离栅flash器件的工艺方法，通过刻蚀来控制选择栅极的侧壁氮化硅厚度，对漏极进行可调控的遮挡，实现对源区的无掩膜版的离子注入，从而在不影响器件性能前提下，节省一张源极离子注入的掩膜版，减少工艺流程，降低生产成本。
附图说明
图1 是现有的分离栅flash器件的结构示意图。
图2 是现有的分离栅flash器件的制造工艺示意图。
图3～5 是本发明分离栅flash器件的制造工艺的步骤示意图。
图6 是本发明分离栅flash器件的制造工艺的流程图。
附图标记说明
1是擦除栅极，2是选择栅极，3是氧化硅介质层，4是控制栅极，5是浮栅，6是漏区，7是源区，8是氮化硅侧墙。
具体实施方式
本发明所述的一种分离栅flash器件的工艺方法，通过刻蚀控制选择栅极2的侧墙8的厚度，对漏区6进行可调控的遮挡，实现对源区7的无掩膜版的离子注入，其具体的工艺方法结合附图3～5说明如下：
步骤一，如图3所示，提供一半导体衬底，所述的半导体衬底为半导体行业常用的基材，比如硅、锗硅、砷化镓等。本实施例采用P型硅衬底。在所述的半导体衬底上依次形成选择栅极2、浮栅5、擦除栅极1、栅极氧化层。在常规工艺中，还包括在半导体衬底中形成阱区、隔离等步骤，这是本技术领域的公知技术，在此不再赘述。
在所述的各种栅极之间，还形成有氧化硅介质层3将各种所述的选择栅极2、浮栅5、擦除栅极1等进行隔离。
由于选择栅极2的刻蚀需要借助氮化硅层作为刻蚀遮挡层，在完成选择栅极2的刻蚀之后，整个衬底表面还残留有大量的氮化硅层。将残留的氮化硅层在选择栅极2的两侧采用湿法刻蚀工艺进行刻蚀形成侧墙8。所述的选择栅极2的两侧的侧墙8，可以通过调节湿法刻蚀的刻蚀量及刻蚀时间，达到完全去除源区上部的氮化硅，使源区7露出，而漏区6上方，即选择栅极2的两侧仍然存在大量的氮化硅层，利用此残留的大量的氮化硅来制作选择栅极的两侧的侧墙8。
由于漏区6上方残留大量的氮化硅，而漏区6的尺寸又远远小于所述的残留的氮化硅的存量，因此形成的选择栅极的侧墙厚度远远大于漏区的长度，即所述flash器件的漏区完全在所述选择栅极2的侧墙的覆盖范围以内。一般来说，选择栅极两侧的氮化硅厚度不少于50nm，而flash器件的漏区的横向长度不大于15nm。因此，完全可以使用侧墙来作为源区注入时漏区的遮挡物。
需要特别说明的是，在通过湿法刻蚀工艺刻蚀形成所述的选择栅极的两侧的氮化硅侧墙时，还可以通过湿法刻蚀的程度来控制侧墙氮化硅的厚度，实现对漏区进行可调控的遮挡，以此来完成对源区的离子注入。这样可以适应多种不同器件尺寸及性能的需要。在不影响器件性能的前提下，节省使用一张源区注入的掩膜版。
步骤二，以上述形成的选择栅极2的两侧侧墙8为遮挡，对整个器件表面进行重掺杂的N型离子注入，形成所述flash器件的源区7。漏区6在侧墙8的遮挡下不受源区7掺杂注入的影响。
步骤三，淀积多晶硅并刻蚀，形成所述flash器件的控制栅极4；去除所述选择栅极2的两侧的侧墙8，进行整体的N型离子注入，形成所述flash器件的漏区6。这样，就完成了flash器件的源区7及漏区6的注入。
在常规的制造工艺中，还包含例如LDD等步骤的注入，为本领域的公知技术，在本发明技术方案中不做说明并不会影响对本发明的理解，一并省略。
本发明所述的分离栅flash器件的工艺方法，通过不同的湿法刻蚀程度来控制选择栅极侧壁氮化硅厚度，对漏区进行可调控的遮挡，实现对源区的无掩膜版的离子注入，从而在不影响器件性能前提下，节省使用一张源区离子注入的掩膜版，减少工艺流程，降低生产成本。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种分离栅flash器件的工艺方法，通过控制选择栅极的侧墙的厚度，对漏区进行可调控的遮挡，实现对源区的离子注入，其特征在于，所述工艺方法包含：
步骤一，提供一半导体衬底，在所述的半导体衬底上依次形成选择栅极、浮栅、擦除栅极、栅极氧化层，以及在选择栅极的两侧形成侧墙；其中，在完成选择栅极的刻蚀以后，残留大量的氮化硅层，将残留的氮化硅层进行刻蚀，在选择栅极的两侧形成侧墙；所述的选择栅极的两侧的侧墙，通过调节湿法刻蚀的刻蚀量及刻蚀时间，完全去除源区上部的氮化硅，使源区露出，漏区仍然存在氮化硅层，且选择栅极的两侧的氮化硅厚度不少于50nm，以形成选择栅极两侧的侧墙；
步骤二，以所述选择栅极的两侧侧墙为遮挡，对整个器件表面进行离子注入，形成所述flash器件的源区；
步骤三，淀积多晶硅并刻蚀，形成所述flash器件的控制栅极；去除所述选择栅极两侧的侧墙，进行整体的N型离子注入，形成所述flash器件的漏区。
2.如权利要求1所述的分离栅flash器件的工艺方法，其特征在于：所述步骤一中，半导体衬底为P型硅衬底。
3.如权利要求1所述的分离栅flash器件的工艺方法，其特征在于：所述步骤一中，还包括在选择栅极、浮栅、擦除栅极之间形成氧化硅介质层的工艺步骤。
4.如权利要求1所述的分离栅flash器件的工艺方法，其特征在于：所述flash器件的漏区完全在所述选择栅极的侧墙的覆盖范围以内。
5.如权利要求4所述的分离栅flash器件的工艺方法，其特征在于：所述的选择栅极的侧墙的厚度为不少于50nm，所述flash器件的漏区的横向长度不大于15nm。
6.如权利要求1所述的分离栅flash器件的工艺方法，其特征在于：所述步骤二中，所述选择栅极两侧的侧墙作为漏区的遮挡层，在整个器件表面进行重掺杂的N型离子注入，形成所述flash器件的源区，漏区由于侧墙的遮挡不受影响。
7.如权利要求1所述的分离栅flash器件的工艺方法，其特征在于：所述的选择栅极的两侧的氮化硅侧墙，通过湿法刻蚀控制侧墙氮化硅的厚度，实现对漏区进行可调控的遮挡，实现对源区的离子注入，在不影响器件性能的前提下，无需使用源区注入的掩膜版。
8.如权利要求1所述的分离栅flash器件的工艺方法，其特征在于：所述的工艺方法，还包括在半导体衬底中形成阱区、隔离的工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811553752.5A CN109638015B (zh) | 2018-12-19 | 2018-12-19 | 分离栅flash器件的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811553752.5A CN109638015B (zh) | 2018-12-19 | 2018-12-19 | 分离栅flash器件的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109638015A CN109638015A (zh) | 2019-04-16 |
| CN109638015B true CN109638015B (zh) | 2021-04-13 |
Family
ID=66075235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811553752.5A Active CN109638015B (zh) | 2018-12-19 | 2018-12-19 | 分离栅flash器件的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109638015B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740557B1 (en) * | 2001-07-02 | 2004-05-25 | Taiwan Semiconductor Manufacturing Company | Spacer like floating gate formation |
| US6784039B2 (en) * | 2002-10-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company | Method to form self-aligned split gate flash with L-shaped wordline spacers |
| CN101777520A (zh) * | 2010-01-28 | 2010-07-14 | 上海宏力半导体制造有限公司 | 分栅型埋入式浮栅的非易失性存储器的制造方法 |
| CN103824860A (zh) * | 2012-10-08 | 2014-05-28 | 英飞凌科技股份有限公司 | 制造存储器单元法、制造存储器单元装置法和存储器单元 |
| CN104091803A (zh) * | 2014-07-24 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 分离栅极式存储器、半导体器件及其制作方法 |
-
2018
- 2018-12-19 CN CN201811553752.5A patent/CN109638015B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740557B1 (en) * | 2001-07-02 | 2004-05-25 | Taiwan Semiconductor Manufacturing Company | Spacer like floating gate formation |
| US6784039B2 (en) * | 2002-10-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company | Method to form self-aligned split gate flash with L-shaped wordline spacers |
| CN101777520A (zh) * | 2010-01-28 | 2010-07-14 | 上海宏力半导体制造有限公司 | 分栅型埋入式浮栅的非易失性存储器的制造方法 |
| CN103824860A (zh) * | 2012-10-08 | 2014-05-28 | 英飞凌科技股份有限公司 | 制造存储器单元法、制造存储器单元装置法和存储器单元 |
| CN104091803A (zh) * | 2014-07-24 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 分离栅极式存储器、半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109638015A (zh) | 2019-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890232B2 (en) | Methods and apparatus for non-volatile memory cells with increased programming efficiency | |
| US8884352B2 (en) | Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell | |
| JPH09148542A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2001024076A (ja) | フラッシュｅｅｐｒｏｍセル及びその製造方法 | |
| CN101783350A (zh) | 快闪存储器件及其制造方法 | |
| KR100654559B1 (ko) | 노어형 플래시 메모리 셀 어레이 및 그의 제조 방법 | |
| JP2005317972A (ja) | フラッシュメモリ素子の製造方法 | |
| US7713795B2 (en) | Flash memory device with single-poly structure and method for manufacturing the same | |
| KR20010065283A (ko) | 플래쉬 이이피롬 셀의 제조 방법 | |
| US9331160B2 (en) | Split-gate non-volatile memory cells having gap protection zones | |
| CN109638015B (zh) | 分离栅flash器件的工艺方法 | |
| CN106206748B (zh) | Sonos器件及其制造方法 | |
| CN102800675B (zh) | 一种电荷俘获非挥发存储器及其制造方法 | |
| KR20110068769A (ko) | 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법 | |
| CN112838008A (zh) | 浮栅型分栅闪存器件的工艺方法 | |
| KR100660282B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 | |
| US7473599B2 (en) | Memory capable of storing information and the method of forming and operating the same | |
| US7408222B2 (en) | Charge trapping device and method of producing the charge trapping device | |
| KR0135239B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR100917816B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR101033224B1 (ko) | 플래시 메모리소자 및 그 제조방법 | |
| KR100782784B1 (ko) | 플래쉬메모리 소자 및 그 제조방법 | |
| US7074682B2 (en) | Method for fabricating a semiconductor device having self aligned source (SAS) crossing trench | |
| KR20060112572A (ko) | 백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그소거 방법 및 그 구조. | |
| US7667262B2 (en) | Two bit U-shaped memory structure and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |