CN102088000B - Eeprom的存储单元及其制造方法 - Google Patents

Eeprom的存储单元及其制造方法 Download PDF

Info

Publication number
CN102088000B
CN102088000B CN200910199991XA CN200910199991A CN102088000B CN 102088000 B CN102088000 B CN 102088000B CN 200910199991X A CN200910199991X A CN 200910199991XA CN 200910199991 A CN200910199991 A CN 200910199991A CN 102088000 B CN102088000 B CN 102088000B
Authority
CN
China
Prior art keywords
grid
floating boom
layer
memory cell
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910199991XA
Other languages
English (en)
Other versions
CN102088000A (zh
Inventor
詹奕鹏
黄声河
杨震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910199991XA priority Critical patent/CN102088000B/zh
Priority to US12/959,229 priority patent/US8470669B2/en
Publication of CN102088000A publication Critical patent/CN102088000A/zh
Application granted granted Critical
Publication of CN102088000B publication Critical patent/CN102088000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

一种EEPROM的存储单元及其制造方法，本方法包括步骤：提供衬底，在所述衬底上形成氧化层；在所述氧化层上形成分立的浮栅和选择栅；在所述浮栅顶部和侧壁依次形成栅间介质层和控制栅；进行变角度离子注入，在所述衬底内形成对应所述浮栅的轻掺杂源区和漏区，以及对应所述选择栅的轻掺杂源区和漏区。通过以上所述方法制造的存储单元，可以缩小存储单元的尺寸，而且本方法可以节省工序，节约成本。

Description

EEPROM的存储单元及其制造方法
技术领域
本发明涉及一种半导体存储器及其制造方法，尤其涉及一种EEPORM存储器的存储单元及其制造方法。
背景技术
电可擦可编程只读存储器(EEPROM，Electrically Erasable ProgrammableRead-Only Memory)，是一种掉电后数据不丢失的存储芯片；其可以在电脑上或专用设备上擦除已有信息，重新编程。EEPROM是非易失性存储器，其中的闪速EEPROM发展迅速。EEPROM比DRAM复杂，因此EEPROM的集成度很难提高。
一个EEPROM存储单元的存储信息的部分就像一个常闭或常开的晶体管，当浮栅充电时，容纳电荷或者阻碍电子从控制栅流向硅；充电通过将源/漏接地，于控制栅上施加电压来完成；施加反向电压，将使电荷流向硅衬底。这样，基于一个存储单元存储1位(bit)数据，随着大规模的存储单元阵列结构，芯片尺寸增大。典型的，非易失性存储器有两个基本的结构：堆叠栅结构和分离栅结构。具有堆叠栅结构的EEPROM通常包括浮栅和设置于浮栅上的控制栅。此种堆叠栅结构的EEPORM通常会有过擦除问题，一旦过擦除问题发生，在其他存储单元的读操作过程中就会有不期望出现的漏电流。制造堆叠栅结构的EEPROM比分离栅结构的EEPROM工艺流程简单，然而，由于其有过擦除问题而分离栅结构的EEPROM没有，因此具有分离栅结构的EEPROM使用范围更广。
具有分离栅结构的EEPROM包括控制栅，浮栅和选择栅，其中控制栅设于浮栅之上，控制栅和浮栅两者是侧边补偿(laterally offset)。尽管具有分离栅结构的EEPROM没有过擦除问题，然而，由于选择栅的引入，增加了制造步骤的复杂性并且增加了存储单元的尺寸。分离栅结构的EEPROM的存储单元比堆叠栅结构的EEPROM的存储器的存储单元大，分离栅存储单元很难按比例缩小，因为选择栅、控制栅和浮栅不是自对准。
参考图1～图4为现有技术的EEPROM的存储单元沿字线方向的制造方法剖面结构示意图，现有技术的EEPROM的存储单元的制造步骤包括：参考图1，提供衬底100，在衬底100上形成高压氧化层112和遂穿氧化层111；参考图2，在形成高压氧化层112和遂穿氧化层111后，进行离子注入，在衬底100内形成浮栅管的轻掺杂源区101、轻掺杂漏区102和MOS管的轻掺杂源区103、轻掺杂漏区104；参考图3，在遂穿氧化层111上形成第一多晶硅层(图中未示)，之后对第一多晶硅层进行刻蚀工艺，形成浮栅120，之后在浮栅120上形成栅间介质层130；参考图4，形成栅间介质层130后，在栅间介质层130、高压氧化层112和遂穿氧化层111组成的表面形成第二多晶硅层(图中未示)，然后进行刻蚀工艺，形成控制栅141和选择栅142；其中，控制栅141包括位于浮栅120顶部的部分，以及位于浮栅120两侧、遂穿氧化层111上的部分，这样设置是为了保证控制栅141与衬底内源区101、漏区102有重叠部分；选择栅142位于高压氧化层112上；而且在该步骤中在沉积第二多晶硅层前，需要在高压氧化层112上进行额外的步骤重新生成氧化层，以避免该高压氧化层搁置时间太久被损坏。以上所述的现有技术，通过轻掺杂有源区定义浮栅管的沟道的长度，然后形成浮栅，为了保证浮栅与有源区有重叠的部分，会将浮栅沿剖面方向延伸的长度制作的较长，这就增大了浮栅管的尺寸；并且，为了保证控制栅与有源区有重叠的部分，控制栅141和栅间介质层130不仅形成于浮栅120顶部和侧壁，还形成于浮栅侧面的部分遂穿氧化层上，这样同样会增大浮栅管的尺寸；并且在沉积第二多晶硅层前，需要在高压氧化层上进行额外的步骤重新生成氧化层，以避免该高压氧化层搁置时间太久被损坏。
为了改善具有分离结构的EEPROM的存储单元的选择栅、控制栅和浮栅不是自对准，很难按比例缩小的缺点，申请号为200610170170.X的中国发明专利“制造EEPROM器件的方法”公开了一种可以缩小存储单元尺寸的方法，在衬底上形成掩膜图案；在通过掩膜图案暴露出来的衬底的顶部上形成栅极氧化物层；在栅极氧化物层的顶部上形成与掩膜图案的两侧壁都自对准的存取栅；除去掩膜图案，形成被附接到存取栅极的侧壁的第一电介质间隔件；形成适合覆盖存取栅极和第一电介质间隔件的绝缘层；以及形成两个单元栅极，分别与两个存取栅极的相对侧壁自对准，每个第一电介质间隔件被插入到相应的单元栅极与相应的存取栅极之间，单元栅极是在绝缘层的顶部上分开设置的。以上所述专利中公开的方法制造工艺较复杂。
为了解决以上所述的现有技术的缺点，需要提出一种新的制造EEPROM的方法。
发明内容
本发明要解决的技术问题是提供一种工艺流程简单的EEPROM的存储单元及其制造方法，以缩小EEPROM的存储单元的尺寸EEPROM。
为解决上述问题，本发明实施方式提供一种EEPROM的存储单元的制造方法，包括步骤：
提供衬底；
在所述衬底上形成氧化层；
在所述氧化层上形成浮栅和选择栅；
在所述浮栅顶部和侧壁依次形成栅间介质层和控制栅；
进行变角度离子注入在所述衬底内形成对应所述浮栅的轻掺杂源区和漏区，以及对应所述选择栅的轻掺杂源区和漏区。
可选的，在所述氧化层上形成浮栅和选择栅包括：在所述氧化层上形成第一多晶硅层，并且对该第一多晶硅层进行刻蚀形成浮栅和选择栅。
可选的，所述变角度离子注入包括第一次变角度离子注入和第二次变角度离子注入，其中第一次变角度离子注入形成浮栅的轻掺杂源区和漏区，第二次变角度离子注入形成选择栅的轻掺杂源区和漏区。
可选的，所述形成栅间介质层和控制栅包括：在所述浮栅、选择栅和衬底组成的表面上形成介质层；
在所述介质层上沉积第二多晶硅层，刻蚀该第二多晶硅层和所述介质层，形成所述的栅间介质层和控制栅。
可选的，所述变角度离子注入的角度范围为30°～60°。
可选的，所述氧化层包括高压氧化层和遂穿氧化层，所述浮栅形成于该遂穿氧化层上，所述选择栅形成于所述的高压氧化层上。
可选的，所述第一次变角度离子注入的能量为30～40Kev，离子注入剂量为1011～1012/cm2。
可选的，所述第二次变角度离子注入的能量为60Kev～80Kev，离子注入剂量为1012～1014/cm2。
为解决上述问题，本发明实施方式还提供一种EEPROM的存储单元，包括：衬底，于该衬底内形成源区和漏区；
氧化层，形成于所述衬底上；
分立的浮栅和选择栅，形成于所述氧化层上；
栅间介质层和控制栅，依次形成于所述浮栅上；其特征在于，所述控制栅和栅间介质层覆盖所述浮栅的顶部和侧壁。
可选的，所述氧化层包括高压氧化层和遂穿氧化层，其中，所述选择栅形成于高压氧化层表面，所述浮栅形成于所述遂穿氧化层表面。
与现有技术相比，上述技术方案具有以下优点：
通过调整形成浮栅和轻掺杂离子注入的步骤，并将现有的垂直离子注入工艺改为变角度离子注入，直接通过浮栅定义沟道的长度，在形成浮栅时，不用将浮栅沿剖面延伸方向的长度做的比较长以避免出现浮栅和有源区没有重叠的缺陷，因此可以缩小储存单元的尺寸；而且，控制栅仅覆盖浮栅顶部和侧壁，可以使浮栅与选择栅之间的距离缩小，从而可以进一步缩小存储单元的尺寸。
另外现有技术的工艺，选择栅是用第二多晶硅层形成的，因此在形成选择栅时，高压氧化层已经搁置了一段时间，容易被损坏，为了保证选择栅的氧化层不被损伤，在第二多晶硅层生长之前需要额外的工艺来重新制作高压氧化层；上述技术方案中，选择栅是用第一多晶硅层形成的，在形成高压氧化层后，接着就形成第一多晶硅层，然后进行刻蚀形成选择栅，由于间隔时间短，不用担心高压氧化层被损坏，因此不需要额外的工艺来重新制作高压氧化层，节省工艺步骤，提高制造效率，节省成本。
附图说明
图1～图4为现有技术的EEPROM的存储单元沿字线方向的制造方法流程的剖面结构示意图；
图5为本发明一个具体实施例的EEPROM的存储单元的制造方法的流程示意图；
图6～图14为本发明的具体实施例的EEPROM的存储单元的制造方法流程的剖面结构示意图；
图15为本发明一个具体实施例的EEPROM的存储单元的剖面图；
图16为图15所示的存储单元沿A-A的剖面结构示意图。
具体实施方式
本发明的EEPROM的存储单元，调整现有技术的制造EEPROM存储单元的工艺步骤，并使用变角度离子注入，控制栅仅覆盖浮栅顶部和侧壁，不覆盖浮栅两侧面的部分遂穿氧化层，这样可以缩小存储单元的尺寸，而且工艺步骤也没有大的改变，只是在现有技术的基础上进行调整，从而可以节省成本，提高效率，不必将原有的工艺搁置造成资源浪费。
本发明实施方式提供的EEPROM的存储单元制造方法，主要包括以下步骤：提供衬底；在所述衬底上形成氧化层；在所述氧化层上形成浮栅和选择栅；在所述浮栅顶部和侧壁依次形成栅间介质层和控制栅；进行变角度离子注入，在所述衬底内形成对应所述浮栅的轻掺杂源区和漏区，以及对应所述选择栅的轻掺杂源区和漏区，其中对应所述浮栅的轻掺杂漏区和对应所述选择栅的轻掺杂漏区有重叠部分。
下面结合实施例和附图对上述存储单元的制造方法做详细介绍，图5为本发明一个具体实施例的EEPROM的存储单元的制造方法的流程示意图；图6～图14为本发明的具体实施例的EEPROM的存储单元的制造方法流程的剖面结构示意图。
结合图5和图6，执行步骤s1，提供衬底200，并于该衬底200上表面形成氧化层210，其厚度为150埃-370埃；所述的衬底200可以为单晶硅，多晶硅，绝缘体上硅及其他的硅衬底。
结合图5和图7，执行步骤s2，形成高压(high voltage，HV)氧化层211和遂穿氧化层212，具体步骤包括：在形成所述的氧化层210后，利用遂穿窗口掩膜以及曝光显影工艺，将所述的氧化层210图案化，选择刻蚀图案化的氧化层210的部分厚度，形成图7中所示的结构，被选择刻蚀的部分形成遂穿氧化层212，未被刻蚀的部分形成高压氧化层211；其中所述高压氧化层211的厚度约为150埃-370埃，优选为270埃，所述遂穿氧化层212的厚度约为40埃～160埃，优选为100埃。
结合图5和图8、图9，执行步骤s3，形成浮栅221和选择栅222，具体步骤包括：如图8所示，在形成高压氧化层211和遂穿氧化层212后，在高压氧化层211和遂穿氧化层212的表面沉积第一多晶硅层220，厚度为1000埃-3000埃，优选为2000埃；之后，如图9所示，利用光刻工艺刻蚀形成浮栅221和选择栅222；浮栅221位于所述遂穿氧化层212上，选择栅222位于所述高压氧化层上。
结合图5和图10，执行步骤s4，形成对应浮栅221的轻掺杂源区和漏区：在形成浮栅221和选择栅222后，利用双漏扩散注入(double diffused drainimplantation)工艺对浮栅221下方的衬底200进行变角度离子注入，在衬底200内形成轻掺杂源区(或漏区)204和轻掺杂漏区(或源区)205。在该具体实施例中注入的离子为砷(As)离子，离子注入能量为30～40Kev(千电子伏特)，优选为40Kev，注入剂量为1012～1013/cm2，离子注入角度为30°～60°，在该具体实施例中形成的为N型轻掺杂源区和漏区；当然，在具体的应用中，可以根据实际应用情况，形成P型轻掺杂源区和漏区，注入离子为硼(B)离子。在其他的实施例中，在该工艺步骤中也可以同时形成对应选择栅的轻掺杂源区和漏区。
该工艺步骤在形成浮栅之后，使用的是变角度的离子注入，直接通过浮栅定义沟道的长度，而现有技术的工艺则是先进行离子注入，并通过该离子注入定义沟道的长度，为了保证浮栅与沟道有重叠的部分，浮栅沿剖面方向延伸的长度会做的较大，这就增加了存储单元的尺寸；本发明通过调整形成浮栅和轻掺杂离子注入的步骤，并将现有的垂直离子注入工艺改为变角度离子注入，直接通过浮栅定义沟道的长度，在形成浮栅的时候，不用将浮栅沿剖面延伸方向的长度做的比较长以避免出现浮栅和沟道没有重叠的缺陷，因此可以缩小储存单元的尺寸。
结合图5和图11、图12、图13，执行步骤s5，形成栅间介质层230和控制栅241，具体步骤包括：如图11所示，形成浮栅221和选择栅222后，在高压氧化层211、遂穿氧化层212、浮栅221和选择栅222的表面沉积介质层230′；然后如图12所示，在介质层230′的表面沉积第二多晶硅层240，厚度为1000埃～3000埃；之后利用光刻工艺，刻蚀去除部分介质层和第二多晶硅层，形成图13所示的结构，在浮栅221顶部和侧壁形成栅间介质层230以及控制栅241；其中，栅间介质层230可以为氧化物、氮化物、氮氧化物以及氧化物-氮化物-氧化物层(oxide-nitride-oxide，简称ONO)；在该具体实施例中选用氧化物-氮化物-氧化物层，每一层的厚度为100埃，即氧化物层厚为100埃，氮化物层厚为100埃，氧化物层厚为100埃。
结合图5和图14，执行步骤s6，形成选择栅222的轻掺杂源区206和漏区207，具体步骤包括：在形成控制栅241后，利用双漏扩散注入(doublediffused drain implantation)工艺对选择栅222下方的衬底200进行变角度离子注入，在衬底内轻掺杂源区(或漏区)206和漏区(或源区)207。在该具体实施例中注入的离子为砷离子，离子注入能量为60～80Kev，优选为70Kev，注入剂量为1012～1014/cm2，离子注入角度为30°～60°。在该具体实施例中形成N型轻掺杂源区206和漏区207，当然，在具体的应用中，可以根据实际应用情况，形成P型轻掺杂源区206和漏区207。
接下来的步骤包括对在衬底内形成重掺杂源区和重掺杂漏区，以及形成侧墙，这些步骤可以通过本领域的公知技术实现，在此不做赘述。
参考图15为上述方法所形成的本发明具体实施例的EEPROM的存储单元剖面图，图16为图15所示的存储单元沿A-A的剖面结构示意图。结合图15和图16，本发明的EEPROM的存储单元包括衬底200；高压氧化层211和遂穿氧化层212，形成于衬底200表面，其中，所述高压氧化层211的厚度为150埃～370埃，所述遂穿氧化层212的厚度为40埃～160埃；对应浮栅221的源区201和漏区201′(包括轻掺杂区和重掺杂区)，形成于浮栅221下方两侧的衬底200内；对应选择栅222的源区202和漏区202′(包括轻掺杂区和重掺杂区)，形成于选择栅222下方两侧的衬底200内；浮栅221，形成于所述遂穿氧化层212上；栅间介质层230，覆盖所述浮栅221表面，即形成于浮栅221的顶部和侧壁；控制栅241，覆盖栅间介质层230表面；选择栅222，形成于所述高压氧化层211上。本发明的EEPROM的存储单元，其控制栅241不包括位于浮栅侧面的遂穿氧化层上的部分，这样存储单元的尺寸由于少了这一部分的面积，因此浮栅和选择栅之间的距离可以相应的缩小，从而可以缩小存储单元的尺寸。
综上所述，上述技术方案通过调整形成浮栅和轻掺杂离子注入的步骤，并将现有的垂直离子注入工艺改为变角度离子注入，直接通过浮栅定义沟道的长度，在形成浮栅的时候，不用将浮栅沿剖面延伸方向的长度做的比较长以避免出现浮栅和沟道没有重叠的缺陷，因此可以缩小储存单元的尺寸；而且，控制栅仅覆盖浮栅顶部和侧壁，可以使浮栅管与选择栅之间的距离缩小，从而可以缩小存储单元的尺寸。
另外现有技术工艺中，选择栅是用第二多晶硅层形成的，因此在形成选择栅时，高压氧化层已经搁置了一段时间，容易被损坏，为了保证选择栅的氧化层不被损伤，在第二多晶硅层生长之前需要额外的工艺来重新制作高压氧化层；但是在发明中，选择栅是用第一多晶硅层形成的，在形成高压氧化层后，接着就形成第一多晶硅层，然后进行刻蚀形成选择栅，由于间隔时间短，不用担心高压氧化层被损坏，因此不需要额外的工艺来重新制作高压氧化层，节省工艺步骤，提高制造效率，节省成本。
以上所述仅为本发明的具体实施例，为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。

Claims (8)

1.一种EEPROM的存储单元的制造方法，其特征在于，包括步骤：
提供衬底，在所述衬底上形成氧化层；
在所述氧化层上形成分立的浮栅和选择栅；
在所述浮栅顶部和侧壁依次形成栅间介质层和控制栅；
进行变角度离子注入，在所述衬底内形成对应所述浮栅的轻掺杂源区和漏区，以及对应所述选择栅的轻掺杂源区和漏区。
2.如权利要求1所述的存储单元的制造方法，其特征在于，在所述氧化层上形成浮栅和选择栅包括：
在所述氧化层上形成第一多晶硅层，并且对该第一多晶硅层进行刻蚀形成浮栅和选择栅。
3.如权利要求2所述的存储单元的制造方法，其特征在于，所述离子注入包括第一次变角度离子注入和第二次变角度离子注入，其中第一次变角度离子注入形成对应所述浮栅的轻掺杂源区和漏区，第二次变角度离子注入形成对应选择栅的轻掺杂源区和漏区。
4.如权利要求3所述的存储单元的制造方法，其特征在于，所述形成栅间介质层和控制栅包括：
在所述浮栅、选择栅和衬底组成的表面上形成介质层；
在所述介质层上沉积第二多晶硅层，刻蚀该第二多晶硅层和所述介质层，形成所述的栅间介质层和控制栅。
5.如权利要求1~4任一项所述的存储单元的制造方法，其特征在于，所述变角度离子注入的角度范围为30°~60°。
6.如权利要求1~4任一项所述的存储单元的制造方法，其特征在于，所述氧化层包括高压氧化层和遂穿氧化层，所述浮栅形成于所述遂穿氧化层上，所述选择栅形成于所述高压氧化层上。
7.如权利要求3或4所述的存储单元的制造方法，其特征在于，所述第一次变角度离子注入的能量为30~40Kev，离子注入剂量为1011~1012/cm2。
8.如权利要求3或4所述的存储单元的制造方法，其特征在于，所述第二次变角度离子注入的能量为60Kev~80Kev，离子注入剂量为1012~1014/cm2。
CN200910199991XA 2009-12-04 2009-12-04 Eeprom的存储单元及其制造方法 Active CN102088000B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910199991XA CN102088000B (zh) 2009-12-04 2009-12-04 Eeprom的存储单元及其制造方法
US12/959,229 US8470669B2 (en) 2009-12-04 2010-12-02 System and method for EEPROM architecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910199991XA CN102088000B (zh) 2009-12-04 2009-12-04 Eeprom的存储单元及其制造方法

Publications (2)

Publication Number Publication Date
CN102088000A CN102088000A (zh) 2011-06-08
CN102088000B true CN102088000B (zh) 2013-03-27

Family

ID=44081185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910199991XA Active CN102088000B (zh) 2009-12-04 2009-12-04 Eeprom的存储单元及其制造方法

Country Status (2)

Country Link
US (1) US8470669B2 (zh)
CN (1) CN102088000B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088000B (zh) * 2009-12-04 2013-03-27 中芯国际集成电路制造(上海)有限公司 Eeprom的存储单元及其制造方法
CN103094284B (zh) * 2011-10-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 Eeprom存储器及其制作方法
US9025266B2 (en) * 2013-06-14 2015-05-05 Rohm Co., Ltd. Semiconductor integrated circuit device, magnetic disk storage device, and electronic apparatus
CN105789132B (zh) * 2014-12-16 2019-01-08 中芯国际集成电路制造(上海)有限公司 一种侧墙的形成方法
CN105845631A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种嵌入式闪存及其制备方法、电子装置
CN104681628A (zh) 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN106611796A (zh) * 2015-10-22 2017-05-03 中芯国际集成电路制造(北京)有限公司 P型mos闪存存储单元、存储器及其制备方法
US9972493B2 (en) * 2016-08-08 2018-05-15 Silicon Storage Technology, Inc. Method of forming low height split gate memory cells
CN106449387A (zh) * 2016-11-30 2017-02-22 上海华力微电子有限公司 一种通过结形貌改善闪存耐久性的方法
CN112563322A (zh) * 2020-12-01 2021-03-26 珠海博雅科技有限公司 场效应晶体管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066992A (en) * 1989-06-23 1991-11-19 Atmel Corporation Programmable and erasable MOS memory device
CN1115911A (zh) * 1994-04-11 1996-01-31 摩托罗拉公司 具有隔离晶体管的eeprom单元及其制造与操作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482881A (en) * 1995-03-14 1996-01-09 Advanced Micro Devices, Inc. Method of making flash EEPROM memory with reduced column leakage current
DE69630107D1 (de) * 1996-04-15 2003-10-30 St Microelectronics Srl Mit einem EEPROM integrierter FLASH-EPROM
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
US6518618B1 (en) * 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
TW461093B (en) * 2000-07-07 2001-10-21 United Microelectronics Corp Fabrication method for a high voltage electrical erasable programmable read only memory device
US6355524B1 (en) * 2000-08-15 2002-03-12 Mosel Vitelic, Inc. Nonvolatile memory structures and fabrication methods
US7154140B2 (en) * 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
KR100481856B1 (ko) * 2002-08-14 2005-04-11 삼성전자주식회사 이이피롬 및 마스크롬을 구비하는 반도체 장치 및 그 제조방법
KR100481871B1 (ko) * 2002-12-20 2005-04-11 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법
KR100564629B1 (ko) * 2004-07-06 2006-03-28 삼성전자주식회사 이이피롬 소자 및 그 제조 방법
KR100661225B1 (ko) 2005-12-26 2006-12-22 동부일렉트로닉스 주식회사 이이피롬 소자 제조 방법
JP4921848B2 (ja) * 2006-05-09 2012-04-25 株式会社東芝 半導体装置およびその製造方法
US8247861B2 (en) * 2007-07-18 2012-08-21 Infineon Technologies Ag Semiconductor device and method of making same
US20090242961A1 (en) * 2008-03-31 2009-10-01 Sanh Tang Recessed channel select gate for a memory device
CN102088000B (zh) * 2009-12-04 2013-03-27 中芯国际集成电路制造(上海)有限公司 Eeprom的存储单元及其制造方法
US8546214B2 (en) * 2010-04-22 2013-10-01 Sandisk Technologies Inc. P-type control gate in non-volatile storage and methods for forming same
US8278203B2 (en) * 2010-07-28 2012-10-02 Sandisk Technologies Inc. Metal control gate formation in non-volatile storage
US20120228691A1 (en) * 2011-03-08 2012-09-13 Mohan Dunga Pn floating gate non-volatile storage element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066992A (en) * 1989-06-23 1991-11-19 Atmel Corporation Programmable and erasable MOS memory device
CN1115911A (zh) * 1994-04-11 1996-01-31 摩托罗拉公司 具有隔离晶体管的eeprom单元及其制造与操作方法

Also Published As

Publication number Publication date
US20110133264A1 (en) 2011-06-09
CN102088000A (zh) 2011-06-08
US8470669B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
CN102088000B (zh) Eeprom的存储单元及其制造方法
US7315057B2 (en) Split gate non-volatile memory devices and methods of forming same
CN101154666B (zh) 半导体存储器件及其制造方法
US8546217B2 (en) Flash memory and method for forming the same
JP2006253685A (ja) スプリットゲート不揮発性メモリ装置及びそれの形成方法
US6372564B1 (en) Method of manufacturing V-shaped flash memory
WO2014172433A1 (en) Non-volatile memory cell with self aligned floating and erase gates, and method of making same
CN101393918B (zh) 双比特的sonos eeprom存储结构单元及其制备方法
US7563676B2 (en) NOR-type flash memory cell array and method for manufacturing the same
CN106449643A (zh) 非挥发性内存单元的制造方法
JP4845110B2 (ja) スプリットゲート型不揮発性メモリとその製造方法
JP4093965B2 (ja) メモリセルを製作する方法
US20010015920A1 (en) Flash eprom memory cell having increased capacitive coupling and method of manufacture thereof
US7741179B2 (en) Method of manufacturing flash semiconductor device
US20100171168A1 (en) Non-volatile memory device and method of manufacturing the same
US20070252190A1 (en) Nonvolatile memory device and method for manufacturing the same
CN101901810B (zh) 记忆体元件以及制造与操作记忆体元件的方法
JP2011134981A (ja) 不揮発性半導体記憶装置及びその製造方法
CN110277399B (zh) Sonos存储器及其制造方法
CN104637885A (zh) Flash器件源极多晶硅的形成方法
CN105118832A (zh) Sonos存储器及其制造方法
CN100563012C (zh) 使用反转位线的虚接地阵列结构及其制造方法
CN102034762A (zh) Nor型闪存的制作方法
CN103730424A (zh) 非挥发性存储器制造方法及其构造
CN109103191B (zh) 改善闪存单元擦除相关失效的工艺集成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121102

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant