CN112563322A - 场效应晶体管及其制造方法 - Google Patents
场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN112563322A CN112563322A CN202011399259.XA CN202011399259A CN112563322A CN 112563322 A CN112563322 A CN 112563322A CN 202011399259 A CN202011399259 A CN 202011399259A CN 112563322 A CN112563322 A CN 112563322A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate
- lateral dimension
- layer
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 12
- 238000007667 floating Methods 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
公开了一种场效应晶体管及其制造方法，包括：衬底；外延层，位于所述衬底上；栅极结构，位于所述外延层上，包括第一介质层，浮栅，第二介质层以及控制栅，所述第一介质层位于所述外延层上；源区和漏区，位于所述栅极结构两侧的所述外延层中，其中，所述栅极结构还包括侧栅，位于所述浮栅的两侧，所述侧栅与所述控制栅电连接，所述侧栅与所述浮栅之间存在第三介质层。本申请的场效应晶体管通过在浮栅的两侧增加多晶硅层的侧栅，同时由于侧栅与控制栅电连接，因而提高了场效应晶体管的耦合系数，提高了器件的良率和可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种场效应晶体管及其制造方法。
背景技术
非易失性存储器在当前的存储领域中占有及其重要的地位。在各类非易失性存储器中，基于浮栅晶体管的闪存技术，广泛应用于计算机及存储卡。图1示出了一种浮栅场效应晶体管100，该晶体管包括：衬底101，外延层102，源区103，漏区104和顶栅，顶栅包括浮栅106，控制栅108以及位于浮栅106和控制栅108之间的第二介质层107，浮栅106与外延层102之间也存在第一介质层105。但该场效应晶体管存在耦合系数低，控制能力差的问题。
发明内容
鉴于上述问题，本发明的目的在于提供一种场效应晶体管，通过在浮栅与控制栅之间，增加多晶硅层的侧栅，使得侧栅与控制栅电连接，从而提高场效应晶体管的耦合系数，提高控制能力。
根据本发明的一方面，提供一种场效应晶体管，包括：衬底；外延层，位于所述衬底上；栅极结构，位于所述外延层上，包括第一介质层，浮栅，第二介质层以及控制栅，所述第一介质层位于所述外延层上；源区和漏区，位于所述栅极结构两侧的所述外延层中，其中，所述栅极结构还包括侧栅，位于所述浮栅的两侧，所述侧栅与所述控制栅电连接，所述侧栅与所述浮栅之间存在第三介质层。
可选地，所述浮栅的横向尺寸小于所述控制栅的横向尺寸。
可选地，所述浮栅的横向尺寸和所述第三介质层的横向尺寸之和小于等于所述控制栅的横向尺寸。
可选地，所述侧栅的横向尺寸，浮栅的横向尺寸和所述第三介质层的横向尺寸之和小于等于所述控制栅的横向尺寸。
可选地，所述控制栅的横向尺寸小于所述第一介质层的横向尺寸。
可选地，所述浮栅的横向尺寸和所述第三介质层的横向尺寸之和大于等于所述控制栅的横向尺寸。
可选地，所述侧栅的横向尺寸，浮栅的横向尺寸和所述第三介质层的横向尺寸之和小于等于所述第一介质层的横向尺寸。
可选地，所属控制栅的横向尺寸与所述侧栅的横向尺寸之和小于等于第一介质层的横向尺寸。
可选地，所述侧栅的纵向厚度大于等于所述浮栅的纵向厚度和所述第二介质层的纵向厚度之和。
可选地，还包括：侧墙，所述侧墙位于所述栅极结构的两侧。
可选地，所述第二介质层为氧化层-氮化层-氧化层的叠层结构。
可选地，所述侧栅为多晶硅层。
可选地，所述侧栅的横向尺寸为5nm-20nm。
根据本发明的另一方面，提供一种场效应晶体管的制造方法，包括：在所述衬底上形成外延层；在所述外延层上形成栅极导体，所述栅极导体包括第一介质层，浮栅，第二介质层以及控制栅，所述第一介质层位于所述外延层上；在所述栅极导体两侧的所述外延层中形成源区和漏区；蚀刻所述浮栅的侧壁，使所述浮栅的横向尺寸达到预定尺寸；在所述浮栅侧壁的表面形成第三介质层；在所述第三介质层的表面形成侧栅，其中，所述侧栅与所述控制栅电连接。
可选地，所述浮栅的预定尺寸大于等于所述源区和所述漏区之间的横向尺寸，小于所述控制栅的横向尺寸。
可选地，在蚀刻所述浮栅的侧壁和在所述浮栅侧壁的表面形成第三介质层的步骤之间，还包括：蚀刻所述第二介质层的侧壁。
可选地，所述侧栅的横向尺寸和所述控制栅的横向尺寸之和小于等于所述第一介质层的横向尺寸。
可选地，所述第三介质层的横向尺寸和所述浮栅的横向尺寸之和小于等于所述控制栅的横向尺寸。
可选地，所述侧栅的横向尺寸，所述第三介质层的横向尺寸和所述浮栅的横向尺寸之和小于等于所述控制栅的横向尺寸。
可选地，在所述第三介质层的表面形成侧栅的步骤之后，还包括：在栅极结构的两侧形成侧墙，所述栅极结构包括第一介质层，浮栅、第二介质层，控制栅，第三介质层以及侧栅。
可选地，所述第二介质层为氧化层-氮化层-氧化层的叠层结构。
可选地，所述侧栅为多晶硅层。
可选地，所述侧栅的横向尺寸为5nm-20nm。
本发明提供的场效应晶体管，在浮栅的两侧增加了侧栅，侧栅与控制栅电连接，由于侧栅与控制栅一起包围了浮栅，因此该场效应晶体管的耦合系数更小，控制能力更强，进而提高了器件的良率和可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了现有技术的场效应晶体管；
图2示出了本发明第一实施例的场效应晶体管的立体图；
图3a至图3f示出了本发明第一实施例的场效应晶体管的制造方法的各阶段截面图；
图4示出了本发明第二实施例的场效应晶体管的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图2示出了本发明实施例的场效应晶体管的立体图。
参考图2，场效应晶体管200包括衬底201，位于衬底201上的外延层202，位于外延层202中的源区203和漏区204，以及位于外延层202上的栅极结构。其中，栅极结构包括位于外延层202上的第一介质层205，位于第一介质层205上的浮栅206，位于浮栅206上的第二介质层207，位于第二介质层207上的控制栅208，以及位于浮栅206的侧壁上的第三介质层211和侧栅212。
在该实施例中，第三介质层211位于侧栅212与浮栅206之间，浮栅206的横向尺寸小于控制栅208的横向尺寸，侧栅212的侧壁表面与控制栅208的侧壁表面平齐，且侧栅212与控制栅208连接。第一介质层205，第二介质层207以及第三介质层211包围浮栅206，将浮栅206与外延层202，侧栅212以及控制栅208隔开。
在栅极结构的两侧，即侧栅212的侧壁表面以及控制栅208的侧壁表面，还形成有侧墙210。源区203和漏区204分别位于栅极结构两侧的外延层202中。
在该场效应晶体管中，侧栅212与控制栅208连接，且侧栅212和控制栅208包围浮栅206，侧栅212的存在，提高了控制栅208的控制能力，降低了耦合系数，进而提高了器件的良率和可靠性。
图3a至图3f示出了本发明实施例的场效应晶体管的制造方法的各阶段截面图，该截面图例如为沿图2中虚线AA所示的方向的截面图。
参考图3a，在已经形成源区203和漏区204的外延层202上形成栅极导体。
在该步骤中，包括在衬底201的表面形成外延层202，在外延层202中形成源区203和漏区204，以及在外延层202的表面上形成栅极导体，其中，栅极导体包括位于外延层202上的第一介质层205，位于第一介质层205上的浮栅206，位于浮栅206上的第二介质层207以及位于第二介质层207上的控制栅208。第一介质层205和第二介质层207可以采用MOCVD(金属有机物化学气相沉积)、PECVD(等离子体化学气象沉积)、ALCVD(原子层化学气相沉积)、溅射、电子束蒸发等常规工艺形成。
沟道层位于源区203和漏区204之间，例如由图3a中的箭头所示。
在该实施例中，第一介质层205例如为氧化物层，第二介质层207例如为氧化物-氮化物-氧化物多层堆叠的叠层结构，其中，氧化物和氮化物的材料包括氧化硅、氮化硅、氮氧化硅、氧氮化硅、HfSiO、HfO2、ZrO2、Al2O3、TiO2或其他高介电常数的绝缘材料。在其他实施例中，第一介质层205也可以是氧化物-氮化物-氧化物多层堆叠的叠层结构。
在该实施例中，衬底201的例如为硅衬底或者锗衬底。外延层202的材料例如为多晶硅。源区203和漏区204通过离子注入和退火形成。浮栅206的材料例如为多晶硅、钨或者氮化钛中的任一种。控制栅208可以为多晶硅栅或金属栅中的任意一种。
在该实施例中，外延层202的掺杂类型为第一种掺杂类型；源区203和漏区204的掺杂类型为第二种掺杂类型；第一种掺杂类型和第二种掺杂类型为相反的掺杂类型，比如，第一种掺杂类型为P型，则第二种掺杂类型为N型，或者，相应的，第一种掺杂类型为N型，则第二种掺杂类型为P型。
进一步地，经由栅极导体的侧壁对浮栅206和第二介质层207的侧壁进行蚀刻，如图3b所示。
在该步骤中，采用湿法蚀刻工艺对浮栅206和第二介质层207的侧壁进行蚀刻，使得浮栅206和第二介质层207的横向尺寸小于控制栅208的横向尺寸。蚀刻时，蚀刻溶液采用对浮栅206和第二介质层207的蚀刻选择比大，而对其他半导体层蚀刻选择比小的蚀刻液，将半导体结构浸入蚀刻液中，经由浮栅206和第二介质层207的侧壁对浮栅206和第二介质层207进行蚀刻。在该步骤中，通过控制蚀刻时间，使得蚀刻在浮栅206的横向尺寸减小到预定尺寸时停止。
蚀刻完成后的浮栅206的横向尺寸应该不小于沟道层的横向尺寸。浮栅206可以捕捉电子并存储，且由于浮栅206与外界没有电连接，电子不会流失，因此可以改变器件的阈值电压。浮栅206中的电子在器件断电后会影响浮栅206底部的外延层表面的电子，即沟道层中的电子。
在该实施例中，由于浮栅206和第二介质层207的侧壁被蚀刻，使得浮栅206和第二介质层207的横向尺寸减小，因此在第一介质层205的上表面和控制栅208的下表面的靠近侧壁之间，形成凹槽，该凹槽暴露控制栅208的部分下表面和第一介质层205的部分上表面。
进一步地，在第一介质层205和控制栅208之间的凹槽中形成第三介质层211，如图3c所示。
在该步骤中，采用化学气相沉积(CVD)或物理气相沉积(PVD)工艺在第一介质层205和控制栅208之间的凹槽中形成第三介质层211。第三介质层211的横向尺寸低于第一介质层205和控制栅208之间的凹槽的横向宽度，即第三介质层211的横向尺寸与浮栅206的横向尺寸的和小于控制栅208的横向尺寸，因此第三介质层211的侧壁表面位于控制栅208的下方。
在该实施例中，第三介质层211的材料例如为氧化硅、氮化硅、氮氧化硅、氧氮化硅、HfSiO、HfO2、ZrO2、Al2O3、TiO2或其他高介电常数的绝缘材料中的任意一种或几种的组合。
进一步地，在半导体结构的表面形成多晶硅层209，并回蚀刻多晶硅层209，形成侧栅212，如图3d和图3e所示。
在该步骤中，采用化学气相沉积工艺(CVD)或物理气相沉积工艺(PVD)等在半导体结构的表面形成多晶硅层209，多晶硅层209与第三介质层211接触，且填充第一介质层205与控制栅208之间的凹槽。
进一步地，采用干法蚀刻工艺对多晶硅层209进行回蚀刻。回蚀刻时，还可可以采用其他各向异性蚀刻，例如采用干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀等。在该实施例中，例如可以通过控制蚀刻时间，使得位于控制栅208表面、第一介质层205侧壁表面以及外延层202表面的多晶硅层209被去除，仅留下与第三介质层211的侧壁表面接触，且位于控制栅208下表面和第一介质层205上表面之间的凹槽中的侧栅212。
在该实施例中，侧栅212的横向尺寸为5nm-20nm。控制栅208的横向尺寸等于侧栅212的横向尺寸，第三介质层211的横向尺寸以及浮栅206的横向尺寸三者之和。
在该实施例中，第一介质层205，浮栅206，第二介质层207，控制栅208，第三介质层211以及侧栅212共同组成栅极结构。
进一步地，在栅极结构的两侧面形成侧墙210，如图3f所示。
在该步骤中，采用化学气相沉积、光刻和干法蚀刻的方法在栅极结构两侧的表面上形成侧墙210。侧墙材料例如为SiN等绝缘材料。在其他实施例中，沉积工艺还可以采用电子束蒸发、原子层沉积、溅射等。侧墙210用于保护栅极结构。
图4示出了本发明第二实施例的场效应晶体管的截面图。与第一实施例的场效应晶体管200相比，第二实施例的场效应晶体管300的不同之处在于栅极结构有所不同。此处仅对第二实施例与第一实施例的不同之处进行描述，相同之处不再赘述。
参考图4，场效应晶体管300的栅极结构位于外延层302上，栅极结构两侧的外延层302中形成有源区303和漏区304，外延层302位于衬底301上。其中，栅极结构包括位于外延层302上的第一介质层305，位于第一介质层305上的浮栅306，位于浮栅306上的第二介质层307，位于第二介质层307上的控制栅308，位于浮栅306和第二介质层307侧壁表面的第三介质层311以及位于控制栅308和第三介质层311侧壁表面的侧栅212。
其中，浮栅306和第二介质层307的横向尺寸小于控制栅308的横向尺寸；浮栅306的横向尺寸与第三介质层311的横向尺寸之和小于等于控制栅308的横向尺寸；控制栅308的横向尺寸小于第一介质层305的横向尺寸；控制栅308的横向尺寸与侧栅212的横向尺寸之和小于第一介质层305的横向尺寸。
本申请的场效应晶体管，与现有技术的场效应晶体管相比，增加了侧栅，该侧栅不仅与控制栅连接，并且与控制栅一起包围了浮栅的上表面和侧表面，因而本申请的场效应晶体管的增强了栅极结构的控制能力，降低了耦合系数，从而提高了器件的良率和可靠性。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (23)
1.一种场效应晶体管，包括：
衬底；
外延层，位于所述衬底上；
栅极结构，位于所述外延层上，包括第一介质层，浮栅，第二介质层以及控制栅，所述第一介质层位于所述外延层上；
源区和漏区，位于所述栅极结构两侧的所述外延层中，
其中，所述栅极结构还包括侧栅，位于所述浮栅的两侧，所述侧栅与所述控制栅电连接，所述侧栅与所述浮栅之间存在第三介质层。
2.根据权利要求1所述的场效应晶体管，其中，所述浮栅的横向尺寸小于所述控制栅的横向尺寸。
3.根据权利要求2所述的场效应晶体管，其中，所述浮栅的横向尺寸和所述第三介质层的横向尺寸之和小于等于所述控制栅的横向尺寸。
4.根据权利要求3所述的场效应晶体管，其中，所述侧栅的横向尺寸，浮栅的横向尺寸和所述第三介质层的横向尺寸之和小于等于所述控制栅的横向尺寸。
5.根据权利要求2所述的场效应晶体管，其中，所述控制栅的横向尺寸小于所述第一介质层的横向尺寸。
6.根据权利要求5所述的场效应晶体管，其中，所述浮栅的横向尺寸和所述第三介质层的横向尺寸之和大于等于所述控制栅的横向尺寸。
7.根据权利要求6所述的场效应晶体管，其中，所述侧栅的横向尺寸，浮栅的横向尺寸和所述第三介质层的横向尺寸之和小于等于所述第一介质层的横向尺寸。
8.根据权利要求5所述的场效应晶体管，其中，所属控制栅的横向尺寸与所述侧栅的横向尺寸之和小于等于第一介质层的横向尺寸。
9.根据权利要求4或8所述的场效应晶体管，其中，所述侧栅的纵向厚度大于等于所述浮栅的纵向厚度和所述第二介质层的纵向厚度之和。
10.根据权利要求1所述的场效应晶体管，其中，还包括：
侧墙，所述侧墙位于所述栅极结构的两侧。
11.根据权利要求1所述的场效应晶体管，其中，所述第二介质层为氧化层-氮化层-氧化层的叠层结构。
12.根据权利要求1所述的场效应晶体管，其中，所述侧栅为多晶硅层。
13.根据权利要求1所述的场效应晶体管，其中，所述侧栅的横向尺寸为5nm-20nm。
14.一种场效应晶体管的制造方法，包括：
在所述衬底上形成外延层；
在所述外延层上形成栅极导体，所述栅极导体包括第一介质层，浮栅，第二介质层以及控制栅，所述第一介质层位于所述外延层上；
在所述栅极导体两侧的所述外延层中形成源区和漏区；
蚀刻所述浮栅的侧壁，使所述浮栅的横向尺寸达到预定尺寸；
在所述浮栅侧壁的表面形成第三介质层；
在所述第三介质层的表面形成侧栅，
其中，所述侧栅与所述控制栅电连接。
15.根据权利要求14所述的制造方法，其中，所述浮栅的预定尺寸大于等于所述源区和所述漏区之间的横向尺寸，小于所述控制栅的横向尺寸。
16.根据权利要求14所述的制造方法，其中，在蚀刻所述浮栅的侧壁和在所述浮栅侧壁的表面形成第三介质层的步骤之间，还包括：
蚀刻所述第二介质层的侧壁。
17.根据权利要求15所述的制造方法，其中，所述侧栅的横向尺寸和所述控制栅的横向尺寸之和小于等于所述第一介质层的横向尺寸。
18.根据权利要求17所述的制造方法，其中，所述第三介质层的横向尺寸和所述浮栅的横向尺寸之和小于等于所述控制栅的横向尺寸。
19.根据权利要求14所述的制造方法，其中，所述侧栅的横向尺寸，所述第三介质层的横向尺寸和所述浮栅的横向尺寸之和小于等于所述控制栅的横向尺寸。
20.根据权利要求14所述的制造方法，其中，在所述第三介质层的表面形成侧栅的步骤之后，还包括：
在栅极结构的两侧形成侧墙，所述栅极结构包括第一介质层，浮栅、第二介质层，控制栅，第三介质层以及侧栅。
21.根据权利要求14所述的制造方法，其中，所述第二介质层为氧化层-氮化层-氧化层的叠层结构。
22.根据权利要求14所述的制造方法，其中，所述侧栅为多晶硅层。
23.根据权利要求22所述的制造方法，其中，所述侧栅的横向尺寸为5nm-20nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011399259.XA CN112563322A (zh) | 2020-12-01 | 2020-12-01 | 场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011399259.XA CN112563322A (zh) | 2020-12-01 | 2020-12-01 | 场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112563322A true CN112563322A (zh) | 2021-03-26 |
Family
ID=75047792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011399259.XA Pending CN112563322A (zh) | 2020-12-01 | 2020-12-01 | 场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112563322A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH665918A5 (en) * | 1985-04-22 | 1988-06-15 | Centre Suisse D'electronique Et De Microtechnique S.A. | Electrically erasable and programmable non-volatile memory cell |
| JPH10125812A (ja) * | 1996-10-24 | 1998-05-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20030054611A1 (en) * | 2001-09-19 | 2003-03-20 | Masayoshi Kanaya | Method of fabricating a split-gate semiconductor device |
| CN1591879A (zh) * | 2003-08-29 | 2005-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种电可擦除可编程只读存储器及其制造方法 |
| CN101388363A (zh) * | 2007-09-13 | 2009-03-18 | 南亚科技股份有限公司 | 非挥发性存储器及其制作方法 |
| CN102088000A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | Eeprom的存储单元及其制造方法 |
| US20120074482A1 (en) * | 2010-09-23 | 2012-03-29 | Globalfoundries Singapore Pte. Ltd. | Eeprom cell |
| CN104882447A (zh) * | 2015-05-27 | 2015-09-02 | 上海集成电路研发中心有限公司 | 一种漏区嵌入反型层的半浮栅器件及制造方法 |
| CN104916639A (zh) * | 2014-03-13 | 2015-09-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半浮栅存储器结构及其制作方法 |
-
2020
- 2020-12-01 CN CN202011399259.XA patent/CN112563322A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH665918A5 (en) * | 1985-04-22 | 1988-06-15 | Centre Suisse D'electronique Et De Microtechnique S.A. | Electrically erasable and programmable non-volatile memory cell |
| JPH10125812A (ja) * | 1996-10-24 | 1998-05-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20030054611A1 (en) * | 2001-09-19 | 2003-03-20 | Masayoshi Kanaya | Method of fabricating a split-gate semiconductor device |
| CN1591879A (zh) * | 2003-08-29 | 2005-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种电可擦除可编程只读存储器及其制造方法 |
| CN101388363A (zh) * | 2007-09-13 | 2009-03-18 | 南亚科技股份有限公司 | 非挥发性存储器及其制作方法 |
| CN102088000A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | Eeprom的存储单元及其制造方法 |
| US20120074482A1 (en) * | 2010-09-23 | 2012-03-29 | Globalfoundries Singapore Pte. Ltd. | Eeprom cell |
| CN104916639A (zh) * | 2014-03-13 | 2015-09-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半浮栅存储器结构及其制作方法 |
| CN104882447A (zh) * | 2015-05-27 | 2015-09-02 | 上海集成电路研发中心有限公司 | 一种漏区嵌入反型层的半浮栅器件及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10566331B1 (en) | Semiconductor devices | |
| US11393838B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10644011B1 (en) | Non-volatile memory | |
| US8816424B2 (en) | Nonvolatile memory device | |
| US7655522B2 (en) | Metal oxide semiconductor (MOS) transistor having a recessed gate electrode and methods of fabricating the same | |
| US8101477B1 (en) | Method for making semiconductor device | |
| US7341912B2 (en) | Split gate flash memory device having self-aligned control gate and method of manufacturing the same | |
| KR101731202B1 (ko) | 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법 | |
| JP5806439B2 (ja) | メモリセルおよびその製造方法 | |
| JP5116963B2 (ja) | フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子 | |
| US20110057247A1 (en) | FIN-FET Non-Volatile Memory Cell, And An Array And Method Of Manufacturing | |
| KR102282224B1 (ko) | 하이-k 퍼스트 기술의 임베디드 강유전성 메모리 | |
| CN102315224B (zh) | 使用FinFET的非易失性存储器件及其制造方法 | |
| US11183510B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| KR100714473B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| EP3087605B1 (en) | Memory structure with self-aligned floating and control gates and associated methods | |
| US9985039B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20220085040A1 (en) | Nonvolatile memory device | |
| TW202018917A (zh) | 非揮發性記憶體及其製造方法 | |
| CN112563322A (zh) | 场效应晶体管及其制造方法 | |
| JP7439135B2 (ja) | ３次元メモリデバイスおよびその製造方法 | |
| US10714479B2 (en) | One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof | |
| JP2009059987A (ja) | 半導体装置およびその製造方法 | |
| KR20060062554A (ko) | 요철구조 활성영역을 갖는 비휘발성메모리소자 및 그제조방법 | |
| US20190181269A1 (en) | Split-gate flash memory cell and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 519080 unit a1106-1107, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province Applicant after: Zhuhai Boya Technology Co.,Ltd. Address before: 519080 unit a1106-1107, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province Applicant before: ZHUHAI BOYA TECHNOLOGY Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210326 |