CN1591879A - 一种电可擦除可编程只读存储器及其制造方法 - Google Patents
一种电可擦除可编程只读存储器及其制造方法 Download PDFInfo
- Publication number
- CN1591879A CN1591879A CN03150637.2A CN03150637A CN1591879A CN 1591879 A CN1591879 A CN 1591879A CN 03150637 A CN03150637 A CN 03150637A CN 1591879 A CN1591879 A CN 1591879A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- oxide
- layer
- memory
- utmost point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000007667 floating Methods 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 54
- 238000005516 engineering process Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- 230000001413 cellular effect Effects 0.000 description 8
- 238000010276 construction Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种电可擦除可编程只读存储器，包括：硅衬底；形成在所述硅衬底上的第一氧化层和其厚度大于第一氧化层的第二氧化层；形成在所述第一氧化层上的多晶硅浮栅极；覆盖在所述多晶硅浮栅极上的氧化物/氮化物/氧化物介电层；形成在所述介电层上、完全覆盖所述浮栅极的多晶硅控制栅极；以及形成在所述第二氧化层上的多晶硅选择栅极。本发明还提供了一种制造电可擦除可编程只读存储器的方法。由于器件中不含隧道氧化物窗口，所以简化了制造工艺，而且可以在减小器件尺寸的情况下，保持高栅极耦合比率。
Description
技术领域
本发明一般地涉及一种电可擦除可编程只读存储器(EEPROM)及其制造方法，更具体地，涉及一种具有简化的单元结构和更小的单元尺寸的电可擦除可编程只读存储器及其制造方法。
背景技术
电可擦除可编程只读存储器(EEPROM)是一种应用广泛的半导体存储器件，它既有随机存取存储器(RAM)在联机操作中可读可写的特性，又具有非易失性只读存储器(ROM)在掉电后仍能保存所有存储数据的优点。它的最大优点是可直接用电信号擦除，也可用电信号写入。
EEPROM单元通常由一个选择晶体管和一个存储晶体管组成。其中存储晶体管包括由浮栅极和控制栅极构成的叠层栅极结构，浮栅极用来存储电子，而控制栅极用来控制信息的存取。漏区与源区形成在衬底中，分别位于叠层栅极结构的两侧。在控制栅极和浮栅极之间具有一个介电层。在浮栅极与漏区交叠的部分具有一层非常薄的隧道氧化层。EEPROM是利用隧道效应来实现信息的写入和擦除的。
图1A-1L表示EEPROM的传统制造工艺流程。首先利用硅的局部氧化工艺(LOCOS)或浅沟槽隔离工艺(STI)在P型硅衬底100上形成场氧化物103，从而定义出几个隔离区域：低压外围电路区110、高压外围电路区120和存储区130。
建立隔离区之后，在硅衬底100上沉积一层牺牲氧化层105。然后涂覆一层光刻胶106并对其进行图形曝光、显影并进行离子注入，所注入的离子为As或P，形成两个n型区域131。接着，去除光刻胶和牺牲氧化层，并沉积厚栅极氧化物层132。
然后进行隧道氧化物的开窗操作。在栅极氧化物层105上涂覆一层光刻胶107，利用掩模进行图形曝光、显影，从而形成一个开口135，把隧道氧化物窗口预留位置处的栅极氧化物暴露出来，准备进行湿法刻蚀。
然后进行湿法刻蚀。将开口135底部的栅极氧化物腐蚀掉暴露出硅衬底，形成隧道氧化物窗口134。在窗口区134沉积隧道氧化物薄层136。
接下来，沉积第一多晶硅层137并进行光刻、腐蚀，形成选择栅极141、浮栅极142和高压栅极121。然后沉积氧化物/氮化物/氧化物(ONO)结构层138并刻蚀形成覆盖在浮栅极142上面的介电层138a。沉积低压区氧化物。再沉积第二多晶硅层并进行光刻、腐蚀，形成控制栅极143和低压栅极111。
最后再经过n+或p+离子注入、层间电介质的沉积和平面化等后续处理工艺，完成EEPROM的制造过程。
图3示出了用传统工艺制造的EEPROM单元结构的平面图，其中用与图1中相同的附图标记指代器件中相同的部分。从图1和图3中可以看出，浮栅极142下方有一个隧道氧化物窗口区134，而控制栅极143完全覆盖在浮栅极142上以保持较高的栅极耦合比。
EEPROM的传统制造工艺存在一个缺点：即，在该制造工艺中有一个在浮栅极下方形成隧道氧化物窗口的操作。在所述窗口处沉积了一层很薄的隧道氧化物，而其它位置处为厚氧化层。为了形成这个隧道氧化物窗口，需要在制造工艺中增加光刻、腐蚀等多个步骤，从而导致了EEPROM制造工艺复杂。此外，由于在形成所述隧道氧化物窗口过程中的工艺极限的限制，导致器件单元尺寸较大，制约了器件的进一步微型化。另外，在传统工艺中，先用第一多晶硅层形成选择栅极和浮栅极，然后再用第二多晶硅层形成覆盖浮栅极的控制栅极。由于光对准的限制，即，必须在第一多晶硅层构成的选择栅极与第二多晶硅层构成的控制栅极之间保留足够的空间，定义第二多晶硅层的难度较大。由于存在这些缺陷，需要对传统的EEPROM制造工艺及其单元结构进行改进。
发明内容
本发明的目的是解决上述问题，提供一种改进的电可擦除可编程只读存储器单元及其制造方法，以便简化制造工艺，缩小器件单元尺寸，同时仍然保持较高的栅极耦合比。
为此，本发明提供了一种电可擦除可编程只读存储器，包括：硅衬底；形成在所述硅衬底上的第一氧化层和其厚度大于第一氧化层的第二氧化层；形成在所述第一氧化层上的多晶硅浮栅极；覆盖在所述多晶硅浮栅极上的氧化物/氮化物/氧化物介电层；形成在所述介电层上、完全覆盖所述浮栅极的多晶硅控制栅极；以及形成在所述第二氧化层上的多晶硅选择栅极。
相应地，本发明还提供了一种制造电可擦除可编程只读存储器的方法，包括步骤：提供硅衬底；在所述硅衬底上形成第一氧化层；在所述第一氧化层上沉积第一多晶硅层，并对其进行光刻和腐蚀，以形成浮栅极；以所述浮栅极作为掩模进行离子注入，以在所述第一氧化层下面、浮栅极两侧形成源区和漏区；沉积氧化物/氮化物/氧化物层，并对其进行光刻和腐蚀以形成覆盖浮栅极的介电层；在未被所述氧化物/氮化物/氧化物介电层覆盖的硅衬底表面区域形成厚度大于第一氧化层的第二氧化层；沉积第二多晶硅层，并进行光刻和腐蚀以形成位于所述第二氧化层上的选择栅极和位于所述介电层上、完全覆盖所述浮栅极的控制栅极。
其中的硅衬底可以是p型硅衬底也可以是n型硅衬底。其中用作隧道氧化层的第一氧化层的厚度为60～100A。其中形成隧道氧化物的方法为沉积(化学气相沉积或物理气相沉积)或热氧化。离子注入步骤使用的离子是As或P。
电可擦除可编程只读存储器的制造方法还应包括一些预处理和后续处理工序。预处理如n阱、p阱的形成，隔离区的建立，后续处理如层间电介质的沉积和平坦化等。这些处理工艺都是本领域技术人员公知的技术，本发明对这些处理工艺并不进行改进，所以不再赘述这些处理工艺的具体操作。
根据本发明所公开的技术方案，由于单元中不含隧道氧化物窗口，省去了开窗所需要的光刻、湿法腐蚀等步骤，简化了EEPROM的单元结构和制造过程。另一方面，由于在本发明的不包含隧道氧化物窗口的单元结构中，控制栅极仍然完全覆盖在浮栅极上面，二者仍然保持了较大的重叠面积，所以可以在减小器件尺寸的情况下，保持较高的栅极耦合比率。
另外，在根据本发明的EEPROM制造工艺中，在形成浮栅极之后立刻进行离子注入形成源区和漏区，这样就可以利用浮栅极作为离子注入的掩蔽层，因此所形成的源区和漏区相对于浮栅极具有自对准效应，具有良好的电性能。
另外，本发明中使用第二多晶硅层形成选择栅极，而不是象传统工艺中使用第一多晶硅层，这样简化了第二多晶硅层图案的定义。
附图说明
图1是传统的EEPROM制造工艺流程中各步骤的横截面图。
图2是本发明的EEPROM制造工艺流程中各步骤的横截面图。
图3是根据传统工艺制造的EEPROM单元结构的示意性平面图。
图4是根据本发明的工艺制造的EEPROM单元结构的示意性平面图。
具体实施方式
通过下面结合附图对本发明优选实施例的详细描述，本发明的上述特征和优点将会变得很明显。
图2A-2H示出根据本发明优选实施例的EEPROM单元的制造工艺流程中各步骤的示意性横截面图。需要说明的是，对于一些与现有技术中相同的预处理步骤，图中未加以描绘。例如，首先需要利用光刻胶图案作为掩模进行离子注入以在硅衬底上形成n阱、p阱，以及利用前面所述的LOCOS或STI工艺形成场氧化层，限定出低压外围电路区、高压外围电路区和存储单元阵列区域。以及通过离子注入调整高压区N沟道元件和P沟道元件的阈值电压VT。这些预处理步骤是本领域技术人员公知的技术，本发明对这些处理工艺并不进行改进，所以不再详细叙述这些处理工艺的具体操作。
为了更突出本发明所作出的改进，附图中仅示出了位于存储区的一个EEPROM单元的结构，而略去了低压外围电路区和高压外围电路区的显示。如图2A所示，首先通过热氧化或化学气相沉积(CVD)工艺在P型硅衬底200的表面上沉积一层厚度例如为60～150A的薄氧化层201，其将被用作EEPROM存储单元的隧道氧化层。然后通过例如CVD工艺在薄氧化层201上沉积第一多晶硅层，其厚度例如为500～4000A。并经光刻、腐蚀等工艺对该第一多晶硅层进行定义，以形成浮栅极202，如图2B所示。
接着，进行自对准离子注入。在器件表面上涂覆一层光刻胶(未示出)并对其进行图案化，以露出将要进行离子注入的区域。然后以该图案化的光刻胶作为掩模进行离子注入，所注入的离子为n型物质如As或P，其剂量一般为1E13～5E15/cm2，从而在薄氧化层201下方、多晶硅浮栅极202两侧形成漏区203a和源区203b，如图2C所示。由于该离子注入步骤是在形成浮栅极202后立即进行的，所形成的漏区203a和源区203b相对于浮栅极202来说具有自对准的效果。
然后利用CVD进行氧化物/氮化物/氧化物(ONO)结构层的沉积，并利用光刻胶作为掩模(未示出)对该ONO结构层进行腐蚀，形成覆盖在浮栅极202上面的介电层204。
接着，如图2E所示，通过例如热氧化或CVD工艺在未被ONO介电层204覆盖的区域形成一层厚度例如为100～500A的高压氧化层205，其将作为用于EEPROM存储单元中的选择晶体管的栅极氧化层。然后再通过CVD工艺在器件表面沉积厚度例如为500～4000A的第二多晶硅层，并经光刻、腐蚀等步骤对该第二多晶硅层进行定义，以形成控制栅极207和选择栅极206。
然后利用传统的浅掺杂漏极处理(LDD)工艺，以及层间电介质的沉积、平面化等工艺，即可以得到本发明的电可擦除可编程只读存储器单元。需要说明的是，为简明起见，上面的描述集中于EEPROM存储单元的形成过程，而省略了对高压、低压器件的形成过程的描述。最后形成的存储单元结构的横截面如图2H所示，图4示出了其平面图。可以看出，单元中不含隧道氧化物窗口。在浮栅极202下面，由漏区203a和源区203b限定的整个沟道区208利用厚度均匀的同一隧道氧化物层201。而且，与现有工艺中不同的是，选择栅极206是与控制栅极207一起由第二多晶硅层构成的，因而降低了定义第二二多晶硅层的复杂性。另一方面，在根据本发明制造的单元中，控制栅极207仍然完全覆盖在浮栅极202上，在简化单元结构的同时保持了较高的栅极耦合比。
以上描述了本发明的优选实施例。尽管在特定实施例中描述了本发明，本发明也可以本领域技术人员熟知的其它替代方式来实现，并可以应用在集成电路的制造中。以上所述实施例，仅是为了说明本发明的原理与要点，而并非是为了限制本发明的范围。本领域的技术人员在不违背本发明的技术原理与精神的范围内，对实施例进行的各种修改均在本发明的保护范围之内。
Claims (8)
1.一种电可擦除可编程只读存储器，包括：
硅衬底；
形成在所述硅衬底上的第一氧化层和其厚度大于第一氧化层的第二氧化层；
形成在所述第一氧化层上的多晶硅浮栅极；
覆盖在所述多晶硅浮栅极上的氧化物/氮化物/氧化物介电层；
形成在所述介电层上、完全覆盖所述浮栅极的多晶硅控制栅极；以及
形成在所述第二氧化层上的多晶硅选择栅极。
2.如权利要求1所述的电可擦除可编程只读存储器，其特征在于所述第一氧化层的厚度为60～150A。
3.如权利要求2所述的电可擦除可编程只读存储器，其特征在于所述第二氧化层的厚度为100～500A。
4.如权利要求1至3中任一项所述的电可擦除可编程只读存储器，其特征在于所述选择栅极与所述控制栅极由同一多晶硅层构成。
5.一种制造电可擦除可编程只读存储器的方法，包括以下步骤：
提供硅衬底；
在所述硅衬底上形成第一氧化层；
在所述第一氧化层上沉积第一多晶硅层，并对其进行光刻和腐蚀，以形成浮栅极；
以所述浮栅极作为掩模进行离子注入，以在所述第一氧化层下面、浮栅极两侧形成源区和漏区；
沉积氧化物/氮化物/氧化物层，并对其进行光刻和腐蚀以形成覆盖浮栅极的介电层；
在未被所述氧化物/氮化物/氧化物介电层覆盖的硅衬底表面区域形成厚度大于第一氧化层的第二氧化层；
沉积第二多晶硅层，并进行光刻和腐蚀以形成位于所述第二氧化层上的选择栅极和位于所述介电层上、完全覆盖所述浮栅极的控制栅极。
6.如权利要求5所述的电可擦除可编程只读存储器的制造方法，其中所述第一氧化层的厚度为60～150A。
7.如权利要求6所述的电可擦除可编程只读存储器的制造方法，其中所述第二氧化层的厚度为100～500A。
8.如权利要求5至7中任一项所述的电可擦除可编程只读存储器的制造方法，其中形成所述第一氧化层和第二氧化层的方法为化学气相沉积或热氧化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031506372A CN1328794C (zh) | 2003-08-29 | 2003-08-29 | 一种电可擦除可编程只读存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031506372A CN1328794C (zh) | 2003-08-29 | 2003-08-29 | 一种电可擦除可编程只读存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1591879A true CN1591879A (zh) | 2005-03-09 |
| CN1328794C CN1328794C (zh) | 2007-07-25 |
Family
ID=34597618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031506372A Expired - Lifetime CN1328794C (zh) | 2003-08-29 | 2003-08-29 | 一种电可擦除可编程只读存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1328794C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170064B (zh) * | 2006-10-23 | 2010-05-12 | 上海华虹Nec电子有限公司 | 闪存工艺高压栅氧和隧穿氧化层形成方法 |
| CN102044545A (zh) * | 2009-10-20 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅快闪存储器及其制造方法 |
| CN101944511B (zh) * | 2009-07-09 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 存储单元区制作的方法 |
| CN105870067A (zh) * | 2015-01-22 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | P沟道快闪存储器的制作方法 |
| CN112563322A (zh) * | 2020-12-01 | 2021-03-26 | 珠海博雅科技有限公司 | 场效应晶体管及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066992A (en) * | 1989-06-23 | 1991-11-19 | Atmel Corporation | Programmable and erasable MOS memory device |
| JPH04217373A (ja) * | 1990-12-18 | 1992-08-07 | Sharp Corp | 不揮発性記憶装置およびその製造方法 |
| US5912842A (en) * | 1995-11-14 | 1999-06-15 | Programmable Microelectronics Corp. | Nonvolatile PMOS two transistor memory cell and array |
| US5867425A (en) * | 1997-04-11 | 1999-02-02 | Wong; Ting-Wah | Nonvolatile memory capable of using substrate hot electron injection |
| US6159800A (en) * | 1997-04-11 | 2000-12-12 | Programmable Silicon Solutions | Method of forming a memory cell |
| JP3332152B2 (ja) * | 1998-02-18 | 2002-10-07 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| CN1208836C (zh) * | 2001-04-11 | 2005-06-29 | 华邦电子股份有限公司 | 电可擦可编程的内存装置及其制造方法 |
-
2003
- 2003-08-29 CN CNB031506372A patent/CN1328794C/zh not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170064B (zh) * | 2006-10-23 | 2010-05-12 | 上海华虹Nec电子有限公司 | 闪存工艺高压栅氧和隧穿氧化层形成方法 |
| CN101944511B (zh) * | 2009-07-09 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 存储单元区制作的方法 |
| CN102044545A (zh) * | 2009-10-20 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅快闪存储器及其制造方法 |
| CN102044545B (zh) * | 2009-10-20 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | 分立栅快闪存储器及其制造方法 |
| CN105870067A (zh) * | 2015-01-22 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | P沟道快闪存储器的制作方法 |
| CN105870067B (zh) * | 2015-01-22 | 2019-07-16 | 中芯国际集成电路制造(上海)有限公司 | P沟道快闪存储器的制作方法 |
| CN112563322A (zh) * | 2020-12-01 | 2021-03-26 | 珠海博雅科技有限公司 | 场效应晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1328794C (zh) | 2007-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7462906B2 (en) | Flash memory process with high voltage LDMOS embedded | |
| US5070032A (en) | Method of making dense flash eeprom semiconductor memory structures | |
| JPH04229654A (ja) | 無接点フローティングゲートメモリアレイを製造する方法 | |
| US5977601A (en) | Method for etching memory gate stack using thin resist layer | |
| US6818511B2 (en) | Non-volatile memory device to protect floating gate from charge loss and method for fabricating the same | |
| US5933729A (en) | Reduction of ONO fence during self-aligned etch to eliminate poly stringers | |
| US6713332B2 (en) | Non-volatile memory device with enlarged trapping layer | |
| KR100771808B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 | |
| CN101051623A (zh) | 同时制造自对准接触窗和局部内连线的方法 | |
| US6624027B1 (en) | Ultra small thin windows in floating gate transistors defined by lost nitride spacers | |
| US6258669B1 (en) | Methods and arrangements for improved formation of control and floating gates in non-volatile memory semiconductor devices | |
| US6001688A (en) | Method of eliminating poly stringer in a memory device | |
| US6784483B2 (en) | Method for preventing hole and electron movement in NROM devices | |
| US6034395A (en) | Semiconductor device having a reduced height floating gate | |
| CN1328794C (zh) | 一种电可擦除可编程只读存储器的制造方法 | |
| US20020187609A1 (en) | Non-volatile memory devices and methods of fabricating the same | |
| CN1591835A (zh) | 一种电可擦除可编程只读存储器单元的制造方法 | |
| CN1212468A (zh) | 自对准漏接触p沟mos快速存储器及其制造工艺 | |
| US6716698B1 (en) | Virtual ground silicide bit line process for floating gate flash memory | |
| US6458659B1 (en) | Method of fabricating non-volatile memory devices integrated in a semiconductor substrate and organized into memory matrices | |
| US6274433B1 (en) | Methods and arrangements for forming a floating gate in non-volatile memory semiconductor devices | |
| CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
| KR100536799B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7772639B2 (en) | Charge-trap nonvolatile memory devices | |
| KR950006232B1 (ko) | 플래쉬 이이피롬 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111202 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111202 Address after: 201203 No. 18 Zhangjiang Road, Shanghai Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp. Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Address before: 201203 No. 18 Zhangjiang Road, Shanghai Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070725 |