KR100771808B1 - Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 - Google Patents
Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 Download PDFInfo
- Publication number
- KR100771808B1 KR100771808B1 KR1020060063134A KR20060063134A KR100771808B1 KR 100771808 B1 KR100771808 B1 KR 100771808B1 KR 1020060063134 A KR1020060063134 A KR 1020060063134A KR 20060063134 A KR20060063134 A KR 20060063134A KR 100771808 B1 KR100771808 B1 KR 100771808B1
- Authority
- KR
- South Korea
- Prior art keywords
- blocking
- oxide film
- flash memory
- film
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 32
- 230000000903 blocking effect Effects 0.000 claims abstract description 66
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- -1 Silicon Oxide Nitride Chemical class 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000015654 memory Effects 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 2
- 229910019899 RuO Inorganic materials 0.000 claims description 2
- 229910002367 SrTiO Inorganic materials 0.000 claims description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Abstract
본 발명은 SONOS 구조를 갖는 플래시 메모리 소자 및 그것의 제조 방법에 관한 것으로, SONOS 구조의 질화막과 블러킹 산화막 사이에 전도체 층을 형성하여, 게이트에 전압을 인가한 경우 전도체 층이 전압분배를 하도록 하여 블러킹 산화막의 EOT(Equivalent Oxide Thickness)와 질화막 과 터널 산화막의 EOT 조절에 의해 원하는 수준의 전압을 블러킹 산화막과 질화막 및 터널 산화막에 각각 인가되도록 하여 셀의 소거 속도를 개선하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법을 개시한다.
SONOS, 블러킹 게이트, 전압 분배
Description
도 1은 종래 기술에 따른 SONOS 구조를 갖는 플래시 메모리 소자을 나타내는 소자의 단면도이다.
도 2 내지 도 7은 본 발명의 일실시 예에 따른 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 8은 본 발명의 일실시 예에 따른 소자에 형성되는 전기장을 설명하기 위한 개념도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 터널 산화막
102 : 질화막 103 : 블러킹 게이트
104 : 블러킹 산화막 105 : 캡핑 폴리막
106 : 폴리실리콘막 107 : 금속 전극
108 : 하드마스크
본 발명은 SONOS 구조를 갖는 플래시 메모리 소자 및 그것의 제조 방법에 관한 것으로, 특히 셀의 소거 스피드를 개선시키는 SONOS 구조를 갖는 플래시 메모리 소자 및 그것의 제조 방법에 관한 것이다.
현재, 공정기술 측면에서 비휘발성 반도체 메모리 기술(Nonvolatile Semiconductor Memories; NVSM)은 크게 플로팅 게이트(Floating Gate) 계열과 두 종류 이상의 유전막이 2중, 혹은 3중으로 적층된 MIS(Metal Insulator Semiconductor) 계열로 구분된다.
플로팅 게이트 계열은 전위 우물(Potential Well)을 이용하여 기억 특성을 구현하며, 현재 플래시 EEPROM(Electrically Erasable Programmable Read Only Memory)으로 가장 널리 응용되고 있는 ETOX(EPROM Tunnel Oxide) 구조가 대표적이다. 반면에, MIS 계열은 유전막 벌크, 유전막-유전막 계면 및 유전막-반도체 계면에 존재하는 트랩(trap)을 이용하여 기억 기능을 수행한다. 현재 플래시 EEPROM으로 주로 응용되고 있는 MONOS/SONOS(Metal/Polysilicon Oxide Nitride Oxide Semiconductor) 구조가 대표적인 예이다.
SONOS와 일반적인 플래시(Flash) 메모리의 차이점은 구조적인 측면에서, 일반적인 플래시 메모리에서는 플로팅 게이트(Floating gate)를 적용하여 이곳에 전하를 저장하는 반면, SONOS에서는 질화막에 전하를 저장시키게 된다. 일반적인 플래시 메모리에서는 플로팅 게이트로 폴리실리콘을 사용하기 때문에 만약 이곳에 한 개의 결함(Defect)이라도 존재한다면 전하의 리텐션 타임(Retention time)이 현저하게 떨어지는 반면, SONOS에서는 상술한 바와 같이 폴리실리콘 대신 질화막을 적용하기 때문에 공정상 결함에 그 민감성이 상대적으로 작아지게 되는 이점이 있다.
또한, 플래시 메모리에서 플로팅 게이트 하부에 약 70Å 이상의 두께를 갖는 터널 산화막(Tunnel oxide)을 적용하기 때문에 저전압 동작(Low voltage operation) 및 고속(High speed) 동작을 구현하는데 한계가 있다. 하지만, SONOS는 질화막 하부에 다이렉트 터널링 산화막(Direct tunneling oxide)을 적용하기 때문에 저전압, 저파워(Low power) 및 고속 동작의 메모리 소자의 구현이 가능하게 한다.
이하, 도 1을 참고하여 종래의 SONOS 구조의 플래시 메모리 소자에 대해 설명하면 다음과 같다.
도 1을 참조하면, 반도체 기판(10) 상에 터널 산화막(11), 질화막(12), 블러킹 산화막(13), 폴리 실리콘막(14), 게이트용 전극(15)를 순차적으로 형성한 다음에 식각 공정을 통하여 워드라인 패턴을 형성한다. SONOS 구조의 플래시 메모리 소자은 절연막인 블러킹 산화막(13)과 전하를 저장하는 질화막(12), 터널 산화막(11)의 복합막 전체에 동일한 전기장이 형성되어 절연막 각각에 서로 다른 전기장을 가할 수 없게 된다. 이경우, 질화막(12)에 저장된 전하를 소거하기 위하여 게이트용 전극(15)에 전압을 인가하면 질화막(12)에 저장된 전하가 터널 산화막(11)을 통하여 FN 터널링(Fowler-Nordheim tunneling) 전류에 의해 반도체 기판(10) 쪽으로 이동하여 소거된다. 그러나 질화막(12) 상부의 블러킹 산화막(13)에도 동일 전기장이 인가되므로, 블러킹 산화막(13)을 통하여 게이트용 전극(15)으로부터 질화막(12) 쪽으로 전하가 이동하여 다시 프로그램되어 소거 속도가 느려지게 된다. 이러한 소거 동작시 게이트용 전극(15)으로부터 전하 주입을 방지하기 위하여 게이트용 전극(15)에 일함수가 큰 물질을 사용하기도 하나 소거 속도를 개선하는 데는 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 SONOS 구조의 질화막과 블러킹 산화막 사이에 전도체 층을 형성하여, 게이트에 전압을 인가한 경우 전도체 층이 전압분배를 하도록 하여 블러킹 산화막의 EOT(Equivalent Oxide Thickness)와 질화막 과 터널 산화막의 EOT 조절에 의해 원하는 수준의 전압을 블러킹 산화막과 질화막 및 터널 산화막에 각각 인가되도록 하여 셀의 소거 속도를 개선하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 SONOS 구조를 갖는 플래시 메모리 소자는 반도체 기판상에 형성된 터널 산화막과, 상기 터널 산화막 상에 형성된 질화막과, 상기 질화막 상에 형성된 블러킹 게이트과, 상기 블러킹 게이트 상에 형성된 블러킹 산화막, 및 상기 블러킹 산화막 상에 형성된 게이트 전극을 포함한다.
본 발명의 일실시 예에 따른 ONOS 구조를 갖는 플래시 메모리 소자의 제조 방법은 반도체 기판상에 터널 산화막 및 질화막을 형성하는 단계와, 상기 질화막 상부에 블러킹 게이트를 형성하는 단계, 및 상기 블러킹 게이트 상부에 블러킹 산화막 및 게이트 전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2 내지 도 7은 본 발명의 일실시 예에 따른 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2를 참조하면, 반도체 기판(100) 상에 터널 산화막(101) 및 질화막(102)을 순차적으로 형성한다. 터널 산화막(101)은 SiO2로, 질화막(102)은 Si3N4로 형성하며 각각 2~500Å의 두께로 형성하는 것이 바람직하다. 터널 산화막(101)은 습식 산화 방식 또는 레디컬 산화 방식으로 형성하는 것이 바람직하다. 질화막(102)은 ALD, PE-ALD, 또는 CVD 증착 기법을 사용하여 형성하며, 이후 RTA 공정을 진행하는 것이 바람직하다.
도 3을 참조하면, 질화막(102)을 포함하는 전체 구조 상에 블러킹 게이트(103) 및 블러킹 산화막(104)을 순차적으로 형성한다. 블러킹 게이트(103)는 폴리실리콘막 및 도전막으로 구성할 수 있으며, 블러킹 산화막(104)은 SiO2로 형성하 는 것이 바람직하다. 블러킹 산화막(104)은 고유전율을 갖는 산화막으로 형성할 수 있다. 예를 들어, AL2O3, HfO2, ZrO3, AL2O3,-HfO2 혼합체, SrTiO3, La2O3, (Ba,Sr)TiO3 를 사용하는 것이 바람직하다. 블러킹 산화막(104)은 레디컬 산화 방식을 이용하여 ALD, PE-ALD, 또는 CVD 증착 기법으로 형성하며, 이후 RTA 공정을 진행하는 것이 바람직하다. 블러킹 산화막(104)은 200~1000℃ 온도에서 10~500Å의 두께로 증착하는 것이 바람직하다. 그 후, 증착 온도보다 높은 온도에서 열처리 공징을 진행한다. 상기 열처리 공정은 산화 가스를 이용하여 승온 속도를 0~100℃/sec로 실시하는 것이 바람직하다. 블러킹 산화막(104) 대신 SiN 질화막을 사용할 수도 있다.
도 4를 참조하면, 블러킹 산화막(104)을 포함하는 전체 구조 상에 마스크용 캡핑 폴리막(105)을 형성한다.
도 5를 참조하면, 캡핑 폴리막(105) 상에 콘택 마스크(106)를 형성하고, 콘택 마스크(106)를 이용하는 식각 공정을 실시하여 드레인 및 소스 선택 트렌지스터가 형성될 영역의 일부분에 블러킹 게이트(103)가 노출되는 콘택홀을 형성한다. 여기서, 블러킹 게이트를 노출시키는 콘택홀은 블러킹 게이트의 소정영역을 노출하거나 혹은 소스 및 선택 트랜지스터 영역전체를 노출시킬 수 있다. 콘택 마스크(106)는 질화막, 산화막, 비정질 카본, 포토 레지스트를 사용하여 형성할 수 있다.
도 6을 참조하면, 콘택 마스크(106)를 제거한 후, 콘택홀이 완전히 매립되도록 폴리 실리콘막(106)을 형성한다. 그 후, 폴리 실리콘막(106)을 포함하는 전체 구조 상에 금속 전극(107) 및 하드마스크(108)을 형성한다. 금속 전극(107)은 텅스 텐, 텡스텐 실리사이드, 텅스텐 질화막, Ru, Ir, RuO2, IrO2, Pt등을 사용하는 것이 바람직하다. 하드마스크(108)은 질화막 또는 산화막을 사용하거나, 질화막 형성전에 산화막을 삽입하여 형성할 수 있다. 소스 및 드레인 선택 트랜지스터 게이트가 형성되는 영역은 콘택에 의하여 전압이 블러킹 게이트(103)로 연결되므로 부유층의 두께를 감소시킬 수 있다.
도 7을 참조하면, 식각 공정을 진행하여 하드마스크(108), 금속 전극(107), 폴리 실리콘막(106), 캡핑 폴리막(105), 블러킹 산화막(104), 블러킹 게이트(103), 질화막(102), 및 터널 산화막(101)을 순차적으로 부분 식각하여 메모리 셀의 게이트 패턴과 드레인 및 소스 트랜지스터의 게이트 패턴을 형성한다.
도 8은 본 발명의 일실시 예에 따른 소자에 형성되는 전기장을 설명하기 위한 개념도이다.
도 8을 참조하면, 메모리 셀의 게이트에 게이트 전압(Vg)이인가되면 블러킹 산화막(104)의 캐패시턴스와, 터널 산화막(101)과 질화막(102)의 캐패시턴스 비율에 따라서 전압이 분배된다. 이를 수식으로 나타내면 다음과 같다.
E3 = V3/T3
= C*V/[C3*T3]
(두께)T=T1(터널 산화막) + T2(질화막) + T3(블러킹산화막)
1/C = (1/C1 + 1/C2 + 1/ C3)
:C1(터널 산화막 cap), C2(질화막 cap) ,C3(블러킹 산화막 cap)
따라서, 종래에서는 적층되는 물질의 유전율에 의해서만 전기장이 결정되던 것이 유절율 외에 적층막의 캐패시턴스를 조절함으로써 전기장을 조절할 수 있다. 이로 인하여 게이트에 인가되는 전압(Vg)을 블러킹 게이트(103)에 의해 분배되게 하여 블러킹 산화막(104)에는 상대적으로 작은 전압이 인가되게 하고, 질화막(102)과 터널 산화막에는 상대적으로 큰 전압이 인가되게 하여 소거 특성을 개선할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명의 일실시 예에 따르면, SONOS 구조의 질화막과 블러킹 산화막 사이에 전도체 층을 형성하여, 게이트에 전압을 인가한 경우 전도체 층이 전압분배를 하도록 하여 블러킹 산화막의 EOT(Equivalent Oxide Thickness)와 질화막 과 터널 산화막의 EOT 조절에 의해 원하는 수준의 전압을 블러킹 산화막과 질화막 및 터널 산화막에 각각 인가되도록 하여 셀의 소거 속도를 개선할 수 있다.
Claims (18)
- 반도체 기판상에 형성된 터널 산화막;상기 터널 산화막 상에 형성된 질화막;상기 질화막 상에 형성된 블러킹 게이트;상기 블러킹 게이트 상에 형성된 블러킹 산화막; 및상기 블러킹 산화막 상에 형성된 게이트 전극을 포함하는 SONOS 구조를 갖는 플래시 메모리 소자.
- 제 1항에 있어서,상기 게이트 전극은 상기 블러킹 산화막의 내부를 수직 통과하여 상기 블러킹 게이트에 연결되는 소스 및 드레인 선택 트랜지스터를 포함하는 SONOS 구조를 갖는 플래시 메모리 소자
- 제 1 항에 있어서, 상기 블러킹 게이트는 폴리실리콘막 및 금속을 포함하는 도전막인 SONOS 구조를 갖는 플래시 메모리 소자.
- 반도체 기판상에 터널 산화막 및 질화막을 형성하는 단계;상기 질화막 상부에 블러킹 게이트를 형성하는 단계; 및상기 블러킹 게이트 상부에 블러킹 산화막 및 게이트 전극을 형성하는 단계를 포함하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 4항에 있어서,상기 블러킹 산화막을 형성한 후, 소스 및 선택트랜지스터가 형성될 영역의 상기 블러킹 산화막의 소정영역을 식각하여 상기 블러킹 게이트를 노출시키는 콘택홀을 형성하는 단계를 더 포함하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조방법.
- 제 4 항에 있어서,상기 터널 산화막, 질화막, 블러킹 게이트, 블러킹 산화막은 각각 2~500Å의 두께로 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 터널 산화막은 습식 산화 방식 또는 레디컬 산화 방식으로 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 질화막은 ALD, PE-ALD, 또는 CVD 증착 기법을 사용하여 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 블러킹 게이트는 폴리실리콘막으로 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 블러킹 산화막은 고유전율을 갖는 산화막으로 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 9 항에 있어서,상기 고유전율을 갖는 산화막은 AL2O3, HfO2, ZrO3, AL2O3,-HfO2 혼합체, SrTiO3, La2O3, (Ba,Sr)TiO3 인 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 블러킹 산화막은 ALD, PE-ALD, 또는 CVD 증착 기법으로 형성한 후, RTA 공정을 추가로 진행하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 12 항에 있어서,상기 블러킹 산화막은 증착 온도를 200~1000℃ 온도에서 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 13 항에 있어서,상기 블러킹 산화막은 상기 증착 온도보다 높은 온도에서 상기 RTA 공정을 진행하며, 이때 승온 속도를 0~100℃/sec 로 실시하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 블러킹 산화막 대신 SiN 질화막을 사용하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 5 항에 있어서,상기 콘택홀 형성 공정은 식각 마스크를 이용한 식각 공정으로 형성하며, 상기 식각 마스크는 질화막, 산화막, 비정질 카본, 또는 포토 레지스트를 사용하여 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 게이트 전극은 폴리실리콘 혹은 폴리실리콘 상에 금속층을 적층하여 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
- 제 17 항에 있어서,상기 금속층은 텅스텐, 텡스텐 실리사이드, 텅스텐 질화막, Ru, Ir, RuO2, IrO2, Pt를 사용하여 형성하는 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060063134A KR100771808B1 (ko) | 2006-07-05 | 2006-07-05 | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 |
| US11/681,641 US7602711B2 (en) | 2005-03-08 | 2007-03-02 | Method and system for resource reservation in customer request mode in next generation network, and an RM-PDF thereof |
| US11/683,718 US7566618B2 (en) | 2006-07-05 | 2007-03-08 | Non-volatile memory device having SONOS structure and manufacturing method thereof |
| JP2007062781A JP2008016814A (ja) | 2006-07-05 | 2007-03-13 | 不揮発性メモリ素子及びその製造方法 |
| CNB2007100869750A CN100547809C (zh) | 2006-07-05 | 2007-03-27 | 具有sonos结构的非易失性存储器及其制造方法 |
| US12/489,785 US8044454B2 (en) | 2006-07-05 | 2009-06-23 | Non-volatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060063134A KR100771808B1 (ko) | 2006-07-05 | 2006-07-05 | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100771808B1 true KR100771808B1 (ko) | 2007-10-30 |
Family
ID=38816419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060063134A KR100771808B1 (ko) | 2005-03-08 | 2006-07-05 | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7566618B2 (ko) |
| JP (1) | JP2008016814A (ko) |
| KR (1) | KR100771808B1 (ko) |
| CN (1) | CN100547809C (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101017506B1 (ko) * | 2007-05-03 | 2011-02-25 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 이의 제조 방법 |
| US7955960B2 (en) | 2007-03-22 | 2011-06-07 | Hynix Semiconductor Inc. | Nonvolatile memory device and method of fabricating the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100578669C (zh) * | 2008-01-28 | 2010-01-06 | 南京航空航天大学 | 一种非易失存储器 |
| JP2010067854A (ja) * | 2008-09-11 | 2010-03-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US8994096B2 (en) * | 2008-10-23 | 2015-03-31 | Nxp B.V. | Multi-transistor memory cell with an enhancement junction field effect transistor (JFET) as the access gate transistor |
| JP4917085B2 (ja) | 2008-12-15 | 2012-04-18 | 東京エレクトロン株式会社 | 半導体装置 |
| KR101036744B1 (ko) * | 2009-01-29 | 2011-05-24 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
| KR101146872B1 (ko) * | 2009-05-21 | 2012-05-17 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자의 제조 방법 |
| KR20130023994A (ko) * | 2011-08-30 | 2013-03-08 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조방법 |
| KR102275051B1 (ko) * | 2014-01-21 | 2021-07-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040232478A1 (en) | 2003-05-20 | 2004-11-25 | Ju-Hyung Kim | SONOS memory device having nano-sized trap elements |
| KR20050066550A (ko) * | 2003-12-26 | 2005-06-30 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 및 그 제조 방법 |
| KR20060011478A (ko) * | 2004-07-30 | 2006-02-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US20060131633A1 (en) | 2004-12-21 | 2006-06-22 | Micron Technology, Inc. | Integrated two device non-volatile memory |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| US5338954A (en) * | 1991-10-31 | 1994-08-16 | Rohm Co., Ltd. | Semiconductor memory device having an insulating film and a trap film joined in a channel region |
| JPH11289021A (ja) * | 1998-04-02 | 1999-10-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびにマイクロコンピュータ |
| DE69936654T2 (de) * | 1999-12-09 | 2007-11-22 | Hitachi Europe Ltd., Maidenhead | Speicheranordnung |
| JP4151229B2 (ja) * | 2000-10-26 | 2008-09-17 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6509282B1 (en) * | 2001-11-26 | 2003-01-21 | Advanced Micro Devices, Inc. | Silicon-starved PECVD method for metal gate electrode dielectric spacer |
| JP4040534B2 (ja) * | 2003-06-04 | 2008-01-30 | 株式会社東芝 | 半導体記憶装置 |
| EP1487013A3 (en) | 2003-06-10 | 2006-07-19 | Samsung Electronics Co., Ltd. | SONOS memory device and method of manufacturing the same |
| KR20050006655A (ko) | 2003-07-09 | 2005-01-17 | 삼성전자주식회사 | 웨이퍼 지지구조가 개선된 반도체 제조설비 |
| KR20050011577A (ko) | 2003-07-23 | 2005-01-29 | 매그나칩 반도체 유한회사 | 게이트 차단을 위한 테스트 패턴의 설계 방법 |
| KR100594266B1 (ko) | 2004-03-17 | 2006-06-30 | 삼성전자주식회사 | 소노스 타입 메모리 소자 |
| KR20050116976A (ko) * | 2004-06-09 | 2005-12-14 | 동부아남반도체 주식회사 | 플래시 메모리 소자 및 이의 프로그래밍/소거 방법 |
| KR100643567B1 (ko) | 2004-06-30 | 2006-11-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법 |
| KR100816755B1 (ko) * | 2006-10-19 | 2008-03-25 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 제조방법 |
-
2006
- 2006-07-05 KR KR1020060063134A patent/KR100771808B1/ko not_active IP Right Cessation
-
2007
- 2007-03-08 US US11/683,718 patent/US7566618B2/en not_active Expired - Fee Related
- 2007-03-13 JP JP2007062781A patent/JP2008016814A/ja active Pending
- 2007-03-27 CN CNB2007100869750A patent/CN100547809C/zh not_active Expired - Fee Related
-
2009
- 2009-06-23 US US12/489,785 patent/US8044454B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040232478A1 (en) | 2003-05-20 | 2004-11-25 | Ju-Hyung Kim | SONOS memory device having nano-sized trap elements |
| KR20050066550A (ko) * | 2003-12-26 | 2005-06-30 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 및 그 제조 방법 |
| KR20060011478A (ko) * | 2004-07-30 | 2006-02-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US20060131633A1 (en) | 2004-12-21 | 2006-06-22 | Micron Technology, Inc. | Integrated two device non-volatile memory |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7955960B2 (en) | 2007-03-22 | 2011-06-07 | Hynix Semiconductor Inc. | Nonvolatile memory device and method of fabricating the same |
| KR101017506B1 (ko) * | 2007-05-03 | 2011-02-25 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101101925A (zh) | 2008-01-09 |
| US8044454B2 (en) | 2011-10-25 |
| CN100547809C (zh) | 2009-10-07 |
| US20080006873A1 (en) | 2008-01-10 |
| US7566618B2 (en) | 2009-07-28 |
| JP2008016814A (ja) | 2008-01-24 |
| US20090261404A1 (en) | 2009-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100771808B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 | |
| JP5466421B2 (ja) | ポリ間電荷トラップ構造体を有する浮遊ゲートメモリ素子 | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US7169668B2 (en) | Method of manufacturing a split-gate flash memory device | |
| KR100812933B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법 | |
| JP2004522312A (ja) | Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 | |
| US20050090059A1 (en) | Method for manufacturing a non-volatile memory device | |
| KR100819003B1 (ko) | 비휘발성 메모리 소자 제조 방법 | |
| US20090096010A1 (en) | Nonvolatile memory device and fabrication method thereof | |
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| US20090179256A1 (en) | Memory having separated charge trap spacers and method of forming the same | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100604189B1 (ko) | 단일 분리게이트 구조의 메모리 소자 및 그제조방법 | |
| KR100885797B1 (ko) | 비휘발성 메모리 및 그의 소자의 제조 방법 | |
| JP2009147135A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100695423B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100509809B1 (ko) | Ｓｏｎｏｓ 구조의 비휘발성 메모리의 제조 방법 | |
| KR101008222B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100771553B1 (ko) | 전하트랩층을 갖는 매몰형 불휘발성 메모리소자 및 그제조방법 | |
| KR20080001272A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100562742B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR19980053682A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR101305727B1 (ko) | ＥＴＯＸ 셀을 갖는 ＳｏＣ 소자 제조 방법 | |
| KR20030056614A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |