JP4917085B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4917085B2 JP4917085B2 JP2008318606A JP2008318606A JP4917085B2 JP 4917085 B2 JP4917085 B2 JP 4917085B2 JP 2008318606 A JP2008318606 A JP 2008318606A JP 2008318606 A JP2008318606 A JP 2008318606A JP 4917085 B2 JP4917085 B2 JP 4917085B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- semiconductor device
- crystalline
- amorphous film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 43
- 230000000903 blocking effect Effects 0.000 claims description 35
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 21
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 6
- 150000002602 lanthanoids Chemical class 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 237
- 239000007789 gas Substances 0.000 description 47
- 235000012431 wafers Nutrition 0.000 description 16
- 230000014759 maintenance of location Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000010453 quartz Substances 0.000 description 9
- 239000006185 dispersion Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000005001 laminate film Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000005192 partition Methods 0.000 description 6
- 239000002994 raw material Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000010926 purge Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005524 hole trap Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 101710195802 Nitric oxide synthase oxygenase Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 229910000311 lanthanide oxide Inorganic materials 0.000 description 1
- 239000011553 magnetic fluid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、半導体装置に関する。
従来から、半導体装置に係る技術分野においては、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する所謂チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ）が知られている。
このようなチャージトラップ型の不揮発性メモリデバイスとしては、ＳＯＮＯＳ構造（ポリシリコン膜、ＳｉＯ2（アモルファス）膜、ＳｉＮ膜、ＳｉＯ2膜、シリコン基板の積層構造）、ＳＡＮＯＳ構造（ポリシリコン膜、Ａｌ2Ｏ3（結晶質）膜、ＳｉＮ膜、ＳｉＯ2膜、シリコン基板の積層構造）、ＴＡＮＯＳ構造（ＴａＮ膜、Ａｌ2Ｏ3（結晶質）膜、ＴａＮ膜、ＳｉＯ2膜、シリコン基板の積層構造）、ＭＡＮＯＳ構造（金属膜、Ａｌ2Ｏ3（結晶質）膜、ＴａＮ膜、ＳｉＯ2膜、シリコン基板の積層構造）等の構造を有するものが知られている。
上記のように、従来のチャージトラップ型の不揮発性メモリデバイスでは、ブロッキング酸化膜として、ＳｉＯ2（アモルファス）膜、Ａｌ2Ｏ3（結晶質）膜、又は、高誘電率膜（ＨｆＯ2膜（結晶質）等）が使用されている（例えば、特許文献１、特許文献２、特許文献３参照。）。
２００６−２０３２００号公報
２００８−１６８１４号公報
２００８−３４８１４号公報
上記のように、ブロッキング酸化膜として、ＳｉＯ2（アモルファス）膜を使用した場合、シリコン基板側から電荷トラップ膜にホールを注入してデータの消去を行う際に、ゲート電極側から電子による書き込みが起こり、消去側のウィンドウ特性が悪化するという課題があった。
一方、ブロッキング酸化膜として、Ａｌ2Ｏ3（結晶質）膜、又は高誘電率膜（ＨｆＯ2膜（結晶質）等）を使用した場合、結晶化することによって膜中にホールトラップが形成されるため、消去側のウィンドウ特性は改善される。しかしながら、結晶化することによって膜中にリークパスが形成されるため、電荷トラップ膜からの電子のリークが発生し、リテンション特性が悪化するという課題があった。
本発明は、上記従来の事情に対処してなされたもので、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置を提供しようとするものである。
請求項１の半導体装置は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有し、前記ブロッキング酸化膜が、前記チャージトラップ膜側に設けられた結晶質膜と、前記ゲート電極側に設けられたアモルファス膜とを具備し、前記チャージトラップ膜がＳｉＮから構成される半導体装置であって、前記ブロッキング酸化膜が、前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、前記第１アモルファス膜を加熱して結晶質膜とする加熱工程と、前記結晶質膜の上層に第２アモルファス膜を形成する第２アモルファス膜形成工程とによって形成され、前記第１アモルファス膜形成工程と前記加熱工程と前記第２アモルファス膜形成工程とを、複数の前記シリコン基板を、円筒状の処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置であって、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備したバッチ式の処理装置によって、同一の前記処理容器内で連続的に行うことを特徴とする。
請求項２の半導体装置は、請求項１記載の半導体装置であって、前記結晶質膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物のいずれかから構成されていることを特徴とする。
請求項３の半導体装置は、請求項１又は２記載の半導体装置であって、前記アモルファス膜が、アルミニウムシリケート膜、Ａｌ２Ｏ３膜、又は、Ａｌ 2 Ｏ 3 膜とＳｉＯ 2 膜とを積層させたＡｌ2Ｏ3−ＳｉＯ2ラミネート膜、のいずれかから構成されていることを特徴とする。
請求項４の半導体装置は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有し、
前記ブロッキング酸化膜が、前記チャージトラップ膜側に設けられた結晶質膜と、前記ゲート電極側に設けられたアモルファス膜とを具備し、前記チャージトラップ膜がＳｉＮから構成される半導体装置であって、前記ブロッキング酸化膜が、前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、前記第１アモルファス膜上に当該第１アモルファス膜より結晶化され難い第２アモルファス膜を形成する第２アモルファス膜形成工程と、前記第１アモルファス膜が結晶化され、かつ、前記第２アモルファス膜が結晶化されない温度に加熱して、前記第１アモルファス膜を結晶化する加熱工程とによって形成され、前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程とを、複数の前記シリコン基板を、円筒状の処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置であって、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備したバッチ式の処理装置によって、同一の前記処理容器内で連続的に行うことを特徴とする。
前記ブロッキング酸化膜が、前記チャージトラップ膜側に設けられた結晶質膜と、前記ゲート電極側に設けられたアモルファス膜とを具備し、前記チャージトラップ膜がＳｉＮから構成される半導体装置であって、前記ブロッキング酸化膜が、前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、前記第１アモルファス膜上に当該第１アモルファス膜より結晶化され難い第２アモルファス膜を形成する第２アモルファス膜形成工程と、前記第１アモルファス膜が結晶化され、かつ、前記第２アモルファス膜が結晶化されない温度に加熱して、前記第１アモルファス膜を結晶化する加熱工程とによって形成され、前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程とを、複数の前記シリコン基板を、円筒状の処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置であって、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備したバッチ式の処理装置によって、同一の前記処理容器内で連続的に行うことを特徴とする。
請求項５の半導体装置は、請求項４記載の半導体装置であって、前記結晶質膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物のいずれかから構成されていることを特徴とする。
請求項６の半導体装置は、請求項４又は５記載の半導体装置であって、前記アモルファス膜が、アルミニウムシリケート膜、Ａｌ２Ｏ３膜、又は、Ａｌ 2 Ｏ 3 膜とＳｉＯ 2 膜とを積層させたＡｌ2Ｏ3−ＳｉＯ2ラミネート膜、のいずれかから構成されていることを特徴とする。
本発明によれば、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置を提供することができる。
以下、本発明の詳細を、図面を参照して実施形態について説明する。図１は、本発明の一実施形態に係る半導体装置（チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ））の要部構成を拡大して模式的に示すものである。同図に示すように、本実施形態の半導体装置１００は、シリコン基板１１０上に、トンネル酸化膜１１１、チャージトラップ膜１１２、ブロッキング酸化膜１１３、ゲート電極１１４が、下側からこの順で形成された積層構造を有する。
上記トンネル酸化膜１１１は、シリコン酸化膜（ＳｉＯ2膜）から構成されており、チャージトラップ膜１１２は、シリコン窒化膜（ＳｉＮ膜）から構成されている。
また、ブロッキング酸化膜１１３は、２層構造となっており、チャージトラップ膜１１２側に形成された結晶質膜１１３ａと、ゲート電極１１４側に形成されたアモルファス膜（非晶質膜）１１３ｂとから構成されている。この結晶質膜１１３ａとしては、例えば、結晶化したアルミナ膜（Ａｌ2Ｏ3膜）、又は結晶化した高誘電率膜（Ｈｉｇｈ−ｋ膜）、例えば、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、Ｙ2Ｏ3、ランタノイド系酸化物等から構成することができる。また、アモルファス膜１１３ｂとしては、例えば、ＨＴＯ（高温酸化）膜（ＳｉＯ2膜）、アルミニウムシリケート膜、アモルファス−Ａｌ2Ｏ3膜、Ａｌ2Ｏ3−ＳｉＯ2ラミネート膜等から構成することができる。
また、ゲート電極１１４は、ポリシリコン膜、ＴａＮ膜、金属膜等から構成することができる。
図２、図３は、縦軸を容量（Ｃ（Ｆ／ｃｍ2））、横軸をゲート電圧Ｖｇ（Ｖ）として、アモルファス膜（アモルファス−Ａｌ2Ｏ3膜）及び結晶質膜（結晶質−Ａｌ2Ｏ3膜）のウィンドウ特性を調べた結果示すものである。なお、図２，３において、四角形のマークのプロットがイニシャル、円形のマークのプロットがプログラム（書き込み）、三角形
のプロットがイレース（消去）を示している。図３に示すように、結晶質膜をブロッキング酸化膜１１３として使用した場合、図２に示すアモルファス膜の場合（ΔＶ＝３．４Ｖ）に比べ、消去（Erase）側のウィンドウ特性が改善され、ウィンドウ特性が、ΔＶ＝８．２Ｖと良好になる。これは、結晶化により膜中にホールトラップが形成されるためである。
のプロットがイレース（消去）を示している。図３に示すように、結晶質膜をブロッキング酸化膜１１３として使用した場合、図２に示すアモルファス膜の場合（ΔＶ＝３．４Ｖ）に比べ、消去（Erase）側のウィンドウ特性が改善され、ウィンドウ特性が、ΔＶ＝８．２Ｖと良好になる。これは、結晶化により膜中にホールトラップが形成されるためである。
一方、図４は、縦軸をΔＶFB（Ｖ）、横軸をリテンションタイム（ｓ）として、アモルファス膜（アモルファス−Ａｌ2Ｏ3膜）（図中円形のマークのプロットで示す。）及び結晶質膜（結晶質−Ａｌ2Ｏ3膜）（図中三角形のマークのプロットで示す。）のリテンション特性を調べた結果示すものである。同図に示すように、アモルファス膜の場合良好なリテンション特性を示すが、結晶質膜の場合、チャージトラップ膜１１２からの電子の抜けが発生し、リテンション特性が悪化する。
以上のとおり、ブロッキング酸化膜１１３としてアモルファス膜を用いると、リテンション特性は良好となるが、ウィンドウ特性が悪化する。一方、ブロッキング酸化膜１１３として結晶質膜を用いると、ウィンドウ特性は良好となるが、リテンション特性は悪化する。このため、本実施形態では、ウィンドウ特性が良好となる結晶質膜１１３ａをチャージトラップ膜１１２側に設け、リテンション特性を高めることのできるアモルファス膜１１３ｂをゲート電極１１４側に形成した２層構造のブロッキング酸化膜１１３とすることにより、ウィンドウ特性と、リテンション特性の双方が良好な半導体装置を得られるようにした。
なお、上記実施形態では、ブロッキング酸化膜１１３を、結晶質膜１１３ａとアモルファス膜１１３ｂの２層構造としたが、ブロッキング酸化膜１１３を、チャージトラップ膜１１２側が結晶質で、ゲート電極１１４側に向かうに従って徐々にアモルファスとなる構造の膜を使用することもできる。
次に、上記構成の半導体装置の製造方法について説明する。図５は、本発明の半導体装置の製造方法の一実施形態に用いる半導体装置の製造装置（成膜装置）の縦断面概略構成を示す図であり、図６は、横断面概略構成（加熱手段は省略）を示す図である。
図５に示すように、プラズマを形成することができるこの成膜装置２は、下端が開口された有天井の円筒体状の処理容器４を有している。この処理容器４の全体は、例えば石英により形成されており、この処理容器４内の天井には、石英製の天井板６が設けられて封止されている。また、この処理容器４の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド８がＯリング等のシール部材１０を介して連結されている。
上記処理容器４の下端は、上記マニホールド８によって支持されており、このマニホールド８の下方より多数枚の被処理体としての半導体ウエハＷを多段に載置した保持手段としての石英製のウエハボート１２が昇降可能に挿脱自在になされている。本実施例の場合において、このウエハボート１２の支柱１２Ａには、例えば５０〜１００枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。
このウエハボート１２は、石英製の保温筒１４を介してテーブル１６上に載置されており、このテーブル１６は、マニホールド８の下端開口部を開閉する例えばステンレススチール製の蓋部１８を貫通する回転軸２０上に支持されている。そして、この回転軸２０の貫通部には、例えば磁性流体シール２２が介設され、この回転軸２０を気密にシールしつつ回転可能に支持している。また、蓋部１８の周辺部とマニホールド８の下端部には、例えばＯリング等よりなるシール部材２４が介設されており、処理容器４内のシール性を保持している。
上記した回転軸２０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム２６の先端に取り付けられており、ウエハボート１２及び蓋部１８等を一体的に昇降して処理容器４内へ挿脱できるようになっている。
マニホールド８には、処理容器４内の方へプラズマ化される支援ガスを供給する支援ガス供給手段２８と、原料ガスを供給する原料ガス供給手段３０と、パージガスとして不活性ガス、例えばＮ2ガスを供給するパージガス供給手段３２とが設けられる。具体的には、上記支援ガス供給手段２８は、上記マニホールド８の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなる支援ガス分散ノズル３４を有している。この支援ガス分散ノズル３４には、その長さ方向に沿って複数（多数）のガス噴射孔３４Ａが所定の間隔を隔てて形成されており、各ガス噴射孔３４Ａから水平方向に向けて略均一に支援ガスを噴射できるようになっている。
また同様に上記原料ガス供給手段３０も、上記マニホールド８の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなる原料ガス分散ノズル３６を有している。図６に示すように、上記原料ガス分散ノズル３６は２本設けられている。各原料ガス分散ノズル３６には、その長さ方向に沿って複数（多数）のガス噴射孔３６Ａが所定の間隔を隔てて形成されており、各ガス噴射孔３６Ａから水平方向に向けて略均一に原料ガスを噴射できるようになっている。同様に上記パージガス供給手段３２は、上記マニホールド８の側壁を貫通して設けたガスノズル３８を有している。上記各ノズル３４、３６、３８には、それぞれのガス通路４２、４４、４６が接続されている。
各ガス通路４２、４４、４６には、それぞれ開閉弁４２Ａ、４４Ａ、４６Ａ及びマスフローコントローラのような流量制御器４２Ｂ、４４Ｂ、４６Ｂが介設されており、支援ガス、原料ガス及び不活性ガスをそれぞれ流量制御しつつ供給できるようになっている。これらの各ガスの供給、供給停止、ガス流量の制御及び後述する高周波のオン・オフ制御等は例えばマイクロコンピュータ等よりなる制御手段４８により行われる。そして、この制御手段４８は、この成膜装置２の全体の動作も制御する。またこの制御手段４８は、上記各種ガスの供給や供給停止の制御、高周波のオン・オフ制御及び装置全体の動作を制御するためのプログラムを記憶する例えばフロッピディスクやフラッシュメモリ等の記憶媒体４９を有している。
上記処理容器４の側壁の一部には、その高さ方向に沿ってプラズマを発生させて支援ガスを活性化させる活性化手段５０が形成されるとともに、この活性化手段５０に対向する処理容器４の反対側には、この内部雰囲気を真空排気するために処理容器４の側壁を、例えば上下方向へ削りとることによって形成した細長い排気口５２が設けられている。具体的には、上記活性化手段５０は、上記処理容器４の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長い開口５４を形成し、この開口５４をその外側より覆うようにして断面凹部状になされた上下に細長い例えば石英製のプラズマ区画壁５６を容器外壁に気密に溶接接合することにより形成されている。これにより、この処理容器４の側壁の一部を凹部状に外側へ窪ませることにより一側が処理容器４内へ開口されて連通された活性化手段５０が一体的に形成されることになる。すなわちプラズマ区画壁５６の内部空間は、上記処理容器４内に一体的に連通された状態となっている。上記開口５４は、ウエハボート１２に保持されている全てのウエハＷを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
上記プラズマ区画壁５６の両側壁の外側面には、その長さ方向（上下方向）に沿って互いに対向するようにして細長い一対のプラズマ電極５８が設けられるとともに、このプラズマ電極５８にはプラズマ発生用の高周波電源６０が給電ライン６２を介して接続されており、上記プラズマ電極５８に例えば１３．５６ＭＨｚの高周波電圧を印加することによりプラズマを発生し得るようになっている。尚、この高周波電圧の周波数は１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等を用いてもよい。上記処理容器４内を上方向に延びていく支援ガス分散ノズル３４は途中で処理容器４の半径方向外方へ屈曲されて、上記プラズマ区画壁５６内の一番奥（処理容器４の中心より一番離れた部分）に位置され、この一番奥の部分に沿って上方に向けて起立させて設けられている。従って、高周波電源６０がオンされている時に上記支援ガス分散ノズル３４のガス噴射孔３４Ａから噴射された支援ガスはここで活性化されて処理容器４の中心に向けて拡散しつつ流れるようになっている。
上記プラズマ区画壁５６の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー６４が取り付けられている。また、この絶縁保護カバー６４の内側部分には、図示しない冷媒通路が設けられており、冷却された窒素ガスを流すことにより上記プラズマ電極５８を冷却し得るようになっている。上記プラズマ区画壁５６の開口５４の外側近傍、すなわち開口５４の外側（処理容器４内）の両側には、上記２本の原料ガス分散ノズル３６が起立させて設けられており、これに設けた各ガス噴射孔３６Ａより処理容器４の中心方向に向けて原料ガスを噴射し得るようになっている。
一方、上記開口５４に対向させて設けた排気口５２には、これを覆うようにして石英よりなる断面コ字状に成形された排気口カバー部材６６が溶接により取り付けられている。この排気口カバー部材６６は、上記処理容器４の側壁に沿って上方に延びており、処理容器４の上方のガス出口６８より図示しない真空ポンプ等を介設した真空排気系により真空引きされる。そして、この処理容器４の外周を囲むようにしてこの処理容器４及びこの内部のウエハＷを加熱する筒体状の加熱手段７０が設けられている。
次に、以上のように構成された成膜装置を用いて行なわれるＡＬＤ成膜を用いた本実施形態の半導体装置の製造方法について説明する。この場合、まず、常温の多数枚、例えば５０〜１００枚の３００ｍｍサイズのウエハＷが載置された状態のウエハボート１２を予め所定の温度になされた処理容器４内にその下方より上昇させてロードし、蓋部１８でマニホールド８の下端開口部を閉じることにより容器内を密閉する。
次に、処理容器４内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段７０への供給電力を増大させることにより、ウエハ温度を上昇させてプロセス温度を維持し、各種の処理ガスを原料ガス供給手段３０及び支援ガス供給手段２８からそれぞれ交互に間欠的に供給して回転しているウエハボート１２に支持されているウエハＷの表面に順次薄膜を形成する。また、この際、高周波電源（ＲＦ電源）６０をオンしてプラズマを立てるようにする。
本実施形態では、図１に示したように、シリコン基板１１０上に、トンネル酸化膜１１１、チャージトラップ膜１１２を順次形成した後、次にブロッキング酸化膜１１３を形成する。この際に、原料ガスとして例えばＴＭＡガスと支援ガスである酸素ガスとを間欠的に交互に供給するとともに、これをプラズマにより活性化させる。
そして、図７に示すように、まず、２００〜６００℃程度の温度で、アモルファス−Ａｌ2Ｏ3膜を形成し、この後、処理容器４内の温度を一旦７５０〜１０００℃に上昇させてアニーリング（加熱処理）を行い、アモルファス−Ａｌ2Ｏ3膜の結晶化を行う。これによって、結晶質膜１１３ａを形成する。
次に、再度温度を２００〜６００℃程度の温度に降温して、アモルファス膜、例えば、アモルファス−Ａｌ2Ｏ3膜を形成する。これによって、結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成することができる。このように、本実施形態では、同一の処理容器４内で多数のウエハＷに同時に結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成することができる。
なお、結晶質膜１１３ａは、結晶質−Ａｌ2Ｏ3膜の他、例えば、結晶質−ＨｆＯ2膜、結晶質−ＺｒＯ2膜、結晶質−Ｔａ2Ｏ5膜、結晶質−Ｙ2Ｏ3膜、結晶質−ランタノイド系酸化物膜、等としてもよい。また、なお、アモルファス膜１１３ｂとしては、アモルファス−Ａｌ2Ｏ3膜に限らず、例えば、アモルファス−ＳｉＯ2膜、アモルファス−アルミニウムシリケート膜、アモルファス−Ａｌ2Ｏ3−ＳｉＯ2ラミネート膜のいずれか等としてもよい。
上記実施形態では、アモルファス膜を結晶化して結晶質膜１１３ａを形成した後、アモルファス膜１１３ｂを形成したが、例えばアモルファス−Ａｌ2Ｏ3膜を形成した後、Ａｌ2Ｏ3膜より結晶化し難い膜、例えば、ＳｉＯ2膜、アルミニウムシリケート膜、Ａｌ2Ｏ3−ＳｉＯ2ラミネート膜等を形成し、この後、アモルファス−Ａｌ2Ｏ3膜が結晶化され、ＳｉＯ2膜、アルミニウムシリケート膜、Ａｌ2Ｏ3−ＳｉＯ2ラミネート膜等が結晶化しない温度でアニーリングすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成してもよい。
さらに、Ａｌ2Ｏ3−ＳｉＯ2ラミネート膜を、その割合を変えながら積層させ、Ａｌ2Ｏ3の割合を次第に少なくしてＳｉＯ2の割合を次第に多くしたラミネート膜を形成し、この後熱処理を行うことによって、結晶化し易いＡｌ2Ｏ3の割合の多い部分のみを結晶化し、ＳｉＯ2の割合の多い部分をアモルファス状態のままとすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂからなるブロッキング酸化膜１１３を形成してもよい。
さらにまた、アルミニウムシリケート膜を、アルミニウムとシリコンの割合を変えながら形成し、アルミニウムの割合を次第に少なくしてシリコンの割合を次第に多くしたアルミニウムシリケート膜を形成し、この後熱処理を行うことによって、アルミニウムを多く含む結晶化し易い部分のみを結晶化し、シリコンを多く含む結晶化し難い部分をアモルファス状態のままとすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂからなるブロッキング酸化膜１１３を形成してもよい。
次に、他の実施形態に係る半導体装置（チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ））について、図８を参照して説明する。図８は本実施形態に係る半導体装置の要部構成を拡大して模式的に示すものである。同図に示すように、本実施形態の半導体装置２００は、シリコン基板２１０上に、トンネル酸化膜２１１、チャージトラップ膜２１２、ブロッキング酸化膜２１３、ゲート電極２１４が、下側からこの順で形成された積層構造を有する。
上記トンネル酸化膜２１１は、シリコン酸化膜（ＳｉＯ2膜）から構成されている。また、チャージトラップ膜２１２は、結晶質膜から形成されており、ブロッキング酸化膜２１３は、アモルファス膜（非晶質膜）から構成されている。チャージトラップ膜２１２を構成する結晶質膜としては、例えば、結晶化したアルミナ膜（Ａｌ2Ｏ3膜）、又は結晶化した高誘電率膜（Ｈｉｇｈ−ｋ膜）、例えば、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、Ｙ2Ｏ3、ランタノイド系酸化物等を用いることができる。また、ブロッキング酸化膜２１３を構成するアモルファス膜としては、例えば、ＨＴＯ（高温酸化）膜（ＳｉＯ2膜）、アルミニウムシリケート膜、アモルファス−Ａｌ2Ｏ3膜、Ａｌ2Ｏ3−ＳｉＯ2ラミネート膜等を用いることができる。
また、ゲート電極１１４は、ポリシリコン膜、ＴａＮ膜、金属膜等から構成することができる。
本実施形態の半導体装置２００のように、チャージトラップ膜２１２を、結晶質膜から構成し、ブロッキング酸化膜２１３を、アモルファス膜（非晶質膜）から構成することもできる。また、このような積層構造は、図５，６に示した装置を用いて、前述した実施形態の場合と同様にして製造することができる。
以上説明したように、本実施形態によれば、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置及び半導体装置の製造方法を提供することができる。
１００……半導体装置、１１０……シリコン基板、１１１……トンネル酸化膜、１１２……チャージトラップ膜、１１３……ブロッキング酸化膜、１１３ａ……結晶質膜、１１３ｂ……アモルファス膜、１１４……ゲート電極。
Claims (6)
- シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有し、
前記ブロッキング酸化膜が、前記チャージトラップ膜側に設けられた結晶質膜と、前記ゲート電極側に設けられたアモルファス膜とを具備し、
前記チャージトラップ膜がＳｉＮから構成される半導体装置であって、
前記ブロッキング酸化膜が、
前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、
前記第１アモルファス膜を加熱して結晶質膜とする加熱工程と、
前記結晶質膜の上層に第２アモルファス膜を形成する第２アモルファス膜形成工程とによって形成され、
前記第１アモルファス膜形成工程と前記加熱工程と前記第２アモルファス膜形成工程とを、
複数の前記シリコン基板を、円筒状の処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置であって、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備したバッチ式の処理装置によって、同一の前記処理容器内で連続的に行う
ことを特徴とする半導体装置。 - 請求項１記載の半導体装置であって、
前記結晶質膜が、Ａｌ ２ Ｏ ３ 、ＨｆＯ ２ 、ＺｒＯ ２ 、Ｔａ ２ Ｏ ５ 、Ｙ ２ Ｏ ３ 、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置。 - 請求項１又は２記載の半導体装置であって、
前記アモルファス膜が、アルミニウムシリケート膜、Ａｌ ２ Ｏ ３ 膜、又は、Ａｌ 2 Ｏ 3 膜とＳｉＯ 2 膜とを積層させたＡｌ 2 Ｏ 3 −ＳｉＯ 2 ラミネート膜、のいずれかから構成されていることを特徴とする半導体装置。 - シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有し、
前記ブロッキング酸化膜が、前記チャージトラップ膜側に設けられた結晶質膜と、前記ゲート電極側に設けられたアモルファス膜とを具備し、
前記チャージトラップ膜がＳｉＮから構成される半導体装置であって、
前記ブロッキング酸化膜が、
前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、
前記第１アモルファス膜上に当該第１アモルファス膜より結晶化され難い第２アモルファス膜を形成する第２アモルファス膜形成工程と、
前記第１アモルファス膜が結晶化され、かつ、前記第２アモルファス膜が結晶化されない温度に加熱して、前記第１アモルファス膜を結晶化する加熱工程と
によって形成され、
前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程とを、
複数の前記シリコン基板を、円筒状の処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置であって、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備したバッチ式の処理装置によって、同一の前記処理容器内で連続的に行う
ことを特徴とする半導体装置。 - 請求項４記載の半導体装置であって、
前記結晶質膜が、Ａｌ ２ Ｏ ３ 、ＨｆＯ ２ 、ＺｒＯ ２ 、Ｔａ ２ Ｏ ５ 、Ｙ ２ Ｏ ３ 、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置。 - 請求項４又は５記載の半導体装置であって、
前記アモルファス膜が、アルミニウムシリケート膜、Ａｌ ２ Ｏ ３ 膜、又は、Ａｌ 2 Ｏ 3 膜とＳｉＯ 2 膜とを積層させたＡｌ 2 Ｏ 3 −ＳｉＯ 2 ラミネート膜、のいずれかから構成されていることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008318606A JP4917085B2 (ja) | 2008-12-15 | 2008-12-15 | 半導体装置 |
| KR1020090094569A KR101119880B1 (ko) | 2008-12-15 | 2009-10-06 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US12/630,296 US8129775B2 (en) | 2008-12-15 | 2009-12-03 | Semiconductor device and method of manufacturing the same |
| TW098142653A TWI400793B (zh) | 2008-12-15 | 2009-12-14 | A semiconductor device, and a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008318606A JP4917085B2 (ja) | 2008-12-15 | 2008-12-15 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012011680A Division JP5462897B2 (ja) | 2012-01-24 | 2012-01-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010141256A JP2010141256A (ja) | 2010-06-24 |
| JP4917085B2 true JP4917085B2 (ja) | 2012-04-18 |
Family
ID=42239476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008318606A Active JP4917085B2 (ja) | 2008-12-15 | 2008-12-15 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8129775B2 (ja) |
| JP (1) | JP4917085B2 (ja) |
| KR (1) | KR101119880B1 (ja) |
| TW (1) | TWI400793B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9000556B2 (en) * | 2011-10-07 | 2015-04-07 | International Business Machines Corporation | Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration |
| CN103855164A (zh) * | 2012-12-07 | 2014-06-11 | 旺宏电子股份有限公司 | 半导体装置及其制造方法与操作方法 |
| US8877624B2 (en) | 2013-01-10 | 2014-11-04 | Micron Technology, Inc. | Semiconductor structures |
| US9275909B2 (en) | 2013-08-12 | 2016-03-01 | Micron Technology, Inc. | Methods of fabricating semiconductor structures |
| JP2016157874A (ja) * | 2015-02-25 | 2016-09-01 | 国立研究開発法人情報通信研究機構 | 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法 |
| FR3062517B1 (fr) * | 2017-02-02 | 2019-03-15 | Soitec | Structure pour application radiofrequence |
| US11737276B2 (en) | 2021-05-27 | 2023-08-22 | Tokyo Electron Limited | Method of manufacturing semiconductor device and semiconductor device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079687A (ja) * | 2002-08-13 | 2004-03-11 | Tokyo Electron Ltd | キャパシタ構造、成膜方法及び成膜装置 |
| JP4410497B2 (ja) * | 2003-06-17 | 2010-02-03 | 東京エレクトロン株式会社 | 成膜方法 |
| KR100688521B1 (ko) | 2005-01-18 | 2007-03-02 | 삼성전자주식회사 | 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법 |
| KR100771808B1 (ko) | 2006-07-05 | 2007-10-30 | 주식회사 하이닉스반도체 | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 |
| CN101283448B (zh) * | 2005-10-03 | 2011-08-31 | 恩益禧电子股份有限公司 | 半导体存储装置及其制造方法 |
| KR101152390B1 (ko) * | 2006-05-29 | 2012-06-05 | 에스케이하이닉스 주식회사 | 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법 |
| KR20080010623A (ko) | 2006-07-27 | 2008-01-31 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
| KR20080031594A (ko) * | 2006-10-04 | 2008-04-10 | 삼성전자주식회사 | 전하 트랩형 메모리 소자 |
| JP4365850B2 (ja) * | 2006-11-20 | 2009-11-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR100805018B1 (ko) * | 2007-03-23 | 2008-02-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP5221065B2 (ja) | 2007-06-22 | 2013-06-26 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| US7790591B2 (en) * | 2007-11-13 | 2010-09-07 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices including metal oxide layers |
| JP5208537B2 (ja) * | 2008-02-19 | 2013-06-12 | 株式会社東芝 | 不揮発性記憶素子 |
| JP2010021204A (ja) * | 2008-07-08 | 2010-01-28 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-12-15 JP JP2008318606A patent/JP4917085B2/ja active Active
-
2009
- 2009-10-06 KR KR1020090094569A patent/KR101119880B1/ko active IP Right Grant
- 2009-12-03 US US12/630,296 patent/US8129775B2/en active Active
- 2009-12-14 TW TW098142653A patent/TWI400793B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI400793B (zh) | 2013-07-01 |
| TW201041124A (en) | 2010-11-16 |
| US8129775B2 (en) | 2012-03-06 |
| KR101119880B1 (ko) | 2012-03-14 |
| KR20100069560A (ko) | 2010-06-24 |
| JP2010141256A (ja) | 2010-06-24 |
| US20100148241A1 (en) | 2010-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917085B2 (ja) | 半導体装置 | |
| KR101504910B1 (ko) | 성막 장치 | |
| US9972500B2 (en) | Method of manufacturing semiconductor device | |
| US20180076021A1 (en) | Substrate processing apparatus | |
| TWI552225B (zh) | ＳｉＣＮ膜之形成方法及裝置 | |
| JP5258229B2 (ja) | 成膜方法および成膜装置 | |
| JP5661262B2 (ja) | 成膜方法および成膜装置 | |
| TWI555059B (zh) | A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium | |
| JP6124477B2 (ja) | 半導体装置の製造方法、基板処理装置および記録媒体 | |
| JP6147480B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| TW201308488A (zh) | 膜形成方法及膜形成設備 | |
| TWI436421B (zh) | Substrate processing method and substrate processing device | |
| WO2009123331A1 (ja) | Ｍｏｓ型半導体メモリ装置およびその製造方法 | |
| JP6747220B2 (ja) | 基板処理装置及び基板処理方法 | |
| JP2019175911A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP5462897B2 (ja) | 半導体装置の製造方法 | |
| US9552981B2 (en) | Method and apparatus for forming metal oxide film | |
| JP6946248B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| WO2009123335A1 (ja) | Ｍｏｓ型半導体メモリ装置の製造方法およびプラズマｃｖｄ装置 | |
| JP2009132961A (ja) | 成膜方法、成膜装置及び記憶媒体 | |
| WO2008156215A1 (ja) | Ｍｏｓ型半導体メモリ装置 | |
| JP7296855B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP2010123752A (ja) | 基板処理装置 | |
| KR101533846B1 (ko) | 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 방법 | |
| JP2009088236A (ja) | 成膜方法、成膜装置及び記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4917085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |