CN103855164A

CN103855164A - 半导体装置及其制造方法与操作方法

Info

Publication number: CN103855164A
Application number: CN201210524659.8A
Authority: CN
Inventors: 李峰旻; 林旻佑; 李明修
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2012-12-07
Filing date: 2012-12-07
Publication date: 2014-06-11

Abstract

本发明公开了一种半导体装置及其制造方法与操作方法。半导体装置包括衬底、掺杂区域与叠层结构；掺杂区域位于衬底中；叠层结构位于衬底上；叠层结构包括介电层、电极层、固态电解质层与离子供应层。

Description

半导体装置及其制造方法与操作方法

技术领域

本发明是有关于半导体装置及其制造方法与操作方法，特别是有关于具有可变阈值电压的半导体装置及其制造方法与操作方法。

背景技术

随着半导体技术的进步，电子元件的微缩能力不断提高，使得电子产品能够在维持固定大小，甚至更小的体积之下，能够拥有更多的功能。而随着信息的处理量愈来愈高，对于大容量、小体积的存储器需求也日益殷切。

目前的可擦写存储器是以晶体管结构配合存储单元作信息的储存，但是此种存储器架构随着制造技术的进步，可微缩性已经达到一个瓶颈。因此先进的存储器架构不断的被提出，例如相变化随机存取存储器(phasechange random access memory，PCRAM)、磁性随机存取存储器(magneticrandom access memory，MRAM)、电阻式随机存取存储器(resistive randomaccess memory，RRAM)、导电桥式随机存取存储器(conductive bridgingRAM，CBRAM)等等。

然而，目前存储装置在操作效率上仍需改进。

发明内容

有鉴于此，本发明提供了一种半导体装置，该半导体装置包括衬底、掺杂区域与叠层结构；掺杂区域位于衬底中；叠层结构位于衬底上；叠层结构包括介电层、电极层、固态电解质层与离子供应层。

本发明还提供了提供一种制造半导体装置的方法，方法包括以下步骤：提供衬底；形成掺杂区域位于衬底中；形成叠层结构位于衬底上；叠层结构包括介电层、电极层、固态电解质层与离子供应层。

本发明还提供了一种半导体装置的操作方法，方法包括以下步骤：提供第一偏压至上述半导体装置的离子供应层；提供第二偏压至离子供应层；第一偏压的极性是相反于第二偏压的极性。

下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示根据一实施例的半导体装置的剖面图。

图2绘示根据一实施例的半导体装置的操作示意图。

图3绘示根据一实施例的半导体装置的操作示意图。

图4绘示根据一实施例的半导体装置的操作示意图。

图5绘示根据一实施例的半导体装置的操作示意图。

图6绘示根据一实施例的半导体装置的电性图。

图7绘示根据一实施例的半导体装置的剖面图。

图8绘示根据一实施例的半导体装置的剖面图。

【主要元件符号说明】

102、102A～叠层结构；104～半导体衬底；106～介电层；108～电极层；110～固态电解质层；112～离子供应层；114～源极；116～漏极；118～控制电极端；120～带电荷载子；122～离子；124～导电介质；126～源极电极端；128～漏极电极端；130～导电层；132、132A～间隙壁；V1～第一偏压；V2～第二偏压。

具体实施方式

图1绘示根据一实施例的半导体装置的剖面图。请参照图1，叠层结构102是形成在半导体衬底104上。叠层结构102可包括由下往上依序形成的介电层106、电极层108、固态电解质层110与离子供应层112。于实施例中，固态电解质层110是实体接触在电极层108与离子供应层112之间。源极114与漏极116分别形成在叠层结构102的相反侧上的半导体衬底104中。

半导体衬底104可包括硅基材、绝缘体上硅(SOI)、半导体外延层或其他合适的材料。

介电层106可包括氧化物、氮化物例如氧化硅(SiO₂)、氮化硅、氮氧化硅、金属氧化物、高介电常数材料、或其他合适的材料。介电层106可为单一层薄膜例如单一层氧化物薄膜、或多层薄膜例如ONO结构、或其他合适的结构。介电层106可以沉积、热氧化、热氮化等的方式形成。

电极层108可包括多晶硅或金属，例如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)等适合的材料。电极层108可为单一层薄膜或多层薄膜例如TiN/TaN/WN结构、或其他合适的结构。

固态电解质层110的材质可选择具有低的电子传导性(low electronconductivity)而具有高的离子传导性(high ion conductivity)。固态电解质层110可包括氧化物、氮化物例如氧化硅(SiO₂)、氮化硅、氮氧化硅、金属氧化物、高介电常数材料、或其他合适的材料。固态电解质层110可包括氧化铪(Hf-oxide)、氧化锆(Zr-oxide)、或氧化钽(Ta-oxide)等。固态电解质层110可为单一层薄膜结构或多层薄膜结构。固态电解质层110可以沉积、热氧化、热氮化等的适合的方式形成。

离子供应层112用以供应可移动的离子至固态电解质层110。于实施例中，离子供应层112对于离子的可溶性是大于固态电解质层110对于离子的可溶性。于一些实施例中，离子供应层112包括含有金属材料的硫属(chalcogenide)化物，例如含有铜、银、锌等金属的硫属化物。离子供应层112可包括含有金属的锗锑碲化物(Germanium Antimony Telluride；GST)的高导电性材料，例如Cu-GST、Au-GST、Zn-GST等等。供应的离子可包括铜离子、银离子、锌离子等的金属离子。

于一实施例中，可在形成介电层106与电极层108之后形成源极114、漏极116。然后，在电极层108上方形成叠层结构102其他的薄膜例如固态电解质层110与离子供应层112。于其他实施例中，亦可在叠层结构102所有的薄膜都形成之后形成源极114、漏极116。可在适当的时机进行退火步骤，例如在叠层结构102所有薄膜形成完之后以400℃进行退火20分钟。

根据实施例的半导体装置的制造方法简单、叠层结构的设计也能减少半导体装置的制造面积，有助于微缩化的发展。举例来说，叠层结构中的各薄膜可微缩至5nm节点(node)的临界尺寸。例如5nm节点的固态电解质层中的电中性原子储存不会发生库伦阻塞效应(coulomb blockade effect)，能提高装置的操作效能。

于实施例中，半导体装置可视为合并晶体管(transistor)与电化学(electrochemical；EC)装置构成的非易失性存储器(nonvolatile memory)。换句话说，半导体衬底104、介电层106、电极层108、源极114与漏极116构成的装置结构可视为晶体管。电极层108、固态电解质层110与离子供应层112构成的结构装置可视为电化学装置。

于实施例中，电极层108是用作浮动栅极电极，离子供应层112是用作控制栅极电极。换句话说，叠层结构102中只有离子供应层112耦接至控制电极端118。电极层108是浮接。半导体衬底104、介电层106与电极层108构成固定电容的装置结构。于实施例中，电极层108、固态电解质层110与离子供应层112构成可变电容的装置结构。

举例来说，半导体装置的操作方法包括编程、读取与擦除等的步骤。

请参照图2，编程半导体装置的方法可包括从控制电极端118提供第一偏压V1至半导体装置的离子供应层112。举例来说，第一偏压V1为正偏压，例如正偏压脉冲，这可相对于半导体衬底104而论，例如半导体衬底104接地。

请参照图2，提供第一偏压V1的步骤造成半导体衬底104中的带电荷载子120隧穿过介电层106(亦即用作隧穿层)至电极层108并转移至固态电解质层110中。带电荷载子120包括例如电子。提供第一偏压V1的步骤同时造成离子供应层112提供离子122移动至固态电解质层110中。离子122包括金属离子例如带正电的铜离子、银离子、或锌离子。

请参照图3，举例来说，通过第一偏压V1移动至固态电解质层110中的带电荷载子120与离子122是结合成导电介质124累积于固态电解质层110(亦即用作储存层)中。导电介质124可包括电中性(electrically neutral)的金属原子例如铜原子、银原子或锌原子等(亦即固态电解质层110用作原子储存层)。

通过提供第一偏压V1而在固态电解质层110中产生的导电介质124是使得固态电解质层110的导电性提高，换句话说，介电常数(dielectricconstant)、电容率降低。提供第一偏压V1至离子供应层112的步骤造成由电极层108、固态电解质层110与离子供应层112所构成的装置结构具有第一电容值(capacitance)Cs1。此外，半导体衬底104、介电层106与电极层108所构成的装置结构具有电容值Cd1。具有电性串联关系的第一电容值Cs1与电容值Cd1使得半导体装置具有第一阈值电压Vt1。

于一实施例中，在编程半导体装置之后，可读取半导体装置的编程状态。举例来说，可从源极电极端126与漏极电极端128提供偏压至源极114与漏极116来进行读取步骤，例如提供绝对值大于零的偏压至源极114，并使漏极116接地，或使用其他的偏压配置方法。

请参照图4，擦除半导体装置的方法可包括从控制电极端118提供第二偏压V2至叠层结构102的离子供应层112。用以编程的第一偏压V1的极性是相反于用以擦除的第二偏压V2的极性。举例来说，第二偏压V2为负偏压，例如负偏压脉冲，这可相对于半导体衬底104而论，例如半导体衬底104接地。在实施例中，擦除步骤可在编程步骤之后、或读取编程状态的步骤之后进行。

请参照图4，提供第二偏压V2的步骤造成固态电解质层110中的导电介质124(图3)分解回电性相反的带电荷载子120与离子122。再者，带电荷载子120从固态电解质层110转移至电极层108并隧穿过介电层106至半导体衬底104中。带电荷载子120包括例如电子。此外，离子122从固态电解质层110吸引回至离子供应层112中。离子122包括金属离子例如带正电的铜离子、银离子或锌离子等。透过提供第二偏压V2至离子供应层112，半导体装置又回复到如图1所示的状态。

通过第二偏压V2移除固态电解质层110中的导电介质124，使得固态电解质层110的导电性降低，换句话说，介电常数提高。因此，提供第二偏压V2至离子供应层112的步骤造成由电极层108、固态电解质层110与离子供应层112所构成的装置结构具有第二电容值Cs2，再者，半导体衬底104、介电层106与电极层108所构成的装置结构具有电容值Cd2。具有电性串联关系的第二电容值Cs2与电容值Cd2使得半导体装置具有第二阈值电压Vt2。第二偏压V2造成的电容值Cd2相同于第一偏压V1造成的电容值Cd1。第二偏压V2造成的第二电容值Cs2不同于第一偏压V1造成的第一电容值Cs1，亦即，第一偏压对半导体装置造成的耦合率(coupling ratio)不同于第二偏压对半导体装置造成的耦合率。因此，半导体装置具有第二阈值电压Vt2不同于第一阈值电压Vt1，因此可对应至不同的储存状态。于实施例中，第一电容值Cs1大于第二电容值Cs2，亦即，第一偏压对半导体装置造成的耦合率大于第二偏压对半导体装置造成的耦合率。此外，第一阈值电压Vt1小于第二阈值电压Vt2。

于一实施例中，在擦除半导体装置之后，可读取半导体装置的擦除状态。举例来说，可从源极电极端126与漏极电极端128提供偏压至源极114与漏极116来进行读取步骤，例如提供绝对值大于零的偏压至源极114，并使漏极116接地，或使用其他的偏压配置方法。

根据实施例的半导体装置可视为1T存储器。在一些实施例中，两端点(two terminal)RRAM装置可使用根据实施例的半导体装置，取代使用一般电荷储存结构的1D1R或1T1R的装置，而不需要额外的驱动装置。编程与擦除步骤的电流非常低，主要限制于隧穿电流。因此数组可以设计成具有高单元密度并且装置具有低的功耗率。

于一实施例中，半导体装置在编程状态与擦除状态的电性曲线是如图5所示。其中编程脉冲为12V/5μs，而擦除脉冲为-13V/1ms。提供编程脉冲得到的阈值电压为1.4V@10nA。提供擦除脉冲得到的阈值电压为2.4V@10nA。在此例中，编程与擦除的阈值电压差约为1V。

图6绘示的半导体装置与图1绘示的半导体装置的差异在于，叠层结构102A包括导电层130位于离子供应层112上。离子供应层112透过导电层130耦接至控制电极端118。导电层130可用作势垒层，能避免离子供应层112中的离子扩散，以提高装置的操作效能。导电层130可包括多晶硅或金属，例如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)等适合的材料。导电层130可为单一层薄膜或多层薄膜例如TiN/TaN/WN结构、或其他合适的结构。

图7绘示的半导体装置与图6绘示的半导体装置的差异在于，间隙壁132是形成在叠层结构102A的介电层106与电极层108的侧壁上。此设计概念亦可延伸至如图1所示的半导体装置。于一实施例中，间隙壁132可在形成介电层106与电极层108之后形成。然后，以间隙壁132作为掺杂掩膜对半导体衬底104进行掺杂来形成源极114、漏极116。然后，在电极层108上方形成叠层结构102A其他的薄膜例如固态电解质层110、离子供应层112与导电层130。于其他实施例中，亦可在叠层结构102A所有的薄膜都形成之后再形成间隙壁132，然后形成源极114、漏极116。可在适当的时机进行退火步骤，例如在叠层结构102A所有薄膜形成完之后以400℃进行退火20分钟。

图8绘示的半导体装置与图7绘示的半导体装置的差异在于，间隙壁132A是形成在叠层结构102A所有薄膜的侧壁上。于实施例中，形成在固态电解质层110、离子供应层112侧壁上的间隙壁132A可用作势垒层，能避免固态电解质层110、离子供应层112中的离子扩散，以提高装置的操作效能。此设计概念亦可延伸至如图1所示的半导体装置。

实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims

1.一种半导体装置，包括：

一衬底；

一掺杂区域，位于该衬底中；以及

一叠层结构，位于该衬底上，该叠层结构包括：

一介电层；

一电极层；

一固态电解质层；以及

一离子供应层。

2.根据权利要求1所述的半导体装置，其中该固态电解质层是在该电极层与该离子供应层之间。

3.根据权利要求1所述的半导体装置，其中该电极层是用作一浮动栅极，该离子供应层是用作控制栅极。

4.根据权利要求1所述的半导体装置，其中该电极层、该固态电解质层与该离子供应层构成一可变电容的装置结构，该衬底、该介电层与该电极层构成一固定电容的装置结构。

5.一种制造半导体装置的方法，包括：

提供一衬底；

形成一掺杂区域，位于该衬底中；以及

形成一叠层结构，位于该衬底上，该叠层结构包括：

一介电层；

一电极层；

一固态电解质层；以及

一离子供应层。

6.根据权利要求5所述的方法，其中该电极层、该固态电解质层与该离子供应层构成一可变电容的装置结构，该衬底、该介电层与该电极层构成一固定电容的装置结构。

7.一种半导体装置的操作方法，包括：

提供一第一偏压至如权利要求1所述的半导体装置的该离子供应层；以及

提供一第二偏压至该离子供应层，其中该第一偏压的极性是相反于该第二偏压的极性。

8.根据权利要求7所述的半导体装置的操作方法，其中提供该第一偏压至该离子供应层的步骤造成该半导体装置具有一第一阈值电压，

提供该第二偏压至该离子供应层的步骤造成该半导体装置具有一第二阈值电压，其中该第一阈值电压不同于该第二阈值电压。

9.根据权利要求7所述的半导体装置的操作方法，其中提供该第一偏压至该离子供应层的步骤造成由该电极层、该固态电解质层与该离子供应层所构成的一装置结构具有一第一电容值，

提供该第二偏压至该离子供应层的步骤造成该装置结构具有一第二电容值，其中该第一电容值不同于该第二电容值。

10.根据权利要求7所述的半导体装置的操作方法，其中提供该第一偏压的步骤造成该衬底中的一带电荷载子隧穿过该介电层至该电极层并转移至该固态电解质层中，并造成该离子供应层提供一离子至该固态电解质层中，

提供该第二偏压的步骤造成该带电荷载子从该固态电解质层移动回该衬底中，并造成该离子从该固态电解质层移动回该离子供应层中。