JP2004079687A - キャパシタ構造、成膜方法及び成膜装置 - Google Patents

キャパシタ構造、成膜方法及び成膜装置 Download PDF

Info

Publication number
JP2004079687A
JP2004079687A JP2002236098A JP2002236098A JP2004079687A JP 2004079687 A JP2004079687 A JP 2004079687A JP 2002236098 A JP2002236098 A JP 2002236098A JP 2002236098 A JP2002236098 A JP 2002236098A JP 2004079687 A JP2004079687 A JP 2004079687A
Authority
JP
Japan
Prior art keywords
silicon
film
high dielectric
dielectric film
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002236098A
Other languages
English (en)
Inventor
Yuuichiro Morozumi
両角　友一朗
Kazuhide Hasebe
長谷部　一秀
Shigeru Nakajima
中島　滋
Haruhiko Furuya
古屋　治彦
Tokin Sai
崔　東均
Takahito Umehara
梅原　隆人
Toshishige Harada
原田　豪繁
Tomonori Fujiwara
藤原　友紀
Hirotake Fujita
藤田　博丈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002236098A priority Critical patent/JP2004079687A/ja
Priority to US10/639,773 priority patent/US7041546B2/en
Publication of JP2004079687A publication Critical patent/JP2004079687A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Abstract

【課題】膜厚を過度に厚くすることなくリーク電流や印加電圧の変動に対する容量の変化を抑制することが可能なキャパシタ構造を提供する。
【解決手段】金属膜、或いは金属化合物膜よりなる下部電極膜４と、金属膜、或いは金属化合物膜よりなる上部電極膜８と、前記下部電極膜と前記上部電極膜との間に介設されてシリコン原子が含まれないシリコン無し高誘電体膜６と、を有するキャパシタ構造において、前記下部電極と前記上部電極との間に、前記シリコン無し高誘電体膜に加えて、シリコン原子を含むシリコン含有高誘電体膜６０を少なくとも一層介在させる。これにより、リーク電流や印加電圧の変動に対する容量の変化を抑制する。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、キャパシタ構造、成膜方法及び成膜装置に関する。
【０００２】
【従来の技術】
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理を繰り返し行なって所望のデバイスを製造するが、中でも成膜技術は、半導体デバイスが高密度化及び高集積化するに伴ってその仕様、すなわちデザインルールが年々厳しくなっており、例えばデバイス中のキャパシタの絶縁膜のように非常に薄い酸化膜などに対しても更なる薄膜化が要求され、これと同時に更に高い絶縁性が要求されている。
【０００３】
これらの絶縁膜としては、シリコン酸化膜やシリコンナイトライド膜等を用いることができるが、最近にあっては、より絶縁特性の良好な材料として、金属酸化膜、例えばタンタル酸化膜（Ｔａ２　Ｏ５　）等が用いられる傾向にある。この金属酸化膜は、薄くても信頼性の高い絶縁性を発揮できる。
この金属酸化膜を形成するには、例えばタンタル酸化膜を形成する場合を例にとって説明すると、成膜用の原料として、タンタルの金属アルコキシドであるペンタエトキシタンタル（Ｔａ（ＯＣ２　Ｈ５　）５　）（以下、ＰＥＴとも称す）を用い、これをヘリウムガス等でバブリングしながら供給して半導体ウエハを例えば４１０℃程度の比較的低いプロセス温度に維持し、真空雰囲気下でＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）によりタンタル酸化膜（Ｔａ２　Ｏ５　）を成膜させている。
【０００４】
このタンタル酸化膜をＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造のキャパシタ構造に適用する場合について説明する。図６はＭＩＭ構造のキャパシタ構造を示す概略構成図である。
図６に示すように、このキャパシタ構想は、半導体材料であるシリコン基板等よりなる半導体ウエハ２等の表面に、Ｒｕ（ルテニウム）等の金属膜やＴｉＮ（チタンナイトライド）等の金属化合物膜よりなる下部電極膜４と上部電極膜８との間にＴａ２　Ｏ５　（酸化タンタル）等の高誘電体物質よりなる膜、すなわち高誘電体膜６を介在させて構成されている。この高誘電体膜６の膜厚は、例えば集積回路素子のフロントエンドの場合には８〜１２ｎｍ程度であり、バックエンドの場合には２０〜６０ｎｍ程度である。尚、ここでフロントエンドとは多層集積回路素子の下層〜中層の積層部分を指し、バックエンドとは中層〜上層の積層部分を示す。
【０００５】
【発明が解決しようとする課題】
ところで、最近にあっては、バックエンドのキャパシタ構造においても上述したようなＭＩＭ構造のキャパシタ構造を採用することが検討されてきた。このような状況下において、前述したような従来のＭＩＭ構造のキャパシタ構造の場合、±１Ｖ程度の低い動作電圧に対しては十分に低いリーク電流でしかなかったが、±５Ｖ程度の高い動作電圧に対しては、リーク電流がかなり大きくなって十分にリーク電流を抑制することができない、といった問題があった。
【０００６】
更には、キャパシタ構造への印加電圧の変化に対して、その容量が僅かに変動することは避けられないが、前述した従来のＭＩＭ構造のキャパシタ構造の場合には、印加電圧の変動に対する容量変化の程度がかなり大きくなっている、といった問題もあった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、膜厚を過度に厚くすることなくリーク電流や印加電圧の変動に対する容量の変化を抑制することが可能なキャパシタ構造、成膜方法及び成膜装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明者等は、キャパシタ構造の絶縁膜について鋭意研究したところ、タンタル酸化膜等のシリコン無し高誘電対膜に加えてハフニウムシリケート（ＨｆＳｉＯｘ）膜等のシリコン含有高誘電体膜を形成することにより、電気的特性を更に向上させることができる、という知見を得ることにより、本発明に至ったものである。
請求項１に係る発明は、金属膜、或いは金属化合物膜よりなる下部電極膜と、金属膜、或いは金属化合物膜よりなる上部電極膜と、前記下部電極膜と前記上部電極膜との間に介設されてシリコン原子が含まれないシリコン無し高誘電体膜と、を有するキャパシタ構造において、前記下部電極と前記上部電極との間に、前記シリコン無し高誘電体膜に加えて、シリコン原子を含むシリコン含有高誘電体膜を少なくとも一層介在させるように構成したことを特徴とするキャパシタ構造である。
このように、下部電極膜と上部電極膜との間に、シリコン無し高誘電体膜と少なくとも一層のシリコン含有高誘電体膜を介在させるようにしたので、膜厚を過度に大きくすることなく、動作時の印加電圧を高くしてもリーク電流を低くでき、しかも、印加電圧に対する容量の変化を極力抑制することが可能となる。
【０００８】
この場合、例えば請求項２に規定するように、前記シリコン含有高誘電体膜は、前記下部電極と前記シリコン無し高誘電体膜との間に介在される。
また、例えば請求項３に規定するように、前記シリコン含有高誘電体膜は、前記上部電極と前記シリコン無し高誘電体膜との間に介在される。
また、例えば請求項４に規定するように、前記シリコン含有高誘電体膜は、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴａＳｉＯｘ（ｘは正数）の内のいずれか１つ以上よりなる。
また、例えば請求項５に規定するように、前記シリコン無し高誘電体膜は、ＴａＯｘ、ＨｆＯｘ、ＺｒＯｘ（ｘは正数）、ＳＢＴ（Ｓｒ、Ｂｉ、Ｔａの酸化物）、ＢＳＴＯ（Ｂａ、Ｓｔ、Ｔｉの酸化物）、ＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉの酸化物）の内のいずれか１つよりなる。
【０００９】
請求項６に係る発明は、上記キャパシタ構造を製造する時の方法発明であり、すなわち、処理容器内の処理空間に保持された被処理体の表面に、金属含有ガスを原料ガスとして用いて金属材料の酸化膜よりなる高誘電体膜を堆積する成膜方法において、シリコン原子を含むシリコン含有高誘電体膜を形成するシリコン含有高誘電体膜形成工程と、シリコン原子を含まないシリコン無し高誘電体膜形成工程と、を有することを特徴とする成膜方法である。
この場合、例えば請求項７に規定するように、前記シリコン含有高誘電体膜形成工程は、前記シリコン無し高誘電体膜形成工程の直前の工程と直後の工程で行われている。
【００１０】
この場合、例えば請求項８に規定するように、前記シリコン含有高誘電体膜は、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴａＳｉＯｘ（ｘは正数）の内のいずれか１つ以上よりなる。
この場合、例えば請求項９に規定するように、前記シリコン無し高誘電体膜は、ＴａＯｘ、ＨｆＯｘ、ＺｒＯｘ（ｘは正数）、ＳＢＴ（Ｓｒ、Ｂｉ、Ｔａの酸化物）、ＢＳＴＯ（Ｂａ、Ｓｔ、Ｔｉの酸化物）、ＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉの酸化物）の内のいずれか１つよりなる。
この場合、例えば請求項１０に規定するように、前記シリコン含有高誘電体膜は金属含有ガスとシラン系ガスとを前記処理容器内に供給することにより堆積される。
【００１１】
また、この場合、請求項１１に規定するように、前記シラン系ガスは、前記金属含有ガスの供給の開始より所定の時間だけ先立って前記処理容器内への供給が開始される。
このように、金属含有ガスの供給の開始より所定の時間だけ先立ってシラン系ガスの供給を開始することにより、低温では比較的分解がし難いシラン系ガスの分解を促進させることが可能となる。
請求項１２に係る発明は、上記成膜方法の発明を実施するための装置発明であり、すなわち、被処理体に対して所定の成膜処理を施す成膜装置において、真空引き可能になされた処理容器と、前記被処理体を前記処理容器内において支持する被処理体支持手段と、前記被処理体を加熱する加熱手段と、シリコン含有高誘電体膜を形成する時に前記処理容器内へ原料ガスを供給する第１の原料ガス供給手段と、シリコン無し高誘電体膜を形成する時に前記処理容器内へ原料ガスを供給する第２の原料ガス供給手段と、前記原料ガスを予備的に加熱する予備加熱手段とを備えたことを特徴とする成膜装置である。
【００１２】
【発明の実施の形態】
以下に、本発明に係る成膜方法及び成膜装置の一実施例を添付図面に基づいて詳述する。
図１は本発明方法を実施する成膜装置を示す構成図、図２は本発明の成膜方法で形成されるキャパシタ構造の一例を示す概略断面図、図３は本発明の成膜方法の一例を示すフローチャート、図４はＨＴＢ（テトラ・ｔ−ブトキシハフニウム）ガスとモノシランガスとの供給のタイミングを示すタイミングチャートである。
ここでは、シリコン無し高誘電体膜としてタンタル酸化膜（Ｔａ２Ｏ５）を熱　　ＣＶＤにより成膜し、シリコン含有高誘電体膜としてハフニウムシリケート膜（ＨｆＳｉＯｘ）を熱ＣＶＤにより成膜する場合について説明する。
【００１３】
この成膜装置１０は、有天井の円筒体状の石英製の処理容器１２を有しており、この処理容器１２の下端部は開放されている。この処理容器１２は、内筒１２Ａとこれと同心状に配置される外筒１２Ｂとよりなる２重管構造になされており、この下端部は、例えばステンレス製のマニホールド１４が連結されてこれに支持されている。このマニホールド１４の外周には、接合用のフランジ部１６が設けられる。この処理容器１２は、内側に加熱手段として加熱ヒータ１８を配設した円筒体状の断熱材２０により被われており、加熱炉を形成している。
マニホールド１４の下部側壁には、原料ガスを導入するための原料ガス供給手段が設けられている。具体的には、この原料ガス供給手段は、シリコン含有高誘電体膜を形成する時の原料ガスを供給する第１の原料ガス供給手段２２と、シリコン無し高誘電体膜を形成する時の原料ガスを供給する第２の原料ガス供給手段２４とにより、主に構成されている。
【００１４】
上記第１の原料ガス供給手段２２は、ここでは２種類の原料ガスを供給するために２つのノズル２６Ａ、２６Ｂを有しており、これらが上記マニホールド１４の側壁を貫通して設けられる。ここで上記２種類のガスとしては、ＰＥＴよりなる原料ガスとＯ２　ガスとが用いられる。前述したようにＰＥＴは液状の原料なので、気化器にて蒸気化されて流量制御しつつ供給され、その供給系は、図示されてないが、再液化防止のために例えばテープヒータ等が巻回されて１５０〜１８０℃程度に加熱維持されて流れてくる。
【００１５】
また、上記第２の原料ガス供給手段２４は、ここでは２種類の原料ガスを供給するために２つのノズル２８Ａ、２８Ｂを有しており、これらが上記マニホールド１４の側壁を貫通して設けられる。ここで上記２種類のガスとしては、ＨＴＢ（Ｈｆ（ＯＣ４　Ｈ９　）４　：テトラ・ｔ−ブトキシハフニウム）よりなる原料ガスとシラン系ガス、例えばＳｉＨ４　（モノシラン）ガスとが用いられる。前述したようにＰＥＴと同様に、上記ＨＴＢは液状の原料なので、気化器にて蒸気化されて流量制御しつつ供給され、その供給系は、図示されてないが、再液化防止のために例えばテープヒータ等が巻回されて５０〜１５０℃程度に加熱維持されて流れてくる。
【００１６】
その他に必要なガスとして、不活性ガスとして例えばＮ２　ガスを供給するノズル３０Ａ及び堆積膜の改質時に用いるオゾン（Ｏ３　）ガスを供給するノズル３０Ｂ等が上記マニホールド１４の側壁を貫通して設けられる。上記ガスは、当然のこととして、マスフローコントローラのような流量制御器により必要に応じて流量制御されつつ供給されるようになっている。
そして、このマニホールド１４に上記内筒１２Ａと外筒１２Ｂとの間の間隙に連通する比較的大口径の排気口３２を設けている。この排気口３２には、排気ポンプを介設した図示しない排気系が接続される。上記マニホールド１４の下端開口部を密閉するためにキャップ部３４が設けられ、このキャップ部３４はボートエレベータのごとき昇降機構３６により一体的に昇降（ロード或いはアンロード）される。
【００１７】
具体的には、上記キャップ部３４を貫通させて回転軸３８が設けられ、この回転軸３８の上端にテーブル４０が設けられる。上記回転軸３８の貫通部には気密性を維持しつつこの回転を許容する磁性流体シール４２等が介在される。このテーブル４０上に保温筒４４を設置し、この上に被処理体である半導体ウエハＷを所定のピッチで多段に載置した石英製の被処理体支持手段としてウエハボート４６が載置されている。上記保温筒４４は、全体が石英ガラスよりなり、具体的には複数の石英支柱４８に支持されて互いに連結された３つの石英発熱板５０を有している。そして、この３つの各石英発熱板５０内には、予備加熱手段として予備加熱用抵抗発熱体５２が埋め込まれており、この予備加熱用抵抗発熱体５２を介してこの保温筒４４の全体を所定の温度に加熱することにより、この周囲の空間に予備加熱空間５４を形成している。尚、図中、５６はＯリング等のシール部材である。
【００１８】
次に、以上のように構成された成膜装置を用いて行なわれる本発明方法及びこの方法によって形成されるキャパシタ構造について説明する。
まず、本発明のキャパシタ構造の特徴は、下部電極膜と上部電極膜との間に、タンタル酸化膜などのようにシリコン原子が含まれないシリコン無し高誘電体膜の他に、ハフニウムシリケート（ＨｆＳｉＯｘ）等よりなるシリコン原子を含むシリコン含有高誘電体膜を少なくとも一層介在させるようにした点である。
上記キャパシタ構造の一例は図２に示されている。尚、図６中に示される部分と同一構成部材については同一参照符号が付されている。図２（Ａ）に示す第１実施例の場合には、被処理体であるシリコン基板等よりなる半導体ウエハ２の表面に、下部電極４、ハフニウムシリケート等よりなるシリコン含有高誘電体膜６０、酸化タンタル等よりなるシリコン無し高誘電体膜（タンタル酸化膜）６及び上部電極８がこの順序で順次積層されて形成されている。尚、後述するように上記下部電極４や上部電極８は、上記成膜装置とは異なる別装置のスパッタ装置等で形成される。
【００１９】
図２（Ｂ）に示す第２実施例の場合には、被処理体であるシリコン基板等よりなる半導体ウエハ２の表面に、下部電極４、酸化タンタル等よりなるシリコン無し高誘電体膜（タンタル酸化膜）６、ハフニウムシリケート等よりなるシリコン含有高誘電体膜６２及び上部電極８がこの順序で順次積層されて形成されている。
図２（Ｃ）に示す第３実施例の場合には、被処理体であるシリコン基板等よりなる半導体ウエハ２の表面に、下部電極４、ハフニウムシリケート等よりなるシリコン含有高誘電体膜６０、酸化タンタル等よりなるシリコン無し高誘電体膜（タンタル酸化膜）６、ハフニウムシリケート等よりなる第２のシリコン含有高誘電体膜６２及び上部電極８がこの順序で順次積層されて形成されている。
そして、上記したような高誘電体膜を形成するには、シリコン原子を含むシリコン含有高誘電体膜を形成するシリコン含有高誘電体膜形成工程と、シリコン原子を含まないシリコン無し高誘電体膜形成工程とを、図２に示したような膜積層構造ができるように適宜組み合わせて行えばよい。
【００２０】
以下に、高誘電体膜の成膜方法を具体的に説明する。
まず、昇降機構３６を降下させたアンロード状態において、ウエハボート４６に未処理の半導体ウエハＷを多段に載置し、昇降機構３６を上昇駆動させる。尚、これらの半導体ウエハＷには、前工程にて、図２に示したような下部電極４がスパッタ装置等で室温〜２００℃程度の温度範囲内にてスパッタリングにより堆積されており、更に所定の形状にパターンニングがなされている。この下部電極４の材料は、前述したように、チタンナイトライド（ＴｉＮ）やＲｕ（ルテニウム）等よりなる。
上記昇降機構３６の駆動により、キャップ部３４は次第に上昇して多数枚、例えば８インチウエハを５０〜１００枚程度を多段に載置したウエハボート４６は処理容器１２の下端開口部より内部へ搬入されてロードされ、最終的にこの開口部はキャップ部３４により閉じられて、処理容器１２内を密閉することになる。
【００２１】
そして、半導体ウエハＷを所定のプロセス温度まで昇温して維持しつつ処理容器１２内を真空引きし、所定の原料ガス等のプロセスガスを供給して所定のプロセス圧力に維持する。
各ノズルから供給されたプロセスガスは、内筒１２Ａ内をウエハＷと接触しつつ上昇し、天井部にて折り返して内筒１２Ａと外筒１２Ｂとの間の間隙を流下して排気口３２から排出されるようになっている。
上述のように所定のプロセスガスを処理容器１２内へ供給して、シリコン含有高誘電体膜形成工程やシリコン無し高誘電体膜形成工程が所定の順序で連続的に行われることになる。
【００２２】
図３は各工程のフローチャートを示しており、図２（Ａ）に示す第１実施例のキャパシタ構造を製造する場合には、図３（Ａ）に示すように、まず、シリコン含有高誘電体膜形成工程を行い、次に、多量のＮ２　ガスを供給して残留するプロセスガスを排除するＮ２　パージ工程を行い、次に、シリコン無し高誘電体膜形成工程を行い、最後にオゾンガスを供給して今までの堆積膜の改質を実行する改質工程を行う。
図２（Ｂ）に示す第２実施例のキャパシタ構造を製造する場合には、図３（Ｂ）に示すように、まず、シリコン無し高誘電体膜形成工程を行い、次にＮ２　パージ工程を行い、次に、シリコン含有高誘電体膜形成工程を行い、最後にオゾンガスを供給して改質工程を行う。
図２（Ｃ）に示す第３実施例のキャパシタ構造を製造する場合には、図３（Ｃ）に示すように、まず、シリコン含有高誘電体膜形成工程を行い、次にＮ２　パージ工程を行い、次に、シリコン無し高誘電体膜形成工程を行い、次にＮ２　パージ工程を行い、次に、シリコン含有高誘電体膜形成工程を行い、最後にオゾンガスを供給して改質工程を行う。
【００２３】
次に、上記各工程について詳しく説明する。
まず、シラン含有高誘電体形成工程では、金属含有ガスとして例えば有機系の材料であるＨＴＢとシラン系ガスであるモノシラン（ＳｉＨ４　）とを原料ガスとして用いる。上記ＨＴＢは、室温で液体なので前述したＰＥＴと同様に気化器で気化させ、或いは加熱しつつ不活性ガス等でバブリングして気化させて用いる。ガス流量は、モノシランは例えば３００ｓｃｃｍ程度、ＨＴＢは０．１ｃｃ／ｍｉｎ（液体換算）程度である。プロセス温度は２６０℃程度、プロセス圧力は４０Ｐａ程度である。
上記ＨＴＢとモノシランガスを処理容器１２内へ供給することにより、両ガスが分解反応を示して、ウエハＷ上にシリコン含有高誘電体膜６０、６２としてここでは、ハフニウムシリケート（ＨｆＳｉＯｘ）膜が堆積される。この膜厚は、必要とする特性にもよるが、例えば８ｎｍ程度である。
【００２４】
ここで処理容器１２内へプロセスガスを導入する際には、保温筒４４に設けた予備加熱発熱体５２を所定の温度、すなわち原料ガスであるＨＴＢガスが部分的に分解されるような温度、例えば５０〜１５０℃程度に加熱しておく。すると、この予備加熱用発熱体５２により加熱された予備加熱空間５４に流れたＨＴＢガスは加熱されて部分的に分解が行われる。この部分的分解が行われたＨＴＢガスは上記モノシランガスと混合しつつ処理容器１２内を上昇しつつウエハＷの表面と接触してここにハフニウムシリケート膜を形成することになる。
また、上述のようにＨＴＢガスとモノシランガスとを供給する場合、図４に示すように、モノシランガスの供給の開始時点を、ＨＴＢガスの供給の開始時点よりも、所定の時間、例えば２〜３分程度の数分間だけ先立つように早めるのが好ましい。この場合には、先に供給される分解し難いモノシランガスの雰囲気中に分解が比較的容易なＨＴＢガスが混合されて行くような状態になるので、両ガスの相乗効果によりモノシランガスの分解がし易くなってこの分解が促進されることにより、成膜処理を効率的に行うことが可能となる。
【００２５】
次に、シラン無し高誘電体形成工程では、金属含有ガスとして例えば有機系の材料であるＰＥＴと酸化ガスであるＯ２　ガスとを原料ガスとして用いる。上記ＰＥＴは、室温で液体なので前述したように気化器で気化させ、或いは加熱しつつ不活性ガス等でバブリングして気化させて用いる。ガス流量は、Ｏ２　ガスは例えば１０００ｓｃｃｍ程度、ＰＥＴは０．４ｃｃ／ｍｉｎ（液体換算）程度である。プロセス温度は４００℃程度、プロセス圧力は４０Ｐａ程度である。
上記ＰＥＴとＯ２　ガスを処理容器１２内へ供給することにより、両ガスが分解反応を示して、ウエハＷ上にシリコン無し高誘電体膜６としてここでは、タンタル酸化膜（Ｔａ２　Ｏ５　）膜が堆積される。この膜厚は、必要とする特性にもよるが、例えば６０ｎｍ程度である。
【００２６】
ここで処理容器１２内へプロセスガスを導入する際には、保温筒４４に設けた予備加熱発熱体５２を所定の温度、すなわち原料ガスであるＰＥＴガスが部分的に分解されるように、例えば２００〜６００℃程度に加熱しておく。すると、この予備加熱用発熱体５２により加熱された予備加熱空間５４に流れたＰＥＴガスは加熱されて部分的に分解が行われる。この部分的分解が行われたＰＥＴガスは上記Ｏ２　ガスと混合しつつ処理容器１２内を上昇しつつウエハＷの表面と接触してここにタンタル酸化膜を形成することになる。
上述のようにして、所定の高誘電体膜が形成されて改質処理もなされたウエハＷは、成膜装置からアンロードすることにより取り出され、この上面に、前述したようにスパッタ装置ににより低温で上部電極膜８が形成されることになる。
【００２７】
ここで上記した本発明のキャパシタ構造と従来のキャパシタ構造についてリーク電流の評価を行ったので、その評価結果について説明する。
図５は本発明のキャパシタ構造と従来のキャパシタ構造の電圧とリーク電流との関係を示す特性曲線を示すグラフである。図５（Ａ）は従来のキャパシタ構造（図６参照）の特性曲線を示し、図５（Ｂ）は本発明の第１実施例及び第２実施例（図２（Ａ）及び図２（Ｂ）参照）の特性曲線を示し、図５（Ｃ）は本発明の第３実施例（図２（Ｃ）参照）の特性曲線を示す。
図５（Ａ）に示す従来のキャパシタ構造の場合には、電圧を正負に振ると、電圧値が大きくなるに従って、リーク電流は印加電圧が±３Ｖ程度を越えて大きくなると、略２次曲線的に増加しており、好ましくない特性を示している。例えば印加電圧が±５Ｖの時にはリーク電流が１０−５Ａ（アンペア）／ｃｍ２　程度に達している。
【００２８】
これに対して、図５（Ｂ）に示すように本発明の第１実施例（シリコン含有高誘電体膜を下部電極膜４との界面に形成する場合）及び第２実施例（シリコン含有高誘電体膜を上部電極膜８との界面に形成する場合）の場合には、電圧を＋方向へ振っても−方向へ振ってもリーク電流は僅かしか増加しておらず、非常に良好な特性を示していることが判明した。例えば印加電圧が±５Ｖの時にはリーク電流が１０−７〜１０−８Ａ／ｃｍ２　程度に達している。
この場合、電圧を＋方向へ振った時には、特に、第２実施例よりも第１実施例のリーク電流が大幅に抑制されて良好な特性を示しており、逆に、電圧を−方向へ振った時には、特に、第１実施例よりも第２実施例のリーク電流が大幅に抑制されて良好な特性を示している。
【００２９】
この理由は、下部電極膜４と上部電極膜８の熱履歴の差に起因するものと思われる。すなわち、図２（Ａ）に示す第１実施例の場合には、スパッタリングで形成された下部電極膜４は、シリコン含有高誘電体膜６０やシリコン無し高誘電体膜６をＣＶＤ処理により成膜する際に高温に晒されることから、下部電極膜４とシリコン含有高誘電膜６０との界面が熱修復されて電気特性が良好となる。これに対して、第２実施例の場合には、上部電極膜８の形成後にはＣＶＤ処理を行わないので、上部電極膜８とシリコン含有高誘電体膜６２との間の界面が熱修復される機会がなくなり、この結果、電気特性が劣化したままの状態となるからである。
【００３０】
更に、図５（Ｃ）に示すように、本発明の第３実施例の場合には、電圧を＋方向へ振っても−方向へ振っても、共にリーク電流はほんの僅かしか増加しておらず、最も優れた特性曲線を示していることが判明した。例えば印加電圧が±５Ｖの時にはリーク電流が１０−８Ａ／ｃｍ２　程度に達している。
また、キャパシタ構造に印加する印加電圧に対する容量の変化についても検討したところ、本発明のキャパシタ構造の場合には、従来のキャパシタ構造に対して容量の変化は非常に少なく、良好な特性を示すことも判明した。
尚、上記した各プロセス条件は単に一例を示したに過ぎず、ガス流量、温度、圧力等は上記したものに限定されない。
また、上記各実施例ではシリコン無し高誘電体膜６は一層しか形成していないが、これを複数層に分割して形成し、更に、これらの間にシリコン含有高誘電体膜を介在させて、キャパシタ構造の絶縁層全体として多層構造とするようにしてもよい。
【００３１】
また、上記各実施例ではシリコン含有高誘電体膜としてＨｆＳｉＯｘを用いた場合を例にとって説明したが、これに限定されず、他の高誘電体膜、例えばＺｒＳｉＯｘ、ＴａＳｉＯｘ等を用いるようにしてもよい。
また更に、上記各実施例ではシリコン無し高誘電体膜としてＴａ２　Ｏ５　（ＴａＯｘ）、ＳＢＴ（Ｓｒ、Ｂｉ、Ｔａの酸化物）、ＢＳＴＯ（Ｂａ、Ｓｔ、Ｔｉの酸化物）、ＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉの酸化物）等を用いてもよい。
また、ここでは原料ガスを加熱する予備加熱手段５２を処理容器１２内へ設けるようにしたが、これに限定されず、この予備加熱手段を原料ガスを流す配管類に介設させるようにしてもよい。
【００３２】
更には、処理容器１２の形状も２重管構造に限定されず、いわゆる単管構造の処理容器を採用してもよい。また、ここではシラン系ガスとしてモノシラン（ＳｉＨ４　）を用いた場合を説明したが、これに限定されず、ジシラン（Ｓｉ２　Ｈ６　）、ジクロルシラン（Ｓｉ２　Ｈ２　Ｃｌ２　）、ＴＥＯＳ等も用いることができる。また、上記したキャパシタ構造は多層積層素子のバックエンド側のキャパシタ構造にもフロントエンド側のキャパシタ構造にも適用できるのは勿論である。
また、以上の各実施例では、一度に多数枚のウエハを処理するバッチ式の成膜装置を例にとって説明したが、これに限定されず、ウエハを１枚ずつ処理する、いわゆる枚葉式の成膜装置についても適用できるのは勿論である。
また、被処理体についても半導体ウエハに限定されず、ＬＣＤ基板やガラス基板に対しても本発明を適用することができる。
【００３３】
【発明の効果】
以上説明したように、本発明のキャパシタ構造、成膜方法及び成膜装置によれば、次のように優れた作用効果を発揮することができる。
請求項１〜１０、１２に係る発明によれば、下部電極膜と上部電極膜との間に、シリコン無し高誘電体膜と少なくとも一層のシリコン含有高誘電体膜を介在させるようにしたので、膜厚を過度に大きくすることなく、動作時の印加電圧を高くしてもリーク電流を低くでき、しかも、印加電圧に対する容量の変化を極力抑制することができる。
請求項１１に係る発明によれば、金属含有ガスの供給の開始より所定の時間だけ先立ってシラン系ガスの供給を開始することにより、低温では比較的分解がし難いシラン系ガスの分解を促進させることができる。
【図面の簡単な説明】
【図１】本発明方法を実施する成膜装置を示す構成図である。
【図２】本発明の成膜方法で形成されるキャパシタ構造の一例を示す概略断面図である。
【図３】本発明の成膜方法の一例を示すフローチャートである。
【図４】ＨＴＢ（テトラ・ｔ−ブトキシハフニウム）ガスとモノシランガスとの供給のタイミングを示すタイミングチャートである。
【図５】本発明のキャパシタ構造と従来のキャパシタ構造の電圧とリーク電流との関係を示す特性曲線を示すグラフである。
【図６】ＭＩＭ構造のキャパシタ構造を示す概略構成図である。
【符号の説明】
２　半導体ウエハ（被処理体）
４　下部電極膜
６　シリコン無し高誘電体膜
８　上部電極膜
１０　成膜装置
１２　処理容器
１８　加熱ヒータ（加熱手段）
２２　第１の原料ガス供給手段
２４　第２の原料ガス供給手段
４６　ウエハボート
５２　予備加熱用抵抗発熱体（予備加熱手段）
６０，６２　シリコン含有高誘電体膜

Claims (12)

  1. 金属膜、或いは金属化合物膜よりなる下部電極膜と、
    金属膜、或いは金属化合物膜よりなる上部電極膜と、
    前記下部電極膜と前記上部電極膜との間に介設されてシリコン原子が含まれないシリコン無し高誘電体膜と、
    を有するキャパシタ構造において、
    前記下部電極と前記上部電極との間に、前記シリコン無し高誘電体膜に加えて、シリコン原子を含むシリコン含有高誘電体膜を少なくとも一層介在させるように構成したことを特徴とするキャパシタ構造。
  2. 前記シリコン含有高誘電体膜は、前記下部電極と前記シリコン無し高誘電体膜との間に介在されることを特徴とする請求項１記載のキャパシタ構造。
  3. 前記シリコン含有高誘電体膜は、前記上部電極と前記シリコン無し高誘電体膜との間に介在されることを特徴とする請求項１または２記載のキャパシタ構造。
  4. 前記シリコン含有高誘電体膜は、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴａＳｉＯｘ（ｘは正数）の内のいずれか１つ以上よりなることを特徴とする請求項１乃至３のいずれかに記載のキャパシタ構造。
  5. 前記シリコン無し高誘電体膜は、ＴａＯｘ、ＨｆＯｘ、ＺｒＯｘ（ｘは正数）、ＳＢＴ（Ｓｒ、Ｂｉ、Ｔａの酸化物）、ＢＳＴＯ（Ｂａ、Ｓｔ、Ｔｉの酸化物）、ＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉの酸化物）の内のいずれか１つよりなることを特徴とする請求項１乃至４のいずれかに記載のキャパシタ構造。
  6. 処理容器内の処理空間に保持された被処理体の表面に、金属含有ガスを原料ガスとして用いて金属材料の酸化膜よりなる高誘電体膜を堆積する成膜方法において、
    シリコン原子を含むシリコン含有高誘電体膜を形成するシリコン含有高誘電体膜形成工程と、
    シリコン原子を含まないシリコン無し高誘電体膜形成工程と、
    を有することを特徴とする成膜方法。
  7. 前記シリコン含有高誘電体膜形成工程は、前記シリコン無し高誘電体膜形成工程の直前の工程と直後の工程で行われていることを特徴とする請求項６記載の成膜方法。
  8. 前記シリコン含有高誘電体膜は、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴａＳｉＯｘ（ｘは正数）の内のいずれか１つ以上よりなることを特徴とする請求項６または７記載の成膜方法。
  9. 前記シリコン無し高誘電体膜は、ＴａＯｘ、ＨｆＯｘ、ＺｒＯｘ（ｘは正数）、ＳＢＴ（Ｓｒ、Ｂｉ、Ｔａの酸化物）、ＢＳＴＯ（Ｂａ、Ｓｔ、Ｔｉの酸化物）、ＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉの酸化物）の内のいずれか１つよりなることを特徴とする請求項６乃至８のいずれかに記載の成膜方法。
  10. 前記シリコン含有高誘電体膜は金属含有ガスとシラン系ガスとを前記処理容器内に供給することにより堆積されることを特徴とする請求項６乃至９のいずれかに記載の成膜方法。
  11. 前記シラン系ガスは、前記金属含有ガスの供給の開始より所定の時間だけ先立って前記処理容器内への供給が開始されることを特徴とする請求項１０記載の成膜方法。
  12. 被処理体に対して所定の成膜処理を施す成膜装置において、真空引き可能になされた処理容器と、前記被処理体を前記処理容器内において支持する被処理体支持手段と、前記被処理体を加熱する加熱手段と、シリコン含有高誘電体膜を形成する時に前記処理容器内へ原料ガスを供給する第１の原料ガス供給手段と、シリコン無し高誘電体膜を形成する時に前記処理容器内へ原料ガスを供給する第２の原料ガス供給手段と、前記原料ガスを予備的に加熱する予備加熱手段とを備えたことを特徴とする成膜装置。
JP2002236098A 2002-08-13 2002-08-13 キャパシタ構造、成膜方法及び成膜装置 Pending JP2004079687A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002236098A JP2004079687A (ja) 2002-08-13 2002-08-13 キャパシタ構造、成膜方法及び成膜装置
US10/639,773 US7041546B2 (en) 2002-08-13 2003-08-13 Film forming method for depositing a plurality of high-k dielectric films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002236098A JP2004079687A (ja) 2002-08-13 2002-08-13 キャパシタ構造、成膜方法及び成膜装置

Publications (1)

Publication Number Publication Date
JP2004079687A true JP2004079687A (ja) 2004-03-11

Family

ID=32020389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002236098A Pending JP2004079687A (ja) 2002-08-13 2002-08-13 キャパシタ構造、成膜方法及び成膜装置

Country Status (2)

Country Link
US (1) US7041546B2 (ja)
JP (1) JP2004079687A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096362A1 (ja) * 2004-03-31 2005-10-13 Tokyo Electron Limited 金属シリケート膜の成膜方法および装置、並びに半導体装置の製造方法
WO2009093633A1 (ja) * 2008-01-22 2009-07-30 Nec Corporation 容量素子を有する半導体装置
JP2010141256A (ja) * 2008-12-15 2010-06-24 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
US8237242B2 (en) 2006-08-03 2012-08-07 Sony Corporation Capacitor, method of producing the same, semiconductor device, and liquid crystal display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176081B2 (en) * 2004-05-20 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Low temperature method for metal deposition
JP4455225B2 (ja) * 2004-08-25 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
KR100703966B1 (ko) * 2005-01-19 2007-04-05 삼성전자주식회사 미세 전자 소자의 다층 유전막 및 그 제조 방법
JP4689324B2 (ja) * 2005-04-04 2011-05-25 東京エレクトロン株式会社 成膜装置、成膜方法および記録媒体
US8542475B2 (en) * 2009-10-09 2013-09-24 The Penn State Research Foundation Self healing high energy glass capacitors
US8921176B2 (en) 2012-06-11 2014-12-30 Freescale Semiconductor, Inc. Modified high-K gate dielectric stack
US9564310B1 (en) 2015-11-18 2017-02-07 International Business Machines Corporation Metal-insulator-metal capacitor fabrication with unitary sputtering process
KR102434565B1 (ko) * 2018-01-19 2022-08-19 미쓰비시덴키 가부시키가이샤 박층 캐패시터 및 박층 캐패시터의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017818A (en) * 1996-01-22 2000-01-25 Texas Instruments Incorporated Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density
US6713846B1 (en) * 2001-01-26 2004-03-30 Aviza Technology, Inc. Multilayer high κ dielectric films
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6867101B1 (en) * 2001-04-04 2005-03-15 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a nitride/high-k/nitride gate dielectric stack by atomic layer deposition (ALD) and a device thereby formed
US6790755B2 (en) * 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096362A1 (ja) * 2004-03-31 2005-10-13 Tokyo Electron Limited 金属シリケート膜の成膜方法および装置、並びに半導体装置の製造方法
JP2005294421A (ja) * 2004-03-31 2005-10-20 Tokyo Electron Ltd 成膜方法および成膜装置、ならびにゲート絶縁膜の形成方法
KR100832929B1 (ko) * 2004-03-31 2008-05-27 도쿄엘렉트론가부시키가이샤 금속 실리케이트막의 성막 방법 및 장치, 그리고 반도체장치의 제조 방법
JP4542807B2 (ja) * 2004-03-31 2010-09-15 東京エレクトロン株式会社 成膜方法および成膜装置、ならびにゲート絶縁膜の形成方法
US8237242B2 (en) 2006-08-03 2012-08-07 Sony Corporation Capacitor, method of producing the same, semiconductor device, and liquid crystal display device
WO2009093633A1 (ja) * 2008-01-22 2009-07-30 Nec Corporation 容量素子を有する半導体装置
US8810000B2 (en) 2008-01-22 2014-08-19 Renesas Electronics Corporation Semiconductor device comprising capacitive element
US9373679B2 (en) 2008-01-22 2016-06-21 Renesas Electronics Corporation Semiconductor device comprising capacitive element
JP2010141256A (ja) * 2008-12-15 2010-06-24 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US7041546B2 (en) 2006-05-09
US20040195653A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US7220461B2 (en) Method and apparatus for forming silicon oxide film
US6313047B2 (en) MOCVD method of tantalum oxide film
US6300212B1 (en) Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
US8580671B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP2004079687A (ja) キャパシタ構造、成膜方法及び成膜装置
US20060110533A1 (en) Methods and apparatus for forming a titanium nitride layer
JP2001148377A (ja) 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
JP2011014704A (ja) 半導体装置の製造方法及び基板処理システム
JPWO2007102333A1 (ja) ルテニウム膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP2002231656A (ja) 半導体集積回路装置の製造方法
WO2012090831A1 (ja) 半導体デバイスの製造方法および基板処理装置
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
JPWO2009041219A1 (ja) Ｓｒ−Ｔｉ−Ｏ系膜の成膜方法および記憶媒体
JP5675458B2 (ja) 成膜方法、成膜装置および記憶媒体
JP2011066345A (ja) 半導体装置の製造方法及び基板処理システム
TWI453824B (zh) Sr-Ti-O film forming method and memory medium
JP2010225989A (ja) 半導体装置の製造方法及び基板処理装置
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
JP2009158539A (ja) 半導体装置の製造方法
KR20040055458A (ko) 반도체 소자의 절연박막 형성방법
KR100656282B1 (ko) 캐패시터 제조 방법
JP2005209712A (ja) 半導体装置の製造方法および基板処理装置
KR20070004193A (ko) 막 형성 방법 및 이를 이용하는 커패시터 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071211