JP2005209712A - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JP2005209712A
JP2005209712A JP2004012056A JP2004012056A JP2005209712A JP 2005209712 A JP2005209712 A JP 2005209712A JP 2004012056 A JP2004012056 A JP 2004012056A JP 2004012056 A JP2004012056 A JP 2004012056A JP 2005209712 A JP2005209712 A JP 2005209712A
Authority
JP
Japan
Prior art keywords
chamber
wafer
film
processing
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004012056A
Other languages
English (en)
Inventor
義朗 ▲ひろせ▼
Yoshiro Hirose
Toru Tsunoda
徹 角田
Shinya Sasaki
伸也 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2004012056A priority Critical patent/JP2005209712A/ja
Publication of JP2005209712A publication Critical patent/JP2005209712A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】サーマルバジェットを低減し、生産性や特性を向上させる。
【解決手段】連続処理装置での連続処理は、ウエハを搬入室20から負圧移載室10を介してMMT装置70に搬送するステップS1と、ウエハ表面にプラズマ窒化膜をMMT装置70で形成する界面酸化防止膜の成膜ステップS2と、プラズマ窒化膜が形成されたウエハをMMT装置70から熱CVD装置200へ負圧移載室10を介して搬送するステップS3と、プラズマ窒化膜が形成されたウエハの上に酸化タンタル膜が熱CVD装置200で形成される金属酸化膜の成膜ステップS4と、酸化タンタル膜が形成されたウエハを熱CVD装置200からMMT装置70へ搬送する二回目のMMT装置70への搬送ステップS5と、ウエハの上に形成された酸化タンタル膜がMMT装置70でプラズマ酸化される金属酸化膜の膜質改善ステップS6とを備えている。
【選択図】図1

Description

本発明は、半導体装置の製造方法および基板処理装置に関し、特に、DRAM(Dynamic Random-Access Memory)やDRAM混載システムLSI(以下、DRAMという。)の製造方法において、半導体素子を含む集積回路が作り込まれる半導体ウエハ(以下、ウエハという。)に電気容量絶縁膜やゲート絶縁膜として適用される容量絶縁膜を形成するのに利用して有効なものに関する。
DRAMの高集積化に伴い、キャパシタや抵抗等を構成する絶縁体膜の薄膜化が要求されている。また、キャパシタの容量Cは理論的に、C=ε*S/d、で表されるように、面積Sおよび誘電率εに比例し、電極間距離dに反比例するので、薄膜化に加えて、高い誘電率を有する絶縁体膜(高誘電体膜)が要求されている。これらの要求に応える高誘電体膜としては金属誘電体膜、特に、タンタル(Ta)を含む誘電体膜が有望である。このタンタル含有膜によるキャパシタの製造プロセス(方法ないしは工程)としては、次のフローが考えられる。
(1)シリコンウエハに特定の不純物を一定量ドーピングして下部電極層を形成する。
(2)下部電極層上に酸素を遮断するためのバリア層、例えば、窒化珪素(Si3 4 )膜を形成する。
(3)バリア層上に酸化タンタル膜をCVD法によって成膜する。
(4)酸化タンタル膜の不動態化を促進すべくリモートプラズマ処理による酸化または紫外線オゾン(O3 )酸化等によって酸化タンタル膜をさらに酸化する。
(5)結晶化によって誘電率をより一層高めるために、酸化タンタル膜をアニール処理してタンタル含有誘電体膜とする。
(6)上部電極層として窒化チタン(TiN)等を成膜してMIS型のキャパシタ部材を得る。
ちなみに、バリア層の形成には、処理温度が約750℃でのRTN(Rapid Thermal Nitridation )処理による窒化珪素膜の形成が、主に適用されており、酸化タンタル膜の不動態化の促進には、処理温度が600℃以上でのリモートプラズマ処理による酸化または紫外線オゾン酸化が、適用されている。なお、酸化タンタル膜をCVD法によって成膜する技術を述べている例としては、特許文献1がある。
特開2000−340770号公報
しかし、DRAM混載システムLSIの製造方法においては、サーマルバジェット(Thermal Budget)を低減する観点から、タンタル含有膜によるキャパシタの製造工程の処理温度の低温化が要求されている。また、タンタル含有膜によるキャパシタの製造工程における各処理(ステップ)が、それぞれ別々の基板処理装置が使用されて実施され、しかも、各基板処理装置間をウエハキャリアによって運搬される場合には、手間が浪費されるばかりでなく、各処理後のウエハに時間に依存した自然酸化膜の増加や有機汚染等の悪影響を受け易い。特に、窒化珪素膜の形成後にこれらの悪影響を受けた場合には、バリア層の膜質の劣化や酸化タンタル膜の成膜におけるインキュベーションタイムの変動等を引き起こすために、DRAM混載システムLSIの特性が悪化する可能性がある。
本発明の目的は、サーマルバジェットを低減することができるとともに、生産性および特性を向上させることができる半導体装置の製造方法および基板処理装置を提供することにある。
本願において開示される発明のうち代表的なものは、次の通りである。
(1)基板を予備室から搬送室を介して第一処理室に搬送するステップと、
前記第一処理室において第一処理として前記基板の表面に界面酸化防止膜を形成するステップと、
前記第一処理が施された前記基板を前記第一処理室から前記搬送室を介して第二処理室へ搬送するステップと、
前記第二処理室において第二処理として前記界面酸化防止膜が形成された前記基板上に金属酸化膜を形成するステップと、
前記第二処理が施された前記基板を前記第二処理室から前記搬送室を介して第三処理室へ搬送するステップと、
前記第三処理室において第三処理として前記基板上に形成された前記金属酸化膜の膜質改善処理を施すステップと、
前記第三処理が施された前記基板を前記第三処理室から前記搬送室を介して前記予備室へ搬送するステップと、を備えていることを特徴とする半導体装置の製造方法。
(2)外部との間で基板を授受する予備室と、第一処理として前記基板の表面に界面酸化防止膜を形成する第一処理室と、第二処理として前記界面酸化防止膜が形成された前記基板上に金属酸化膜を形成する第二処理室と、第三処理として前記基板上に形成された前記金属酸化膜の膜質改善処理を施す第三処理室と、前記予備室と前記各処理室とを結び前記基板を搬送する搬送室と、を備えていることを特徴とする半導体装置の製造方法。
(3)前記(1)および前記(2)において、前記第一処理室と前記第三処理室とは同一の処理室であり、前記第一処理と前記第三処理とは同一の処理室において実施されることを特徴とする。
(4)前記(3)において、前記第一処理および前記第三処理は、マグネトロン型プラズマ源(Modified Magnetron Typed Plasma Source)を用いたプラズマ処理であることを特徴とする。
(5)前記(1)および前記(2)において、前記第一処理室および前記第三処理室は、マグネトロン型プラズマ源を用いたプラズマ処理を実施することを特徴とする。
(6)前記(1)および前記(2)において、前記第一処理はマグネトロン型プラズマ源を用いたプラズマ窒化処理であり、第三処理はマグネトロン型プラズマ源を用いたプラズマ酸化処理であることを特徴とする。
(7)前記(1)および前記(2)において、前記第二処理は熱CVDによる酸化タンタル膜の成膜であることを特徴とする。
(8)前記(1)および前記(2)において、前記予備室から前記搬送室を介して第一処理室に搬送される前記基板の表面には、HSG(Hemispherical Grain )、ポリシリコン、不純物がドープされたHSG、不純物がドープされたポリシリコン、ルテニウム(Ru)、白金(Pt)または窒化チタンが形成されていることを特徴とする。
本発明によれば、サーマルバジェットを低減することができるとともに、生産性および特性を向上させることができる。
以下、本発明の一実施の形態を図面に即して説明する。
図1は本発明の一実施の形態であるDRAMの製造方法におけるキャパシタの絶縁体膜形成工程を示すフローチャートである。図2以降は本発明の一実施の形態に係るマルチチャンバ型連続処理装置を示している。まず、本実施の形態に係るマルチチャンバ型連続処理装置について説明する。
本実施の形態において、本発明に係る基板処理装置は、界面酸化防止膜形成処理、金属酸化膜形成処理および金属酸化膜膜質改善処理を連続して処理するマルチチャンバ型連続処理装置(以下、連続処理装置という。)として構成されている。本実施の形態においては、ウエハキャリアとしてはFOUP(front opening unified pod 。以下、ポッドという。)が使用されている。以下の説明において、前後左右は図2を基準とする。すなわち、ウエハ移載室40側が前側、その反対側すなわちウエハ移載室10側が後側、搬入用予備室20側が左側、搬出用予備室30側が右側とする。
図2および図3に示されているように、連続処理装置は大気圧未満の圧力(負圧)に耐えるロードロックチャンバ構造に構成されたウエハ移載室(以下、負圧移載室という。)10を備えており、負圧移載室10の筐体(以下、負圧移載室筐体という。)11は平面視が六角形で上下両端が閉塞した箱形状に形成されている。負圧移載室10の中央部には負圧下でウエハWを移載するウエハ移載装置(以下、負圧移載装置という。)12が設置されており、負圧移載装置12はスカラ形ロボット(selective compliance assembly robot arm SCARA)によって構成されており、負圧移載室筐体11の底壁に設置されたエレベータ13によって気密シールを維持しつつ昇降するように構成されている。負圧移載装置12は上側に位置するアーム(以下、上側アームという。)14と、下側に位置するアーム(以下、下側アームという。)15とを備えており、上側アーム14と下側アーム15の先端部にはウエハWを下から支持する二股のフォーク形状に形成された上側エンドエフェクタ16および下側エンドエフェクタ17がそれぞれ取り付けられている。
負圧移載室筐体11の六枚の側壁のうち正面側に位置する二枚の側壁には、搬入用予備室(以下、搬入室という。)20と搬出用予備室(以下、搬出室という。)30とがそれぞれ隣接して連結されている。搬入室20の筐体(以下、搬入室筐体という。)21および搬出室30の筐体(以下、搬出室筐体という。)31のそれぞれは、平面視が大略四角形で上下両端が閉塞した箱形状に形成されているとともに、負圧に耐え得るロードロックチャンバ構造に構成されている。互いに隣接した搬入室筐体21の側壁および負圧移載室筐体11の側壁には搬入口22、23がそれぞれ開設されており、負圧移載室10側の搬入口23には搬入口22、23を開閉するゲートバルブ24が設置されている。互いに隣接した搬出室筐体31の側壁および負圧移載室筐体11の側壁には搬出口32、33がそれぞれ開設されており、負圧移載室10側の搬出口33には搬出口32、33を開閉するゲートバルブ34が設置されている。搬入室20には搬入室用仮置き台25が設置され、搬出室30には搬出室用仮置き台35が設置されている。
搬入室20および搬出室30の前側には、大気圧以上の圧力(正圧)を維持可能な構造に構成されたウエハ移載室(以下、正圧移載室という。)40が隣接して連結されており、正圧移載室40の筐体(以下、正圧移載室筐体という。)41は平面視が横長の長方形で上下両端が閉塞した箱形状に形成されている。正圧移載室40には正圧下でウエハWを移載するウエハ移載装置(以下、正圧移載装置という。)42が設置されており、正圧移載装置42はスカラ形ロボットによって二枚のウエハを同時に搬送し得るように構成されている。正圧移載装置42は正圧移載室40に設置されたエレベータ43によって昇降されるように構成されているとともに、リニアアクチュエータ44によって左右方向に往復移動されるように構成されている。
互いに隣接した搬入室筐体21の側壁および正圧移載室筐体41の側壁には搬入口26、27がそれぞれ開設されており、正圧移載室40側の搬入口27には搬入口26、27を開閉するゲートバルブ28が設置されている。互いに隣接した搬出室筐体31の側壁および正圧移載室筐体41の側壁には搬出口36、37がそれぞれ開設されており、正圧移載室40側の搬出口37には搬出口36、37を開閉するゲートバルブ38が設置されている。図2に示されているように、正圧移載室40の左側にはノッチ合わせ装置45が設置されている。また、図3に示されているように、正圧移載室40の上部にはクリーンエアを供給するクリーンユニット46が設置されている。
図2および図3に示されているように、正圧移載室筐体41の正面壁には三つのウエハ搬入搬出口47、48、49が左右方向に並べられて開設されており、これらのウエハ搬入搬出口47、48、49はウエハWを正圧移載室40に対して搬入搬出し得るように設定されている。これらのウエハ搬入搬出口47、48、49にはポッドオープナ50がそれぞれ設置されている。ポッドオープナ50はポッドPを載置する載置台51と、載置台51に載置されたポッドPのキャップを着脱するキャップ着脱機構52とを備えており、載置台51に載置されたポッドPのキャップをキャップ着脱機構52によって着脱することにより、ポッドPのウエハ出し入れ口を開閉するようになっている。ポッドオープナ50の載置台51に対してはポッドPが、図示しない工程内搬送装置(RGV)によって供給および排出されるようになっている。したがって、載置台51によってキャリアステージとしてのポッドステージが構成されていることになる。
図2に示されているように、負圧移載室筐体11の六枚の側壁のうち背面側に位置する二枚の側壁には、第一処理ユニット(チャンバ)61および第二処理ユニット62がそれぞれ隣接して連結されている。また、負圧移載室筐体11における六枚の側壁のうちの残りの互いに対向する二枚の側壁には、第一クーリングユニット63および第二クーリングユニット64がそれぞれ連結されており、第一クーリングユニット63および第二クーリングユニット64はいずれも処理済みのウエハWを冷却するように構成されている。第一処理ユニット61にはマグネトロン型プラズマ源を用いた処理装置(以下、MMT装置という。)が使用されており、第一処理としての界面酸化防止膜形成処理と、第三処理としての金属酸化膜膜質改善処理をそれぞれ実施するように設定されている。第二処理ユニット62には熱CVD装置が使用されており、第二処理としての金属酸化膜形成処理を実施するように構成されている。
第一処理ユニット61に使用されたMMT装置70は、図4に示されているように構成されている。図4に示されているように、MMT装置70は処理室71を備えており、処理室71は下側容器72と、下側容器72の上に被せられた上側容器73とから構成されている。上側容器73はドーム型の酸化アルミニウムまたは石英で形成されており、下側容器72はアルミニウムで形成されている。上側容器73の上部にはガス分散空間であるバッファ室75を形成するシャワーヘッド74が設けられており、下壁にはガスを噴出する噴出口であるガス噴出孔77を有するシャワープレート76が形成されている。シャワーヘッド74の上壁にはガス導入口78が開設されており、ガス導入口78にはガスを供給する供給管であるガス供給管79が接続されている。ガス供給管79は開閉弁80と、マスフローコントローラ81とを介してガス供給装置(図示せず)に接続されている。下側容器72の側壁には排気口82が開設されており、排気口82は排気管83により圧力調整弁84と開閉弁85とを介して排気装置である真空ポンプ86に接続されている。さらに、下側容器72の側壁の他の位置には仕切弁となるゲートバルブ87が設けられている。そして、ゲートバルブ87が開いている時にはウエハWが処理室71に負圧移載装置によって搬入および搬出され、ゲートバルブ87が閉じている時には処理室71は気密に維持される。
上側容器73の外側には反応ガスを励起させる放電手段として筒状(好適には円筒状)の筒状電極91が同心円に敷設されており、筒状電極91は処理室71のプラズマ生成領域90を囲んでいる。筒状電極91には高周波電力を印加する高周波電源93がインピーダンスの整合を行う整合器92を介して接続されている。筒状電極91の外側には筒状(好適には円筒状)の磁界形成手段である筒状磁石94が同心円に敷設されており、筒状磁石94は筒状電極91の外側の表面の上下端近傍に配置されている。上下の筒状磁石94、94は処理室71の半径方向に沿った両端(内周端と外周端)に磁極を持ち、上下の筒状磁石94、94の磁極の向きが逆向きに設定されている。したがって、内周部の磁極同士が異極となっており、これにより、筒状電極91の内周面に沿って円筒軸方向に磁力線を形成するようになっている。筒状電極91および筒状磁石94の周囲には電界や磁界を有効に遮蔽する遮蔽板95が設置されており、遮蔽板95は筒状電極91および筒状磁石94で形成される電界や磁界を外部環境等に悪影響を及ぼさないように遮蔽している。
下側容器72の中心部にはエレベータによって昇降駆動されるサセプタ昇降軸96が垂直方向に昇降するように支承されており、サセプタ昇降軸96の処理室71側の上端にはウエハWを保持するための保持手段としてのサセプタ99が水平に設置されている。サセプタ昇降軸96は下側容器72と絶縁されており、下側容器72の底面上におけるサセプタ昇降軸96の外方には三本の突き上げピン97が垂直に立設されている。三本の突き上げピン97はサセプタ昇降軸96の下降時にサセプタ99に開設された三個の挿通孔98を下から挿通して、サセプタ99の上に保持されたウエハWを突き上げるように構成されている。サセプタ99は誘電体である石英によってウエハWよりも大径の円盤形状に形成されており、ヒータ(図示せず)が内蔵されている。サセプタ99にはインピーダンスを調整するインピーダンス調整器100が電気的に接続されている。インピーダンス調整器100はコイルや可変コンデンサから構成されており、コイルのパターン数や可変コンデンサの容量値を制御することによって、サセプタ99を介してウエハWの電位を制御し得るようになっている。
また、図4に示されているように、MMT装置70はコンピュータ等によって構成された制御手段であるコントローラ101を備えており、コントローラ101は開閉弁80、マスフローコントローラ81、圧力調整弁84、開閉弁85、真空ポンプ86、ゲートバルブ87、整合器92、高周波電源93、サセプタ昇降軸駆動装置、インピーダンス調整器100等に接続されて、それらを制御するように構成されている。
次に、以上の構成に係るMMT装置の作用を説明する。
ウエハWは処理室71に負圧移載装置12によってゲートバルブ87から搬入され、サセプタ99の上に移載される。この際、まず、サセプタ99がサセプタ昇降軸96によって下降され、突上げピン97の先端がサセプタ99の挿通孔98を挿通してサセプタ99の上面よりも所定の高さ分だけ突き出される。続いて、下側容器72に設けられたゲートバルブ87が開かれて、ウエハWが負圧移載装置12によって搬入され、三本の突き上げピン97の上端間に移載される。ウエハWを突き上げピン97に移載したウエハ移載装置が処理室71の外へ退避すると、ゲートバルブ87が閉まり、サセプタ99がサセプタ昇降軸96により上昇され、ウエハWが突き上げピン97の上からサセプタ99に受け渡される。
サセプタ99のヒータは予め加熱されており、サセプタ99に保持されたウエハWを室温〜500℃の範囲内で所定の処理温度に加熱する。処理室71の圧力は0.1〜100Paの範囲内に真空ポンプ86および圧力調整弁84によって維持される。ウエハWが処理温度に加熱されると、反応ガスが処理室71にガス導入口78からシャワープレート76のガス噴出孔77を介してシャワー状に導入される。同時に、150〜200Wの高周波電力が筒状電極91に高周波電源93から整合器92を介して印加される。この際、インピーダンス調整器100は予め所望のインピーダンス値に制御しておく。筒状磁石94、94の磁界の影響を受けてマグネトロン放電が発生し、ウエハWの上方空間に電荷をトラップしてプラズマ生成領域90に高密度プラズマが生成される。そして、生成された高密度プラズマにより、サセプタ99上のウエハWの表面にプラズマ処理が施される。表面処理が終わったウエハWは、負圧移載装置12によって搬入時と逆の手順で処理室71の外へ搬送される。
なお、コントローラ101により高周波電源93の電力ON・OFF、整合器92の調整、開閉弁80の開閉、マスフローコントローラ81の流量、圧力調整弁84の弁開度、開閉弁85の開閉、真空ポンプ86の起動・停止、サセプタ昇降軸96の昇降動作、ゲートバルブ87の開閉、サセプタ99のヒータに高周波電力を印加する高周波電源への電力ON・OFFをそれぞれを制御している。
第二処理ユニット62に使用された枚葉式ホットウオール形CVD装置(以下、熱CVD装置という。)200は、図5に示されているように構成されている。図5に示されているように、熱CVD装置200は処理室202を形成したプロセスチューブ201を備えており、プロセスチューブ201は石英や炭化珪素またはアルミナ等が使用されて水平方向に偏平な直方体の箱形状に形成されている。処理室202の底面上にはウエハ支持台203が設置されている。プロセスチューブ201の上下には上ヒータ204および下ヒータ205がそれぞれ設置されており、上ヒータ204および下ヒータ205は処理室202を均一または所定の温度分布に加熱するように構成されている。上ヒータ204および下ヒータ205には加熱温度を制御する温度制御装置206が接続されている。上ヒータ204および下ヒータ205の外側には断熱材207がプロセスチューブ201を覆うように設置されている。プロセスチューブ201の両端にはガス導入フランジ208およびガス導入フランジ209が設けられている。一方のガス導入フランジ208には負圧移載室10との間を仕切るゲートバルブ210が取り付けられており、他方のガス導入フランジ209にはプラグ211が取り付けられている。ガス導入フランジ208およびガス導入フランジ209には排気管212、213が接続されており、排気管212、213にはプロセスチューブ201内の圧力を制御する圧力制御装置214、215がそれぞれ介設されている。なお、温度制御装置206、圧力制御装置214、215はコントローラ216によって制御されるようになっている。
両ガス導入フランジ208および209には原料ガス供給装置220が接続されている。すなわち、原料ガス供給装置220は各窒素ガス供給配管221,222および227と、有機TaソースとしてのTa(OC2 5 5 (ペンタエトキシタンタル。以下、PETaという。)供給配管223と、恒温器224と、PETa液体原料225と、PETaタンク226と、液体流量制御装置233と、気化器228と、供給加熱配管229,231と、酸素供給配管230,232とを備えており、供給加熱配管229および酸素供給配管230がガス導入フランジ208に接続され、供給加熱配管231および酸素供給配管232がガス導入フランジ209に接続されている。なお、234は開閉弁、235はマスフローコントローラである。
窒素ガス供給配管221から供給された窒素ガスは、窒素ガス供給配管222と窒素ガス供給配管227とにそれぞれ分岐される。窒素ガス供給配管222の窒素ガスはPETaタンク226に導入し、PETaタンク226のPETa液体原料225をPETa供給配管223に押し出す。PETaタンク226は恒温器224によって温度制御されている。PETa液体原料225はPETa供給配管223から液体流量制御装置233を介して流量制御されて、気化器228に供給される。また、気化器228には窒素ガス供給配管227から窒素ガスが供給されている。気化器228によって気化されたPETa原料ガスおよび窒素ガスは、供給加熱配管229または供給加熱配管231を介してガス導入フランジ208またはガス導入フランジ209から処理室202に導入される。このとき、処理室202には酸素供給配管230または酸素供給配管232を介してガス導入フランジ208またはガス導入フランジ209から酸素ガスが同時に導入される。
次に、以上の構成に係る熱CVD装置の作用を説明する。
処理室202の温度が上ヒータ204と下ヒータ205により処理温度に維持された状態で、ゲートバルブ210が開かれると、ウエハWが処理室202に負圧移載装置12(図2参照)によって搬入され、ウエハ支持台203に載置される。本実施の形態においては、ウエハ支持台203には1枚または2枚のウエハWが載置され、1枚または2枚のウエハWが処理される。なお、2枚のウエハWを処理する場合は、同時に処理する2枚のウエハWの熱履歴を等しくするために、2枚のウエハWは処理室202に同時に搬送される。ウエハWが処理室202に搬入されると同時に、ウエハWの処理温度までの昇温が開始される。
ウエハ移載装置12が後退してゲートバルブ210が閉じられた後に、処理室202の圧力は処理圧力となるように圧力制御装置214、215により圧力安定化制御される。処理室202の温度はウエハ温度が処理温度となるように温度制御装置206により温度安定化制御される。この処理室202の圧力安定化制御およびウエハWの温度安定化制御の際に、処理室202には窒素ガスが供給加熱配管229、231により導入されつつ、排気管212、213により排気され、処理室202は窒素ガス雰囲気とされる。
処理室202の圧力が処理圧力に安定化し、ウエハWの温度が処理温度に安定化した後に、処理室202には処理ガスとしてのPETa原料ガスおよび酸素ガスが、前述した原料ガス供給装置220の作用によって供給されるとともに、排気管212、213より排気されて流通されることにより、ウエハWが処理される。この際、処理の均一性を確保するため、処理ガスは対角に向かって交互に流すのが好ましい。
例えば、まず、処理ガスを前側のガス導入フランジ208から後側のガス導入フランジ209へ向かってウエハWの表面に対して略水平な方向に流し、その後、それとは反対向きに、後側のガス導入フランジ209から前側のガス導入フランジ208へ向かってウエハWの表面に対して略水平な方向に流し、所要時間毎に流れの向きを変更するのが好ましい。なお、処理の均一性が処理ガスの流れの向きに依存しないような場合は、処理ガスは一方向に向かって流れるようにしてもよい。すなわち、処理ガスを前側のガス導入フランジ208から後側のガス導入フランジ209へ向かってウエハWの表面に対して略水平な方向に流してもよいし、反対向きに、後側のガス導入フランジ209から前側のガス導入フランジ208へ向かってウエハWの表面に対して略水平な方向に流してもよい。
ウエハWへのCVD膜の形成が完了すると、処理室202の残留ガスを除去するために、処理室202には窒素ガスが供給加熱配管229、231によって供給されつつ、排気管212、213よって排気されることにより、窒素ガスパージされる。処理室202の窒素ガスパージ後に、処理室202の圧力が圧力制御装置214、215により、ウエハ搬送圧力となるように調整される。処理室202の圧力が搬送圧力となった後に、ゲートバルブ210が開かれ、ウエハWはウエハ移載装置12により負圧移載室10(図2参照)へ搬出される。
なお、ウエハ処理時の処理ガスの供給流量、ウエハ処理前または後の窒素ガスの供給流量は各開閉弁234によって適宜に制御される。また、圧力制御装置214、215による処理室202の圧力制御、温度制御装置206による処理室202の温度制御、マスフローコントローラ235による処理室202へのガス流量制御は、コントローラ216が各制御装置を制御することにより行われる。
以下、本発明の一実施の形態であるDRAMの製造方法におけるキャパシタの絶縁体膜形成工程(方法)を説明する。
本実施の形態に係る絶縁体膜の形成方法は、下部電極形成後のウエハの上に金属酸化膜を含む絶縁体膜を形成する方法であって、同一の連続処理装置内での連続処理により、ウエハの上にバリア層となる第一膜としての界面酸化防止膜を形成する第一ステップと、金属原子を含む第二膜を形成する第二ステップと、第二膜を有するウエハの上に酸素ガスを供給しつつプラズマ放電してウエハを加熱し第二膜を第三膜へ改質する第三ステップとを備えている。その後、ウエハが加熱されて第三膜から第四膜へ改質される第四ステップを経て、絶縁体膜が形成される。
これらのステップを備えた絶縁体膜の形成方法においては、第一ステップにおいて、下部電極へのバリア層になる第一膜が形成される。具体的には、例えば、RTN法やプラズマ窒化法により、第一膜としてシリコン窒化膜が形成される。
第二ステップにおいては、金属膜や金属酸化膜等の第二膜が形成される。例えば、高誘電体膜としての絶縁体膜を形成する場合には、PETa等のアルコキシタンタルのような有機Taソースを用いたMOCVD法により、第二膜としてのTa酸化膜が形成される。Taの酸化物は五価化合物つまりTa2 5 の形態が最も安定である。しかし、MOCVD法によって成膜した直後の膜(第二膜に相当)は、このような化学量論的な組成を有しないことが多く、その状態では金属膜としての性質を呈することもあり、完全な絶縁体膜になり得ない。したがって、第二膜として金属膜を形成した場合には、酸化による絶縁体化が必要になる。
そこで、第三ステップを実施して、第二膜をプラズマ酸化して第三膜を形成する。通常、第二膜は非晶質(アモルファス)状態を呈しており、このような状態で、第三ステップを実施することにより、充分かつ効率的な酸化が達成される。ここで、ウエハの上へプラズマ酸素を供給する方法としては、MMT装置の使用等を例示することができる。
この第三ステップではウエハの上へプラズマにより活性化された酸素ガスの供給とともに、ウエハが加熱され、第二膜内を拡散して行き、第二膜を酸化する。この酸化反応は拡散に主に支配されるもので、第二膜の厚さが増大しても、膜全体にわたって酸化反応が充分かつ迅速に進行する。
このようにして得られる第三膜は金属酸化膜として実質的に化学量論的な組成を有する膜すなわち前記したTa酸化膜の例でいえば実質的にTa2 5 の組成を有する膜であって、第二膜の改質、具体的には不動態化が行われたことになる。このようにして形成された第三膜は、この状態で絶縁体膜ひいては誘電体膜として機能し得るが、アモルファス状態の第二膜を酸化して得られたものであって非晶質性を有しており、結晶化が図られていない。
ここで、前述したように、これら第一ステップから第三ステップを連続的に処理することが、本発明の特徴である。これら第一ステップから第三ステップを同一の連続処理装置内で連続的に処理することにより、ウエハ搬送装置や搬送部材の共有化を図ることができるために、三つのステップ間のウエハの搬送や移動が不要になる。また、これにより、第一ステップ終了後から第二ステップ開始までの時間に依存したデバイス特性の劣化を防止することができる。さらに、第一ステップと第三ステップとがどちらもプラズマ処理によって実施された場合には、プラズマ条件やガス種および圧力を変更するだけで、第一ステップと第三ステップとを同一の処理室で処理することができるので、処理室の数を低減することができる。これらにより、これらの三つのステップをあわせて一つの工程(製造プロセス)と看做し得るように処理することができる。
また、前述したように、第三ステップにおける酸化反応は酸化因子の膜中における拡散に主に支配されるので、酸化因子の拡散定数または拡散速度を制御することにより、最適な酸化処理を実行することができる。この拡散定数または拡散速度はウエハの温度およびその周囲の圧力に大きく依存し、酸化量は処理時間にも依存する。したがって、第三ステップにおいては、第二膜の種類や膜厚または成膜条件に応じて、ウエハの周囲の圧力やウエハの加熱温度またはウエハの処理時間、あるいは、これらを複数組み合わせて制御することが好ましい。このようにすれば、第三ステップにおける酸化反応の最適化を図ることができる。第二膜の膜厚によっては下地層をも酸化し易くなるので、このような傾向を考慮して拡散定数を調整することにより、下地層の酸化を有効に制御することができる。
第三膜がAlやHf等の金属酸化膜の場合や、MIM構造における絶縁体膜形成では、第三膜の上に電極を成膜しキャパシタを形成する場合もあるが、多くの場合、金属酸化膜を結晶化する必要がある。そこで、第四ステップでは、ウエハの加熱処理すなわちアニール処理を実施する。この加熱処理時にはO2 等の酸素原子を含むガスをウエハに供給することもある。これにより、第三膜の結晶化を図り、かつ、その結晶化度を充分に高め、高誘電率を発現する第四膜を形成する。
前述したように、第二膜に使用する金属は特に限定されないが、固有の誘電率が充分に大きなものが好ましい。例えば、Ta、Al、Hf、Zr、Ti、Nb、BST(Ba−Sr−Ti)、ST(Sr−Ti)、および、これらの混合物が挙げられる。これらを使用すると、第四膜として、Ta2 5 、Al2 3 、HfO2 、ZrO2 、Ti2 3 、NbO5 、{(Ba,Sr)TiO3 }およびSrTiO3 がそれぞれ形成される。なかでも、Ta2 5 の誘電率は「25」程度であり、窒化膜(SiNy)の「7」程度、他の酸化膜の「3.5〜4」程度等に比べて格段に高い誘電率を呈し、さらに、使用実績があることから、実用上、Ta2 5 は好適な材料である。つまり、第二ステップにおいては、金属原子としてTa原子を含む第二膜を形成することが望ましい。
近年、半導体素子の微細化が急加速しているが、これに使用されるキャパシタや抵抗の性能は材料特性で決定されることが多く、キャパシタ等が占める素子領域をこれまで以上に飛躍的に縮小するには限界が見え始めている。ある試算によれば、設計ルールの進展に伴い、素子チップの上の約三割の領域をキャパシタや抵抗が占有するであろうと指摘されている。したがって、本発明を適用すれば、工程(製造プロセス)の簡素化を図るとともに、下地の酸化を制御しつつ、Ta等の高誘電体材料を使用することにより、キャパシタ領域等のさらなる縮小化に寄与することができる。
なお、第一ステップにおいて界面酸化防止膜を形成する基板処理装置は、ランプ、ホットウオール、サセプタ加熱、プラズマ等のタイプ(方式)には依存しない。
第二ステップにおいて金属酸化膜を形成する基板処理装置は、ホットウオール、コールドウオール等のタイプには依存しない。
第三ステップにおいて金属酸化膜の膜質改善処理を実施する基板処理装置は、ランプ、ホットウオール、サセプタ加熱、プラズマ、紫外線等のタイプには依存しない。
ここで、界面酸化防止膜の成膜ステップおよび金属酸化膜の膜質改善処理ステップのいずれもがプラズマ処理によって実施される場合には、プラズマ条件やガス種および圧力を変更するだけで、第一ステップと第三ステップとを同一の処理室において実施することができ、処理室の数を低減することができるので、プラズマを使用した基板処理装置を適用することが望ましい。
以下、界面酸化防止膜をMMT装置によってプラズマ窒化し(第一ステップ)、金属酸化膜であるTa酸化膜を熱CVD装置によって成膜し(第二ステップ)、金属酸化膜の膜質改善処理(第三ステップ)をMMT装置によるプラズマ酸化によって実施することにより絶縁体膜を形成する場合の本発明の一実施の形態である図1に示されたキャパシタの絶縁膜形成工程(方法)を、前記構成に係る連続処理装置を使用して実施する場合について説明する。なお、図6は図1に示されたキャパシタの絶縁膜形成方法が実施される場合における同一のウエハの流れを示している。
これから連続処理すべきウエハWはポッドPに収納された状態で、キャパシタの絶縁体膜形成工程を実施する連続処理装置へ工程間搬送装置によって搬送されて来る。図1に示された下部電極形成工程において、このウエハWには下部電極が予め形成されている。すなわち、下部電極形成工程においては、不純物を所定濃度で含むHSG膜またはドープドシリコン膜がシリコンから成るウエハに形成され、必要に応じて、PH3 アニールが実施されることにより、下部電極がウエハに形成される。なお、下部電極が形成されたウエハWは洗浄工程において自然酸化膜を除去される。
ポッドPは搬入室20におけるポッドオープナ50の載置台51の上に工程間搬送装置から受け渡されて載置される。ポッドPのキャップがキャップ着脱機構52によって取り外され、ポッドPのウエハ出し入れ口が開放される。ポッドPがポッドオープナ50によって開放されると、正圧移載装置42はウエハ搬入搬出口47を通してポッドPからウエハWを一枚ずつピックアップし、搬入室20に搬入口26、27を通して搬入(ウエハローディング)し、ウエハWを搬入室用仮置き台25に移載して行く。この移載作業中には、負圧移載室10側の搬入口22、23はゲートバルブ24によって閉じられており、負圧移載室10の負圧は維持されている。ウエハWの搬入室用仮置き台25への移載が完了すると、正圧移載室40側の搬入口26、27がゲートバルブ28によって閉じられ、搬入室20が排気装置(図示せず)によって負圧に排気される。搬入室20が予め設定された圧力値に減圧されると、負圧移載室10側の搬入口22、23がゲートバルブ24によって開かれる。負圧移載室10の負圧移載装置12は搬入口22、23を通して搬入室用仮置き台25からウエハWを一枚ずつピックアップして負圧移載室10に搬入する。
図1に示されたMMT装置への搬送ステップS1においては、負圧移載装置12は搬入室用仮置き台25からピックアップしたウエハWを第一処理ユニット61のウエハ搬入搬出口65に搬送して、ウエハ搬入搬出口65から第一処理ユニット61であるMMT装置70の処理室71へ搬入(ウエハローディング)する。なお、ウエハの第一処理ユニット61への搬入に際しては、搬入室20および負圧移載室10が真空排気されることによって内部の酸素や水分が予め除去されているため、外部の酸素や水分がウエハWの搬入に伴ってMMT装置70の処理室71に侵入するのを防止することができる。
次の界面酸化防止膜の成膜ステップS2においては、ウエハWの表面に界面酸化防止膜としてのプラズマ窒化膜が前述したMMT装置70の作用によって形成される。このプラズマ窒化膜の形成に際してのMMT装置70の処理条件は、次の通りである。
高周波電力は100〜500W、処理圧力は2〜100Pa、窒素ガス流量は100〜1000sccm、処理温度は25〜600℃、処理時間は1秒以上、膜厚は1〜3nm、である。
熱CVD装置への搬送ステップS3においては、負圧移載装置12はプラズマ窒化膜が形成されたウエハWをMMT装置70のサセプタ99からピックアップして、第一処理ユニット61から第二処理ユニット62である熱CVD装置200へ負圧移載室10を介して搬送し、その処理室202へ搬入(ウエハローディング)する。
金属酸化膜の成膜ステップS4においては、界面酸化防止膜としてのプラズマ窒化膜が形成されたウエハWの上に金属酸化膜としての酸化タンタル膜が、前述した熱CVD装置200の作用によって形成される。この酸化タンタル膜の形成に際しての熱CVD装置200の処理条件は、次の通りである。
成膜温度は350〜500℃、PETaの流量は0.05〜0.5ccm、処理圧力は10〜100Pa、成膜時間は任意であり、膜厚は1nm以上(通常は8〜10nm)、である。
二回目のMMT装置70への搬送ステップS5においては、負圧移載装置12は金属酸化膜としての酸化タンタル膜が形成されたウエハWを、熱CVD装置200のウエハ支持台203からピックアップして、第二処理ユニット62から第三処理ユニット(室)を兼ねる第一処理ユニット61であるMMT装置70へ負圧移載室10を介して搬送し、その処理室71へ搬入する。
金属酸化膜の膜質改善ステップS6においては、ウエハWの上に形成された金属酸化膜としての酸化タンタル膜の改善処理が、前述したMMT装置70の作用によって実施される。金属酸化膜の膜質改善処理はMMT装置70のプラズマ酸化処理によって実施される。このプラズマ酸化処理に際してのMMT装置70の処理条件は、次の通りである。
高周波電力は100〜500W、処理圧力は2〜100Pa、酸素ガス流量は100〜1000sccm、処理温度は25〜600℃、処理時間は1秒以上、である。この酸化処理により、化学量論的にTa2 5 に近い組成を有する絶縁体膜が形成される。
ウエハ搬出ステップS7においては、膜質改善処理が施されたウエハWが第一処理ユニット61から負圧移載室10を介して搬出室30へ搬送され、搬出口33を通して搬出されて搬出室用仮置き台35に移載される。
なお、図6に示されているように、必要に応じて、金属酸化膜の膜質改善ステップS6の後のウエハWが第一クーリングユニット63に搬入されて冷却された後に、ウエハ搬出ステップS7が実施される。
この後、搬出室30のロードロックが解除され、正圧移載室40の搬出室30に対応したウエハ搬入搬出口48がポッドオープナ50によって開かれるとともに、載置台51に載置された空のポッドPのキャップがポッドオープナ50によって開かれる。続いて、正圧移載室40の正圧移載装置42は搬出口37を通して搬出室用仮置き台35からウエハWをピックアップして正圧移載室40に搬出し、正圧移載室40のウエハ搬入搬出口48を通してポッドPに収納(チャージング)して行く。処理済みのウエハWのポッドPへの収納が完了すると、ポッドPのキャップがポッドオープナ50のキャップ着脱機構52によってウエハ出し入れ口に装着され、ポッドPが閉じられる。閉じられたポッドPは載置台51の上から次の工程へ工程間搬送装置によって搬送されて行く。
図1に示されているように、次の工程は金属酸化膜の結晶化アニール工程である場合が多い。そして、金属酸化膜が結晶化された後に、上部電極形成工程において、窒化チタン等の上部電極が形成され、MIS構造のキャパシタ部材が得られる。
前記実施の形態によれば、次の効果が得られる。
1) キャパシタの金属酸化膜を連続処理装置において連続して処理することにより、金属酸化膜の膜中に特性を劣化させる不純物が少なく、その特性を劣化される不確定要素が除去されているために、信頼性の高い特性を確保することができる。
2) 第一処理としての界面酸化防止膜の成膜ステップと、第三処理としての金属酸化膜の膜質改善ステップとを同一の処理ユニット(処理チャンバすなわち処理室)であるMMT装置によって実施することにより、連続処理装置のフットプリント(占有床面積)を縮小することができるばかりでなく、電力消費等の省エネルギー化も図ることができ、工程の簡素化や効率化にも寄与することができる。
図7は本発明の他の実施の形態であるキャパシタの絶縁体膜形成方法におけるウエハの流れを示す模式図である。
本実施の形態が前記実施の形態と異なる点は、二台のMMT装置70、70Aが連続処理装置に設置されており、界面酸化防止膜の成膜ステップS2が一方のMMT装置70Aによって実施され、金属酸化膜の膜質改善ステップS6が他方のMMT装置70によって実施される点である。
本実施の形態によれば、界面酸化防止膜の成膜ステップS2、金属酸化膜の成膜ステップS4および金属酸化膜の膜質改善ステップS6を同時に進行させることができるので、工程通過時間を短縮することができる。
なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。
連続処理装置に投入されるウエハの表面の下部電極は、HSG膜またはドープドシリコン膜によって形成するに限らず、ポリシリコン、不純物がドープされたHSG、不純物がドープされたポリシリコン、ルテニウム(Ru)、白金(Pt)または窒化チタンによって形成してもよい。
キャパシタ部材は、MIS構造に限らず、SIS構造やMIM構造を有するものであってもよい。MIM構造のキャパシタ部材の場合には、例えば、下部電極としてルテニウム(Ru)、白金(Pt)等の金属をCVD法またはPVD法によって形成し、その上に、本発明に係る絶縁体膜の形成工程によって誘電体層を形成してもよい。さらに、その場合の上部電極として、ルテニウム、白金、窒化チタン等の金属をCVD法またはPVD法によって形成することができる。
本発明の一実施の形態であるDRAMの製造方法におけるキャパシタの絶縁体膜形成工程を示すフローチャートである。 本発明の一実施の形態である連続処理装置を示す一部切断平面図である。 その側面断面図である。 MMT装置を示す正面断面図である。 熱CVD装置を示す正面断面図である。 ウエハの流れを示す模式図である。 本発明の他の実施の形態におけるウエハの流れを示す模式図である。
符号の説明
W…ウエハ(基板)、P…ポッド(基板キャリア)、10…負圧移載室(基板移載室)、11…負圧移載室筐体、12…負圧移載装置(ウエハ移載装置)、13…エレベータ、14…上側アーム、15…下側アーム、16、17…エンドエフェクタ、20…搬入室(搬入用予備室)、21…搬入室筐体、22、23…搬入口、24…ゲートバルブ、25…搬入室用仮置き台、26、27…搬入口、28…ゲートバルブ、30…搬出室(搬出用予備室)、31…搬出室筐体、32、33…搬出口、34…ゲートバルブ、35…搬出室用仮置き台、36、37…搬出口、38…ゲートバルブ、40…正圧移載室(ウエハ移載室)、41…正圧移載室筐体、42…正圧移載装置(ウエハ移載装置)、43…エレベータ、44…リニアアクチュエータ、45…ノッチ合わせ装置、46…クリーンユニット、47、48、49…ウエハ搬入搬出口、50…ポッドオープナ、51…載置台、52…キャップ着脱機構、61…第一処理ユニット(第一処理室)、62…第二処理ユニット(第二処理室)、63…第一クーリングユニット、64…第二クーリングユニット、65、66、67、68…ウエハ搬入搬出口、70、70A…MMT装置、71…処理室、72…下側容器、73…上側容器、74…シャワーヘッド、75…バッファ室、76…シャワープレート、77…ガス噴出孔、78…ガス導入口、79…ガス供給管、80…開閉弁、81…マスフローコントローラ、82…排気口、83…排気管、84…圧力調整弁、85…開閉弁、86…真空ポンプ、87…ゲートバルブ、90…プラズマ生成領域、91…筒状電極、92…整合器、93…高周波電源、94…筒状磁石、95…遮蔽板、96…サセプタ昇降軸、97…突き上げピン、98…挿通孔、99…サセプタ、100…インピーダンス調整器、101…コントローラ、200…熱CVD装置、201…プロセスチューブ、202…処理室、203…ウエハ支持台、204…上ヒータ、205…下ヒータ、206…温度制御装置、207…断熱材、208、209…ガス導入フランジ、210…ゲートバルブ、211…プラグ、212、213…排気管、214、215…圧力制御装置、216…コントローラ、220…原料ガス供給装置、221、222、227…窒素ガス供給配管、223…PETa供給配管、224…恒温器、225…PETa液体原料、226…PETaタンク、228…気化器、229…供給加熱配管、230…酸素供給配管、231…供給加熱配管、232…酸素供給配管、233…液体流量制御装置、234…開閉弁、235…マスフローコントローラ。

Claims (2)

  1. 基板を予備室から搬送室を介して第一処理室に搬送するステップと、
    前記第一処理室において第一処理として前記基板の表面に界面酸化防止膜を形成するステップと、
    前記第一処理が施された前記基板を前記第一処理室から前記搬送室を介して第二処理室へ搬送するステップと、
    前記第二処理室において第二処理として前記界面酸化防止膜が形成された前記基板上に金属酸化膜を形成するステップと、
    前記第二処理が施された前記基板を前記第二処理室から前記搬送室を介して第三処理室へ搬送するステップと、
    前記第三処理室において第三処理として前記基板上に形成された前記金属酸化膜の膜質改善処理を施すステップと、
    前記第三処理が施された前記基板を前記第三処理室から前記搬送室を介して前記予備室へ搬送するステップと、を備えていることを特徴とする半導体装置の製造方法。
  2. 外部との間で基板を授受する予備室と、第一処理として前記基板の表面に界面酸化防止膜を形成する第一処理室と、第二処理として前記界面酸化防止膜が形成された前記基板上に金属酸化膜を形成する第二処理室と、第三処理として前記基板上に形成された前記金属酸化膜の膜質改善処理を施す第三処理室と、前記予備室と前記各処理室とを結び前記基板を搬送する搬送室と、を備えていることを特徴とする基板処理装置。
JP2004012056A 2004-01-20 2004-01-20 半導体装置の製造方法および基板処理装置 Pending JP2005209712A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004012056A JP2005209712A (ja) 2004-01-20 2004-01-20 半導体装置の製造方法および基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004012056A JP2005209712A (ja) 2004-01-20 2004-01-20 半導体装置の製造方法および基板処理装置

Publications (1)

Publication Number Publication Date
JP2005209712A true JP2005209712A (ja) 2005-08-04

Family

ID=34898558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004012056A Pending JP2005209712A (ja) 2004-01-20 2004-01-20 半導体装置の製造方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP2005209712A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009536791A (ja) * 2006-05-10 2009-10-15 マイクロン テクノロジー, インク. マイクロ電子工学装置のための電子部品、およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009536791A (ja) * 2006-05-10 2009-10-15 マイクロン テクノロジー, インク. マイクロ電子工学装置のための電子部品、およびその製造方法

Similar Documents

Publication Publication Date Title
TWI500084B (zh) Manufacturing method of semiconductor device
US9023429B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20090209095A1 (en) Manufacturing Method for Semiconductor Devices and Substrate Processing Apparatus
US8404603B2 (en) Method of manufacturing semiconductor device and substrate processing system
US20060084225A1 (en) Apparatus for forming dielectric structures in integrated circuits
US9418837B2 (en) Semiconductor device manufacturing method and substrate treatment system
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
JP2004079687A (ja) キャパシタ構造、成膜方法及び成膜装置
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
JP2001177057A (ja) アナログ回路用キャパシタ及びその製造方法
JPWO2007132884A1 (ja) 半導体装置の製造方法および基板処理装置
JP5286565B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2009049316A (ja) 半導体装置の製造方法および基板処理装置
JP2012104569A (ja) 半導体装置の製造方法及び基板処理装置
JP2012104703A (ja) 半導体装置の製造方法および基板処理装置
JPH11354751A (ja) 半導体装置,半導体装置の製造方法および半導体製造装置
JP2005209712A (ja) 半導体装置の製造方法および基板処理装置
JP2011066345A (ja) 半導体装置の製造方法及び基板処理システム
JP4218360B2 (ja) 熱処理装置及び熱処理方法
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
JP2012084602A (ja) 半導体装置の製造方法及び基板処理装置システム
JP2010225989A (ja) 半導体装置の製造方法及び基板処理装置
JP2009044088A (ja) 半導体装置の製造方法
JP2002222871A (ja) 熱処理方法
KR20020035080A (ko) 반도체 소자의 커패시터 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060330

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20080814

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A02 Decision of refusal

Effective date: 20090127

Free format text: JAPANESE INTERMEDIATE CODE: A02