JPWO2007132884A1 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JPWO2007132884A1
JPWO2007132884A1 JP2008515585A JP2008515585A JPWO2007132884A1 JP WO2007132884 A1 JPWO2007132884 A1 JP WO2007132884A1 JP 2008515585 A JP2008515585 A JP 2008515585A JP 2008515585 A JP2008515585 A JP 2008515585A JP WO2007132884 A1 JPWO2007132884 A1 JP WO2007132884A1
Authority
JP
Japan
Prior art keywords
substrate
dielectric constant
high dielectric
chamber
constant film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008515585A
Other languages
English (en)
Inventor
石川　大
大 石川
堀井　貞義
貞義 堀井
敦 佐野
敦 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2007132884A1 publication Critical patent/JPWO2007132884A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】高誘電率膜中に導入された窒素が膜中から脱離しないようにする。【解決手段】基板上に形成された高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた後の基板を搬送するステップと、を有し、前記窒化するステップと前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して若しくは同時に行われ、前記基板を搬送するステップは、基板が大気に晒された状態で行われる。

Description

本発明は、半導体装置の製造方法および基板処理装置に関する。
例えば、半導体集積回路装置（以下、ＩＣという。）の製造方法において、半導体素子を含む集積回路が作り込まれる半導体ウエハ（以下、ウエハという。）にＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）のゲートスタック構造を形成する工程に利用して有効なものに関する。
従来から、ＩＣの構成要素の一つであるＭＯＳＦＥＴのゲート絶縁膜には、シリコンの熱酸化膜である酸化シリコン（ＳｉＯ2 ）膜が使用されている。
最近は、ＩＣの最小加工寸法の縮小の進展に伴って、ゲート絶縁膜を薄膜化してより多くの電気容量を持たせることが、要求されて来ている。
ところが、酸化シリコン膜が２．０ｎｍ以下に薄膜化されると、リーク電流が多くなるために、熱酸化膜である酸化シリコン膜はＭＯＳＦＥＴのゲート絶縁膜として使用し得なくなることが懸念されている。
そこで、従来用いてきた熱酸化膜に替えて、高誘電率膜を用いたゲート絶縁膜により物理膜厚を厚くし、トンネル電流を抑えてゲートリーク電流を低減する検討が、国内外の研究機関において進められている。
ところで、将来のＬＳＩプロセスへの適用の可能性が最も高いハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）酸化物系の高誘電率膜は、比較的低温の熱処理によってもアモルファス状態から結晶状態に変化する。
そして、結晶状態に変化すると、粒界を通したリーク電流が増加したり、結晶方位のばらつきに起因した特性ばらつきが生じるといった問題が起こる。
そこで、熱処理による結晶化温度を高めて高誘電率膜の耐熱性を向上させる方法として、高誘電率膜を窒化する手法が適用されている。
また、 窒化は熱的安定性を向上させるだけでなく、高誘電率膜の誘電率を向上させてリーク電流を減少させる効果もある。
しかし、 窒化によって発生する電気的・構造的欠陥のために、ＭＯＳＦＥＴの信頼性の劣化やチャネルにおけるキャリア移動度の劣化といった副作用が生じる。
これらの劣化を最小限度に抑制しながら窒化の効果を最大限に引き出すためには、信頼性や電気特性を左右するシリコンウエハとの界面付近への窒素の導入を抑えて表面付近の窒素濃度を高くすることが必要である。
このような深さ方向分布の形成は、プラズマにより活性化させた窒素種を用いるプラズマ窒化により実現することができる。
他方、いくつかの工程を経てウエハ上に形成された高誘電率ゲート絶縁膜は、電極形成のための半導体製造装置に移送される段階で表面が大気に晒される。
プラズマ窒化によって高誘電率膜中に導入された窒素は、処理後に表面が大気に晒されることにより、高誘電率膜から脱離する。
しかも、窒素の減少量は表面付近の領域の方が膜中領域よりも大きい。
したがって、結晶化抑制やリーク電流低減に効果の高い表面近傍の窒素濃度が減少し、プラズマ窒化のメリットが失われることが懸念される。
また、大気に晒される時間の変動が高誘電率膜中の窒素濃度の変動を引き起こすため、生産安定性が低下する。
ゲート絶縁膜が大気に晒されないように、ゲート絶縁膜形成のためのチャンバと電極形成用のチャンバをクラスタ化して、これらを連続して処理する試みもある。
しかし、デュアルメタルゲートのプロセスにおいては、リソグラフィーやドライエッチング工程等を経て、ＮＭＯＳとＰＭＯＳ上に異なる材料の電極を形成する必要があり、これら全ての処理のチャンバをクラスタ化することは困難であるため、必然的にゲート絶縁膜は大気に晒されることとなる。
したがって、何らかの方法により高誘電率膜中に導入された窒素が膜中から脱離しないようにすることが必要である。
本発明の目的は、高誘電率膜中に導入された窒素が膜中から脱離しないようにすることができる半導体装置の製造方法および基板処理装置を提供することにある。
前記した課題を解決するための手段のうち代表的なものは、次の通りである。
（１）基板上に形成された高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた後の基板を搬送するステップと、を有し、
前記窒化するステップと前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して若しくは同時に行われ、
前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
（２）基板上に高誘電率膜を形成するステップと、前記高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた後の基板を搬送するステップと、を有し、
前記高誘電率膜を形成するステップ、前記窒化するステップおよび前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して行われ、
前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
（３）基板上に界面層を形成するステップと、前記界面層上に高誘電率膜を形成するステップと、前記高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた後の基板を搬送するステップと、を有し、
前記界面層を形成するステップ、前記高誘電率膜を形成するステップ、前記窒化するステップおよび前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して行われ、
前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
（４）基板上に形成された高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた高誘電率膜上に電極膜を形成するステップと、前記電極膜の一部を除去することで前記高誘電率膜の一部を露出させるステップと、前記高誘電率膜の一部が露出した状態の基板を搬送するステップと、を有し、
少なくとも前記窒化するステップと前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して若しくは同時に行われ、
前記高誘電率膜の一部が露出した状態の基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
（５）基板上に高誘電率膜を形成するステップと、前記基板を加熱しつつ前記高誘電率膜をプラズマを用いて窒化するステップと、を有し、
前記窒化するステップでは、窒素イオンが前記窒化を生じさせる物質の主成分として用いられ、前記窒素イオンにより前記高誘電率膜に生じる欠陥を修復しながら前記窒化が行われる処理温度にて前記窒化がなされる、半導体装置の製造方法。
（６）基板を収納する基板収納容器を載置する載置台と、
基板のやり取りを行う予備室と、
基板を処理する第一処理室、第二処理室および第三処理室と、
前記予備室、前記第一処理室、前記第二処理室および前記第三処理室のそれぞれと気密に連通するように設けられ、前記予備室、前記第一処理室、前記第二処理室および前記第三処理室の間で基板を搬送する第一搬送装置が備えられた第一搬送室と、
前記載置台と前記予備室との間に設けられ、前記載置台に載置される前記基板収納容器と前記予備室との間で基板を搬送する第二搬送装置が備えられた第二搬送室と、
これらを制御するコントローラと、を有し、
前記コントローラは、前記第一処理室にて基板上に高誘電率膜を形成し、前記高誘電率膜が形成された基板を前記第一搬送装置により前記第一処理室から前記第一搬送室を介して前記第二処理室に搬送し、基板上に形成された高誘電率膜を前記第二処理室にてプラズマを用いて窒化し、前記窒化がなされた後の基板を前記第一搬送装置により前記第二処理室から前記第一搬送室を介して前記第三処理室に搬送し、前記窒化がなされた高誘電率膜を前記第三処理室にて熱処理するとともに、これら一連の操作を、基板を大気に晒すことなく連続して行うように制御するとともに、前記一連の操作がなされた後の基板を、大気を含む雰囲気下で前記第二搬送装置により前記予備室から前記第二搬送室を介して前記載置台に載置された前記基板収納容器内に搬送するように制御する、基板処理装置。
（７）基板を収納する基板収納容器を載置する載置台と、
基板のやり取りを行う予備室と、
基板を処理する第一処理室および第二処理室と、
前記予備室、前記第一処理室および前記第二処理室のそれぞれと気密に連通するように設けられ、前記予備室、前記第一処理室および前記第二処理室の間で基板を搬送する第一搬送装置が備えられた第一搬送室と、
前記載置台と前記予備室との間に設けられ、前記載置台に載置される前記基板収納容器と前記予備室との間で基板を搬送する第二搬送装置が備えられた第二搬送室と、
これらを制御するコントローラと、を有し、
前記コントローラは、前記第一処理室にて基板上に高誘電率膜を形成し、前記高誘電率膜が形成された基板を前記第一搬送装置により前記第一処理室から前記第一搬送室を介して前記第二処理室に搬送し、前記第二処理室にて基板を加熱しつつ、基板上に形成された高誘電率膜をプラズマを用いて窒化し、その際、前記第二処理室内の処理圧力を窒素イオンが窒化を生じさせる物質の主成分となるような圧力としつつ、処理温度を前記窒素イオンにより前記高誘電率膜に生じる欠陥を修復しながら窒化される温度とするとともに、これら一連の操作を、基板を大気に晒すことなく連続して行うように制御するとともに、前記一連の操作がなされた後の基板を、大気を含む雰囲気下で前記第二搬送装置により前記予備室から前記第二搬送室を介して前記載置台に載置された前記基板収納容器内に搬送するように制御する、基板処理装置。
前記（１）の手段によれば、窒素を導入するステップとアニールするステップとは基板を大気に晒すことなく連続して行われるので、高誘電率膜中に導入された窒素が膜中から脱離するのを防止することができる。
本発明の一実施の形態であるＭＯＳＦＥＴのゲートを形成するゲートスタック形成工程を示すフローチャートである。 本発明の一実施の形態であるクラスタ装置を示す平面断面図である。 枚葉式ＡＬＤ装置を示す正面断面図である。 ＭＭＴ装置を示す正面断面図である。 ＲＴＰ装置を示す正面断面図である。 各ステップのウエハをそれぞれ示す各拡大断面図である。 （ａ）はＮＭＯＳ用電極膜形成ステップを示す拡大断面図、（ｂ）はスルーホール形成ステップを示す拡大断面図である。 （ａ）はＰＭＯＳ用電極膜形成ステップを示す拡大断面図、（ｂ）は平坦化ステップを示す拡大断面図である。 ＮＭＯＳ用電極とＰＭＯＳ用電極のパターニングステップを示す拡大断面図である。 プラズマ窒化による欠陥発生およびアニールによる欠陥修復を示す模式図である。 アニール温度と窒素濃度との関係を示すグラフである。 成膜後５日間大気に放置した窒化ハフニウムシリケート膜中の窒素分布を示すグラフである。 本発明の他の実施の形態であるＭＯＳＦＥＴのゲートを形成するゲートスタック形成工程を示すフローチャートである。 本発明の別の他の実施の形態であるＭＯＳＦＥＴのゲートを形成するゲートスタック形成工程を示すフローチャートである。
符号の説明
１…ポッド、２…ウエハ（被処理基板）、７…ハフニウムシリケート（ハフニア）膜（高誘電率膜）、８…窒化ハフニウムシリケート膜（プラズマ窒化された高誘電率膜）、９…改質された窒化ハフニウムシリケート膜（アニール後のプラズマ窒化済み高誘電率膜）。
１０…クラスタ装置（基板処理装置）、１１…負圧移載室（基板移載室）、１３…負圧移載装置（ウエハ移載装置）、１４…搬入室（搬入用予備室）、１５…搬出室（搬出用予備室）、１６…正圧移載室（ウエハ移載室）、１９…正圧移載装置（ウエハ移載装置）、２４…ポッドオープナ、２５…載置台、３１…第一処理ユニット、３２…第二処理ユニット、３３…第三処理ユニット、３４…第四処理ユニット、３７…コントローラ。
４０…ＡＬＤ装置。
７０…ＭＭＴ装置。
１１０…ＲＴＰ装置。
以下、本発明の一実施の形態を図面に即して説明する。
図１は本発明の第一実施形態であるＩＣの製造方法におけるＭＯＳＦＥＴのゲートスタック形成工程を示すフローチャートである。
図２以降は本発明の第一実施形態に係る基板処理装置を示している。
まず、本発明の第一実施形態に係る基板処理装置について説明する。
本実施の形態において、本発明に係る基板処理装置は、構造的には図２に示されているようにクラスタ装置として構成されており、機能的には、ＭＯＳＦＥＴのゲートスタック形成工程に使用されるように構成されている。
なお、本実施の形態に係るクラスタ装置においては、基板としてのウエハ２を搬送するためのウエハ搬送用キャリア（基板収納容器）としては、ＦＯＵＰ（front opening unified pod 。以下、ポッドという。）１が使用されている。
図２に示されているように、クラスタ装置１０は大気圧未満の圧力（負圧）に耐える構造に構成された搬送室としての第一ウエハ移載室（以下、負圧移載室という。）１１を備えており、負圧移載室１１の筐体（以下、負圧移載室筐体という。）１２は、平面視が七角形で上下両端が閉塞した箱形状に形成されている。
負圧移載室１１の中央部には、負圧下においてウエハ２を移載する搬送装置としてのウエハ移載装置（以下、負圧移載装置という。）１３が設置されており、負圧移載装置１３はスカラ形ロボット（selective compliance assembly robot arm ＳＣＡＲＡ）によって構成されている。
負圧移載室筐体１２の７枚の側壁のうち長い側壁には、搬入用予備室（以下、搬入室という。）１４と搬出用予備室（以下、搬出室という。）１５とがそれぞれ隣接して連結されている。
搬入室１４の筐体と搬出室１５の筐体とは、それぞれ平面視が略菱形で上下両端が閉塞した箱形状に形成されているとともに、負圧に耐え得るロードロックチャンバ構造に構成されている。
搬入室１４および搬出室１５の負圧移載室１１と反対側には、大気圧以上の圧力（以下、正圧という。）を維持可能な構造に構成された第二ウエハ移載室（以下、正圧移載室という。）１６が隣接して連結されており、正圧移載室１６の筐体は平面視が横長の長方形で上下両端が閉塞した箱形状に形成されている。
搬入室１４と正圧移載室１６との境にはゲートバルブ１７Ａが設置されており、搬入室１４と負圧移載室１１との間にはゲートバルブ１７Ｂが設置されている。
搬出室１５と正圧移載室１６との境にはゲートバルブ１８Ａが設置されており、搬出室１５と負圧移載室１１との間にはゲートバルブ１８Ｂが設置されている。
正圧移載室１６には正圧下でウエハ２を移載する第二ウエハ移載装置（以下、正圧移載装置という。）１９が設置されており、正圧移載装置１９はスカラ形ロボットによって構成されている。
正圧移載装置１９は正圧移載室１６に設置されたエレベータによって昇降されるように構成されているとともに、リニアアクチュエータによって左右方向に往復移動されるように構成されている。
正圧移載室１６の左側端部にはノッチ合わせ装置２０が設置されている。
正圧移載室１６の正面壁には三つのウエハ搬入搬出口２１、２２、２３が、隣合わせに並べられて開設されており、これらのウエハ搬入搬出口２１、２２、２３はウエハ２を正圧移載室１６に対して搬入搬出し得るように設定されている。
これらのウエハ搬入搬出口２１、２２、２３にはポッドオープナ２４がそれぞれ設置されている。
ポッドオープナ２４はポッド１を載置する載置台２５と、載置台２５に載置されたポッド１のキャップを着脱するキャップ着脱機構２６とを備えている。キャップ着脱機構２６は載置台２５に載置されたポッド１のキャップを着脱することにより、ポッド１のウエハ出し入れ口を開閉する。
ポッドオープナ２４の載置台２５に対してはポッド１が、図示しない工程内搬送装置（ＲＧＶ）によって供給および排出される。
図２に示されているように、負圧移載室筐体１２の７枚の側壁のうち正圧移載室１６と反対側に位置する３枚の側壁には、第一処理ユニット３１と第二処理ユニット３２と第三処理ユニット３３とがそれぞれ隣接して連結されている。
第一処理ユニット３１と負圧移載室１１との間にはゲートバルブ４４（図３参照）が設置されている。
第二処理ユニット３２と負圧移載室１１との間にはゲートバルブ８２（図４参照）が設置されている。
第三処理ユニット３３と負圧移載室１１との間にはゲートバルブ１１８（図５参照）が設置されている。
また、負圧移載室筐体１２における７枚の側壁のうちの他の２枚の側壁には、第一クーリングユニット３５と、第二クーリングユニット３６とがそれぞれ連結されており、第一クーリングユニット３５および第二クーリングユニット３６はいずれも処理済みのウエハ２を冷却する。
クラスタ装置１０は後述するシーケンスフローを統括的に制御するためのコントローラ３７を備えている。
次に、前記構成に係るクラスタ装置１０を使用して、図１に示されたゲートスタック形成工程を実施する場合について説明する。
図１に示されたウエハ投入ステップにおいては、クラスタ装置１０の載置台２５に供給されたポッド１のキャップが、キャップ着脱機構２６によって取り外され、ポッド１のウエハ出し入れ口が開放される。
ポッド１が開放されると、正圧移載室１６に設置された正圧移載装置１９はウエハ搬入搬出口を通してポッド１からウエハ２を１枚ずつピックアップし、搬入室１４に投入し、ウエハ２を搬入室用仮置き台に移載して行く。
この移載作業中には、搬入室１４の正圧移載室１６側はゲートバルブ１７Ａによって開かれており、また、搬入室１４の負圧移載室１１側はゲートバルブ１７Ｂによって閉じられており、負圧移載室１１内の圧力は、例えば、１００Ｐａに維持されている。
図１に示されたウエハローディングステップにおいては、搬入室１４の正圧移載室１６側がゲートバルブ１７Ａによって閉じられ、搬入室１４が排気装置（図示せず）によって負圧に排気される。
搬入室１４内が予め設定された圧力値に減圧されると、搬入室１４の負圧移載室１１側がゲートバルブ１７Ｂによって開かれる。
次に、負圧移載室１１の負圧移載装置１３は搬入室用仮置き台からウエハ２を１枚ずつピックアップして負圧移載室１１に搬入する。
その後、搬入室１４の負圧移載室１１側がゲートバルブ１７Ｂによって閉じられる。
続いて、第一処理ユニット３１のゲートバルブ４４が開かれ、負圧移載装置１３はウエハ２を、図１に示された高誘電率膜形成ステップを実施する第一処理ユニット３１に搬送して、第一処理ユニット３１の処理室へ搬入（ウエハローディング）する。
なお、ウエハの第一処理ユニット３１への搬入に際しては、搬入室１４および負圧移載室１１が排気されることによって内部の酸素や水分が予め除去されているため、外部の酸素や水分がウエハの第一処理ユニット３１への搬入に伴って第一処理ユニット３１の処理室に侵入することは確実に防止される。
本実施の形態においては、第一処理ユニット３１は、構造的には図３に示されているように、枚葉式ウォームウオール形基板処理装置として構成されており、機能的にはＡＬＤ（Atomic Layer Deposition ）装置（以下、ＡＬＤ装置という。）４０として構成されている。
図３に示されているように、ＡＬＤ装置４０は処理室４１を形成する筐体４２を備えており、筐体４２には処理室４１の壁面を加熱するためのヒータ（図示せず）が内蔵されている。
筐体４２の負圧移載室１１との境にはウエハ搬入搬出口４３が開設されており、ウエハ搬入搬出口４３はゲートバルブ４４によって開閉される。
処理室４１の底面上には、昇降軸４６を昇降させる昇降駆動装置４５が設置されており、昇降軸４６の上端にはウエハ２を保持する保持具４７が水平に支持されている。
保持具４７にはウエハ２を加熱するヒータ４７ａが設けられている。
ウエハ搬入搬出口４３および処理室４１の底壁には、パージガス供給口４８Ａ、４８Ｂがそれぞれ開設されており、両パージガス供給口４８Ａ、４８Ｂにはパージガス供給ラインとしてのアルゴンガス供給ライン５８がそれぞれ止め弁６４Ａ、止め弁６４Ｂを介して接続されている。アルゴンガス供給ライン５８にはアルゴンガス供給源５９が接続されている。
筐体４２のウエハ搬入搬出口４３と反対側の部位には排気口４９が開設されており、排気口４９には排気装置５０に接続された排気ライン５１が接続されている。
筐体４２の天井壁には処理ガス供給口５２が処理室４１に連通するように開設されており、処理ガス供給口５２には第一処理ガス供給ライン５３Ａおよび第二処理ガス供給ライン５３Ｂが接続されている。
第一処理ガス供給ライン５３Ａには上流側止め弁５４Ａおよび下流側止め弁５５Ａを介して第一バブラ５６Ａが接続されている。第一バブラ５６Ａのバブリング管５７Ａはアルゴンガス供給源５９に接続されたアルゴンガス供給ライン５８に接続されている。
第一処理ガス供給ライン５３Ａの上流側止め弁５４Ａと下流側止め弁５５Ａとの間には、アルゴンガス供給ライン５８が止め弁６０Ａを介して接続されている。第一処理ガス供給ライン５３Ａのアルゴンガス供給ライン５８の接続点と下流側止め弁５５Ａとの間には、ベントライン６１Ａの上流側端が接続されており、ベントライン６１Ａの下流側端は止め弁６２Ａを介して排気装置５０に接続された排気ライン５１に接続されている。
なお、第一処理ガス供給ライン５３Ａの下流側止め弁５５Ａよりも下流側には、アルゴンガス供給ライン５８が止め弁６３を介して接続されている。
第二処理ガス供給ライン５３Ｂには上流側止め弁５４Ｂおよび下流側止め弁５５Ｂを介して第二バブラ５６Ｂが接続されている。第二バブラ５６Ｂのバブリング管５７Ｂはアルゴンガス供給源５９に接続されたアルゴンガス供給ライン５８に接続されている。
第二処理ガス供給ライン５３Ｂの上流側止め弁５４Ｂと下流側止め弁５５Ｂとの間には、アルゴンガス供給ライン５８が止め弁６０Ｂを介して接続されている。第二処理ガス供給ライン５３Ｂのアルゴンガス供給ライン５８の接続点と下流側止め弁５５Ｂとの間には、ベントライン６１Ｂの上流側端が接続されており、ベントライン６１Ｂの下流側端は止め弁６２Ｂを介して排気装置５０に接続された排気ライン５１に接続されている。
次に、図１に示された高誘電率膜形成ステップを、以上の構成に係るＡＬＤ装置４０を使用して高誘電率膜としてのハフニウムシリケート（ＨｆＳｉＯ）膜をＡＬＤ法によりウエハ２上に成膜する場合について説明する。
ここで、高誘電率膜が形成される前のウエハ２の構造は、図６（ａ）に示されているようになっている。
すなわち、シリコンウエハ２には素子分離領域３が形成されており、この素子分離領域３で分離された活性領域にはＰウエル領域４とＮウエル領域５とが形成されており、シリコンウエハ２の表層には界面層としての界面シリコン酸化膜６が形成されている。
高誘電率膜としてのハフニウムシリケート（ＨｆＳｉＯ）膜を成膜する場合には、ハフニウム原子（Ｈｆ）を含む原料として、例えば、次のようなものが使用される。
ＴＤＭＡＨ（Ｈｆ［Ｎ（ＣＨ3 ）2 ］4 ：テトラキスジメチルアミノハフニウム）、
ＴＤＥＭＡＨ（Ｈｆ［Ｎ（Ｃ2 Ｈ5 ）2 ］4 ：テトラキスジエチルアミノハフニウム）、
ＴＥＭＡＨ（Ｈｆ［Ｎ（ＣＨ3 ）（Ｃ2 Ｈ5 ）］4 ：テトラキスエチルメチルアミノハフニウム）、
Ｈｆ‐ＯｔＢｕ（Ｈｆ［ＯＣ（ＣＨ3 ）3 ］4 ：テトラターシャリブトキシハフニウム）、
Ｈｆ‐ＭＭＰ4 （Ｈｆ［ＯＣ（ＣＨ3 ）2 ＣＨ2 ＯＣＨ3 ］4 ：テトラキス（１‐メトキシ‐２‐メチル‐２‐プロポキシ）ハフニウム）。
また、シリコン原子（Ｓｉ）を含む原料としては、例えば、次のようなものが使用される。
Ｓｉ‐ＯｔＢｕ（Ｓｉ［ＯＣ（ＣＨ3 ）3 ］4 ：テトラターシャリブトキシシリコン）、
Ｓｉ‐ＭＭＰ4 （Ｓｉ［ＯＣ（ＣＨ3 ）2 ＣＨ2 ＯＣＨ3 ］4 ：テトラキス（１‐メトキシ‐２‐メチル‐２‐プロポキシ）シリコン）、
ＴＥＯＳ（Ｓｉ［ＯＣ2 Ｈ5 ］4 ：テトラエトキシシラン）。
これらの原料は、常温で液体であり、蒸気圧が高いので、バブリングで気化して得た原料ガスを用いる。
本実施の形態に係るＡＬＤ装置４０においては、ハフニウム液体原料およびシリコン液体原料を気化するのに第一バブラ５６Ａが使用される。
本実施の形態では第一バブラ５６Ａにハフニウム液体原料とシリコン液体原料を混合した混合液体原料を収容している。
この第一バブラ５６Ａのバブリングに使用されるアルゴンガスの流量は、例えば、０．５〜１ＳＬＭ（スタンダード・リットル毎分）である。
また、酸化剤としては、例えば、水蒸気（Ｈ2 Ｏ）やオゾン（Ｏ3 ）等の酸素原子を含むガスが使用される。オゾンが使用される場合にはオゾン発生器が使用される。
本実施の形態に係るＡＬＤ装置４０においては、酸化剤としては水蒸気が使用される。この水蒸気を発生させるのに、第二バブラ５６Ｂが使用される。この第二バブラ５６Ｂのバブリングに使用されるアルゴンガスの流量も、例えば、０．５〜１ＳＬＭである。
ゲートバルブ４４が開かれ、ハフニウムシリケート膜を形成すべきウエハ２が、第一処理ユニット３１であるＡＬＤ装置４０の処理室４１に搬入され、保持具４７上に載置されると、図３に示されているように、ウエハ搬入搬出口４３はゲートバルブ４４によって閉じられる。
ゲートバルブ４４が閉じられると、処理室４１内は排気装置５０によって所定の圧力となるように排気される。
また、ウエハ２は保持具４７に内蔵されたヒータ４７ａによって１５０℃〜５００℃の範囲内の所定の温度に加熱される。
ウエハ２が搬入された時点では、止め弁５４Ａ、５５Ａ、５４Ｂ、５５Ｂはそれぞれ閉状態で、止め弁６０Ａ、６２Ａ、６０Ｂ、６２Ｂは開状態である。
ここで、原料を供給する準備のために、止め弁６０Ａ、５５Ａ、６０Ｂ、５５Ｂが閉じられるとともに、止め弁５４Ａ、６２Ａ、５４Ｂ、６２Ｂが開かれることにより、気化したハフニウム原料とシリコン原料との混合原料および水蒸気が、第一処理ガス供給ライン５３Ａおよび第二処理ガス供給ライン５３Ｂにそれぞれ詰められる。
また、止め弁６３が開かれることにより、処理室４１内にはパージガスとしてのアルゴンガスが供給される。また、止め弁６４Ａ、６４Ｂが開かれることにより、処理室４１内の保持具４７より下方の空間にもパージガスとしてのアルゴンガスが、パージガス供給口４８Ａ、４８Ｂから、例えば０．１〜１．５ＳＬＭの流量にて流される。
また、処理室４１内の圧力は、１０〜１００Ｐａに調圧される。
ウエハ２の温度が安定した後に、次のステップ（１）〜（４）を１サイクルとして、ハフニウムシリケート膜が目標の膜厚になるまで、このサイクルが繰り返される。
（１）ウエハ２の温度が安定した後に、原料供給ステップとして、止め弁６２Ａが閉じられるとともに、止め弁５５Ａが開かれる。そのままの状態が０．５〜５秒間保持され、気化したハフニウム原料とシリコン原料との混合原料が処理室４１に供給される。
これにより、ハフニウム原料とシリコン原料との混合原料はウエハ２の表面上に吸着する。
（２）次に、原料排気ステップとして、止め弁５４Ａが閉じられるとともに、止め弁６０Ａが開かれる。そのままの状態が０．５〜１０秒間保持されて、第一処理ガス供給ライン５３Ａ内と処理室４１内とに供給された原料が排気される。
続いて、止め弁６０Ａ、５５Ａが閉じられ、止め弁５４Ａ、６２Ａが開かれて、第一処理ガス供給ライン５３Ａに気化したハフニウム原料とシリコン原料との混合原料が詰められる。
（３）第一処理ガス供給ライン５３Ａへの気化したハフニウム原料とシリコン原料との混合原料の充填と同時に、酸化ステップとして、止め弁６２Ｂが閉じられるとともに、止め弁５５Ｂが開かれる。そのままの状態が０．５〜１５秒間保持されて、処理室４１に酸化剤としての水蒸気が供給される。
これにより、ステップ（１）でウエハ２の表面上に吸着したハフニウム原料とシリコン原料との混合原料と、水蒸気とが反応して、ウエハ２の表面上に１オングストローム（Å）程度の膜厚のハフニウムシリケート膜が形成される。
（４）引き続いて、酸化剤の排気ステップとして、止め弁５４Ｂが閉じられるとともに、止め弁６０Ｂが開かれる。そのままの状態が０．５〜１５秒間保持されて、第二処理ガス供給ライン５３Ｂ内および処理室４１内に供給された酸化剤が排気される。
続いて、止め弁６０Ｂ、５５Ｂが閉じられ、止め弁５４Ｂ、６２Ｂが開かれて第二処理ガス供給ライン５３Ｂに水蒸気が詰められる。
通常、ＡＬＤ法により成膜する場合には、１サイクルで１Å程度成膜されることから、２０〜３０Åの目標膜厚を得るには、２０〜３０サイクルが必要である。１サイクルが５〜１０秒とすると、目標膜厚のハフニウムシリケート膜の成膜には２〜６分かかる。
以上のようにして、図６（ｂ）に示されているように、ウエハ２上に高誘電率膜としてのハフニウムシリケート膜７が形成される。
ハフニウムシリケート膜の形成が終了すると、ゲートバルブ４４が開かれ、成膜済みのウエハ２は負圧移載装置１３によって第一処理ユニット３１から負圧に維持された負圧移載室１１に搬出（ウエハアンローディング）される。
続いて、ゲートバルブ４４が閉じられた後に、ゲートバルブ８２が開かれ、負圧移載装置１３はウエハ２を、図１に示されたプラズマ窒化ステップを実施する第二処理ユニット３２に搬送して、第二処理ユニット３２の処理室へ搬入（ウエハローディング）する。
本実施の形態においては、第二処理ユニット３２には図４に示されたＭＭＴ(Modified Magnetron Typed)装置７０が使用されている。
図４に示されているように、ＭＭＴ装置７０は処理室７１を備えており、処理室７１は下側容器７２と、下側容器７２の上に被せられた上側容器７３とから構成されている。
上側容器７３はドーム型の酸化アルミニウムまたは石英によって形成されており、下側容器７２はアルミニウムによって形成されている。
上側容器７３の上部にはガス分散空間であるバッファ室７５を形成するシャワーヘッド７４が設けられており、下壁にはガスを噴出する噴出口であるガス噴出孔７７を有するシャワープレート７６が形成されている。シャワーヘッド７４の上壁にはガス供給装置７８に接続されたガス供給ライン７９が接続されている。
下側容器７２の側壁の一部には、排気装置８０に接続された排気ライン８１が接続されている。
下側容器７２の側壁の他の位置には、仕切弁となるゲートバルブ８２が設けられている。ゲートバルブ８２が開いている時には、ウエハ２が処理室７１に負圧移載装置１３によって搬入および搬出される。ゲートバルブ８２が閉じている時には、処理室７１は気密に維持される。
上側容器７３の外側には反応ガスを励起させる放電手段として筒状（好適には円筒状）の筒状電極８４が同心円に敷設されており、筒状電極８４は処理室７１のプラズマ生成領域８３を囲んでいる。筒状電極８４には高周波電力を印加する高周波電源８６がインピーダンスの整合を行う整合器８５を介して接続されている。
筒状電極８４の外側には筒状（好適には円筒状）の磁界形成手段である筒状磁石８７が同心円に敷設されており、筒状磁石８７は筒状電極８４の外側の表面の上下端近傍にそれぞれ配置されている。
上下の筒状磁石８７、８７は処理室７１の半径方向に沿った両端（内周端と外周端）に磁極を持ち、上下の筒状磁石８７、８７の磁極の向きが逆向きに設定されている。したがって、内周部の磁極同士が異極となっており、これにより、筒状電極８４の内周面に沿って円筒軸方向に磁力線が形成される。
筒状電極８４および筒状磁石８７の周囲には電界や磁界を有効に遮蔽する遮蔽板８８が設置されており、遮蔽板８８は筒状電極８４および筒状磁石８７で形成される電界や磁界を外部環境等に悪影響を及ぼさないように遮蔽している。
下側容器７２の中心部にはエレベータによって昇降駆動されるサセプタ昇降軸８９が垂直方向に昇降するように支承されており、サセプタ昇降軸８９の処理室７１側の上端にはウエハ２を保持するための保持手段としてのサセプタ９０が水平に設置されている。
サセプタ昇降軸８９は下側容器７２と絶縁されており、下側容器７２の底面上におけるサセプタ昇降軸８９の外方には３本の突き上げピン９１が垂直に立設されている。
３本の突き上げピン９１はサセプタ昇降軸８９の下降時にサセプタ９０に開設された３個の挿通孔９２を下から挿通することにより、サセプタ９０の上に保持されたウエハ２を突き上げる。
サセプタ９０は誘電体である石英によってウエハ２よりも大径の円盤形状に形成されており、ヒータ９０ａが内蔵されている。
サセプタ９０にはインピーダンスを調整するインピーダンス調整器９３が電気的に接続されている。インピーダンス調整器９３はコイルや可変コンデンサから構成されており、コイルのパターン数や可変コンデンサの容量値を制御することによって、サセプタ９０を介してウエハ２の電位を制御する。
次に、図１に示されたプラズマ窒化ステップを、以上の構成に係るＭＭＴ装置７０を使用してハフニウムシリケート膜に窒素（Ｎ）を添加する場合について説明する。
ゲートバルブ８２が開かれると、第一処理ユニット３１においてハフニウムシリケート膜が形成されたウエハ２は、第二処理ユニット３２であるＭＭＴ装置７０の処理室７１に負圧移載装置１３によって搬入され、３本の突き上げピン９１の上端間に移載される。
ウエハ２を突き上げピン９１に移載した負圧移載装置１３が処理室７１の外へ退避すると、ゲートバルブ８２が閉まり、サセプタ９０がサセプタ昇降軸８９により上昇されて、図４に示されているように、ウエハ２が突き上げピン９１の上からサセプタ９０に受け渡される。
処理室７１が気密に閉じられた状態で、処理室７１内の圧力は０．５〜２００Ｐａの範囲内の所定の圧力となるように排気装置８０によって排気される。
サセプタ９０のヒータ９０ａは予め加熱されており、サセプタ９０に保持されたウエハ２を室温〜９５０℃の範囲内で所定の処理温度に加熱する。処理温度としては、例えば１００〜５００℃の範囲内の所定の温度が例示される。
ウエハ２が処理温度に加熱されると、０．１〜２ＳＬＭの流量の窒素（Ｎ2 ）ガスやアンモニア（ＮＨ3 ）ガス等の窒素原子を含むガスが処理室７１に、ガス供給装置７８からガス供給ライン７９およびシャワープレート７６のガス噴出孔７７を介してシャワー状に導入される。
次に、５０〜７００Ｗの高周波電力が筒状電極８４に高周波電源８６から整合器８５を介して印加される。この際、高周波は反射波が最小になるように整合器８５によって制御される。
筒状磁石８７、８７の磁界の影響を受けてマグネトロン放電が発生し、ウエハ２の上方空間に電荷をトラップしてプラズマ生成領域８３に高密度プラズマが生成される。
そして、生成された高密度プラズマにより、サセプタ９０上のウエハ２の表面にプラズマ処理が施される。
以上の処理条件に対応する量の窒素がウエハ２上に形成されたハフニウムシリケート膜に添加され、図６（ｂ）（ｃ）に示されているように、ハフニウムシリケート膜７は窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜８となる。
この処理時間は、通常、３０秒〜５分である。
ところで、窒素含有ガスをプラズマ化すると、窒素イオン（Ｎ＋、Ｎ−）、窒素ラジカル（Ｎ＊）、電子（ｅ）等が発生する。
プラズマ窒化時の圧力が低い（例えば、２Ｐａ以下）と、窒化の主成分がイオンとなり、Ｈｉｇｈ−ｋ膜への窒素導入量が比較的多くなる。
逆に、プラズマ窒化時の圧力が高い（例えば、数十Ｐａ以上）と、窒化の主成分が窒素ラジカルとなり、Ｈｉｇｈ−ｋ膜への窒素導入量は少なくなる。
本実施の形態においては、ＭＭＴ装置によって圧力が低い条件でプラズマ窒化を実施しており、窒素イオンが主に窒化に寄与し、窒素ラジカルは窒化にはあまり寄与しない。
この場合、Ｈｉｇｈ−ｋ膜への窒素導入量は多くなるが、窒素ラジカルを用いる場合に比べて、Ｈｉｇｈ−ｋ膜へのダメージが大きくなる。
なお、本実施の形態においては、窒素イオンが主に窒化に寄与しているので、ウエハに与えるバイアスを調整することにより、Ｈｉｇｈ−ｋ膜の窒素濃度を制御することができる。
これに対して、プラズマ化した窒素含有ガスを、イオントラッパ（金属板）を介してウエハに供給するような場合には、イオントラッパによって窒素イオンが除去されるために、電気的に中性な窒素ラジカルだけがウエハに供給される。すなわち、窒素ラジカルだけが窒化に寄与する。
この場合には、Ｈｉｇｈ−ｋ膜への窒素導入量は少なくなるが、窒素イオンを用いる場合に比べて、Ｈｉｇｈ−ｋ膜へのダメージが小さくなる。
なお、窒素ラジカルは電気的に中性であるので、ウエハに与えるバイアスを調整してもＨｉｇｈ−ｋ膜の窒素濃度を制御することができない。
ＭＭＴ装置７０において予め設定された処理時間が経過すると、ゲートバルブ８２が開かれ、窒化ハフニウムシリケート膜が形成されたウエハ２は、負圧移載装置１３によって搬入時とは逆の手順により、処理室７１から負圧移載室１１に搬出（ウエハアンローディング）される。
続いて、ゲートバルブ８２が閉じられた後に、ゲートバルブ１１８が開かれて、負圧移載装置１３がウエハ２を、図１に示されたアニールステップを実施する第三処理ユニット３３に搬送して、第三処理ユニット３３の処理室へ搬入（ウエハローディング）する。
本実施の形態においては、アニールステップを実施する第三処理ユニット３３には、図５に示されたＲＴＰ（Rapid Thermal Processing）装置１１０が使用されている。
図５に示されているように、ＲＴＰ装置１１０はウエハ２を処理する処理室１１１を形成した筐体１１２を備えている。筐体１１２は上下面が開口した円筒形状に形成されたカップ１１３と、カップ１１３の上面開口部を閉塞する円盤形状のトッププレート１１４と、カップ１１３の下面開口部を閉塞する円盤形状のボトムプレート１１５とが組み合わされて、円筒中空体形状に構築されている。
カップ１１３の側壁の一部には排気口１１６が処理室１１１の内外を連通するように開設されており、排気口１１６には処理室１１１を大気圧未満（以下、負圧という。）に排気し得る排気装置（図示せず）が接続されている。
カップ１１３の側壁の排気口１１６と反対側の位置には、ウエハ２を処理室１１１に搬入搬出するためのウエハ搬入搬出口１１７が開設されており、ウエハ搬入搬出口１１７はゲートバルブ１１８によって開閉される。
ボトムプレート１１５の下面の中心線上には昇降駆動装置１１９が設置されている。昇降駆動装置１１９はボトムプレート１１５に挿通されてボトムプレート１１５に対して上下方向に摺動自在に構成された昇降軸１２０を昇降させる。
昇降軸１２０の上端には昇降板１２１が水平に固定されており、昇降板１２１の上面には複数本（通常は３本または４本）のリフタピン１２２が垂直に立脚されて固定されている。各リフタピン１２２は昇降板１２１の昇降に伴って昇降することにより、ウエハ２を下から水平に支持して昇降させる。
ボトムプレート１１５の上面における昇降軸１２０の外側には支持筒１２３が突設されており、支持筒１２３の上端面の上には冷却プレート１２４が水平に架設されている。
冷却プレート１２４の上方には、複数本の加熱ランプから構成された第一加熱ランプ群１２５および第二加熱ランプ群１２６が下から順に配置されて、それぞれ水平に架設されている。第一加熱ランプ群１２５および第二加熱ランプ群１２６は第一支柱１２７および第二支柱１２８によってそれぞれ水平に支持されている。
第一加熱ランプ群１２５および第二加熱ランプ群１２６の電力供給電線１２９はボトムプレート１１５を挿通して外部に引き出されている。
処理室１１１にはタレット１３１が処理室１１１と同心円に配置されている。タレット１３１は内歯平歯車１３３の上面に同心円に固定されており、内歯平歯車１３３はボトムプレート１１５に介設されたベアリング１３２によって水平に支承されている。
内歯平歯車１３３には原動側平歯車１３４が噛合されており、原動側平歯車１３４はボトムプレート１１５に介設されたベアリング１３５によって水平に支承されている。原動側平歯車１３４はボトムプレート１１５の下に設置されたサセプタ回転装置１３６によって回転駆動される。
タレット１３１の上端面の上には平板の円形リング形状に形成されたアウタプラットホーム１３７が水平に架設されており、アウタプラットホーム１３７の内側にはインナプラットホーム１３８が水平に架設されている。
インナプラットホーム１３８の内周の下端部にはサセプタ１４０が、内周面の下端部に径方向内向きに突設された係合部１３９に係合されて保持されている。サセプタ１４０の各リフタピン１２２に対向する位置には挿通孔１４１がそれぞれ開設されている。
トッププレート１１４にはアニールガス供給管１４２および不活性ガス供給管１４３が処理室１１１に連通するようにそれぞれ接続されている。
また、トッププレート１１４には放射温度計のプローブ１４４が複数本、互いに半径方向にウエハ２の中心から周辺にかけてずらされてそれぞれ配置されてウエハ２の上面と対向するように挿入されている。放射温度計は複数本のプローブ１４４がそれぞれ検出した放射光に基づく計測温度をコントローラに逐次送信する。
トッププレート１１４の他の場所にはウエハ２の放射率を非接触にて測定する放射率測定装置１４５が設置されている。放射率測定装置１４５はレファレンスプローブ１４６を備えており、レファレンスプローブ１４６はレファレンスプローブ用モータ１４７によって垂直面内で回転される。
レファレンスプローブ１４６の上側には参照光を照射するレファレンスランプ１４８がレファレンスプローブ１４６の先端に対向するように設置されており、レファレンスプローブ１４６は放射温度計に光学的に接続されている。放射温度計はウエハ２からの光子密度とレファレンスランプ１４８からの参照光の光子密度とを比較することにより、計測温度を校正する。
次に、図１に示されたアニールステップを、以上の構成に係るＲＴＰ装置を使用して、ウエハ２上に形成された窒化ハフニウムシリケート膜にアニールを施す場合について説明する。
ゲートバルブ１１８が開かれると、アニールを施すべきウエハ２は、第三処理ユニット３３であるＲＴＰ装置１１０の処理室１１１に負圧移載装置１３によってウエハ搬入搬出口１１７から搬入され、複数本のリフタピン１２２の上端間に移載される。
ウエハ２をリフタピン１２２に移載した負圧移載装置１３が処理室１１１の外へ退避すると、ウエハ搬入搬出口１１７がゲートバルブ１１８により閉じられる。
また、昇降軸１２０が昇降駆動装置１１９によって下降されることにより、リフタピン１２２の上のウエハ２がサセプタ１４０の上に受け渡される。
処理室１１１が気密に閉じられた状態で、処理室１１１内は１０〜１００００Ｐａの範囲内の所定の圧力となるように排気口１１６を通じて排気される。
ウエハ２がサセプタ１４０に受け渡されると、ウエハ２をサセプタ１４０によって保持したタレット１３１が内歯平歯車１３３および原動側平歯車１３４を介してサセプタ回転装置１３６によって回転される。
サセプタ１４０に保持されたウエハ２はサセプタ回転装置１３６によって回転されながら、６００〜１０００℃の範囲内の所定の温度となるように第一加熱ランプ群１２５および第二加熱ランプ群１２６によって加熱される。
この回転および加熱中に、窒素ガスやアンモニアガス等の窒素原子を含むガスまたは酸素ガス等の酸素原子を含むガスが処理室１１１に、アニールガス供給管１４２から供給される。
なお、アニールの際にアニールガス供給管１４２から処理室１１１内に供給するガスは、窒素ガス等の不活性ガスが好ましい。酸素ガスを添加する場合は処理室１１１内の酸素濃度を０．１％〜０．５％、酸素分圧を１．３３Ｐａ〜６．６５Ｐａとするのが好ましい。
サセプタ１４０がサセプタ回転装置１３６によって回転されながら、サセプタ１４０の上に保持されたウエハ２は第一加熱ランプ群１２５および第二加熱ランプ群１２６によって均一に加熱されるため、ウエハ２上の窒化ハフニウムシリケート膜８は全面にわたって均一にアニールされる。
このアニールの処理時間は、５〜１２０秒間である。
以上のアニールステップにより、図６（ｄ）に示されているように、ウエハ２にはポストアニールによって改質された窒化ハフニウムシリケート膜９が形成される。
ＲＴＰ装置１１０において予め設定された所定の処理時間が経過すると、処理室１１１が排気口１１６によって所定の負圧となるように排気された後に、ゲートバルブ１１８が開かれ、アニールが施されたウエハ２が、負圧移載装置１３によって搬入時と逆の手順で処理室１１１から負圧移載室１１に搬出（ウエハアンローディング）される。
なお、高誘電率膜形成ステップ、プラズマ窒化ステップ、アニールステップ実施後のウエハは、第一クーリングユニット３５または第二クーリングユニット３６が使用されて、必要に応じて冷却される場合もある。
クラスタ装置１０でのアニールステップ後の図１に示されたウエハアンローディングステップにおいては、搬出室１５の負圧移載室１１側がゲートバルブ１８Ｂによって開かれる。負圧移載装置１３はウエハ２を負圧移載室１１から搬出室１５へ搬送し、搬出室１５の搬出室用仮置き台の上に移載する。
この際には、事前に、搬出室１５の正圧移載室１６側がゲートバルブ１８Ａによって閉じられ、搬出室１５が排気装置（図示せず）により負圧に排気される。搬出室１５が予め設定された圧力値に減圧されると、搬出室１５の負圧移載室１１側がゲートバルブ１８Ｂによって開かれ、ウエハアンローディングステップが実施される。
ウエハアンローディングステップ後に、ゲートバルブ１８Ｂは閉じられる。
アニールステップ実施済みのウエハ２に対して負圧移載室１１を介して実施される第三処理ユニット３３から搬出室１５へのアンローディング作業は、いずれも真空下に維持された第三処理ユニット３３、負圧移載室１１および搬出室１５において実施されるために、第三処理ユニット３３から搬出室１５へのウエハ２のアンローディング作業に際して、ウエハ２に形成された膜の表面に自然酸化膜が生成されたり、有機物等の不純物や異物等が付着したりするのは防止される。
同様に、搬入室１４から第一処理ユニット３１へ、第一処理ユニット３１から第二処理ユニット３２へ、第二処理ユニット３２から第三処理ユニット３３へウエハをそれぞれ搬送する場合においても、搬送作業はいずれも真空下に維持された状態で実施されるために、ウエハ２に形成された膜の表面に自然酸化膜が生成されたり、有機物等の不純物や異物等が付着したりするのは防止される。
以上の作動が繰り返されることにより、搬入室１４に一括して搬入された２５枚のウエハ２に対して、第一処理ユニット３１による高誘電率膜形成ステップ、第二処理ユニット３２によるプラズマ窒化ステップ、第三処理ユニット３３によるアニールステップが順次に実施されて行く。
なお、先に処理されたウエハ２が第一処理ユニット３１での処理を終了し、第二処理ユニット３２に搬入された後に、次のウエハ２を第一処理ユニット３１に搬送し、処理することが可能である。
つまり、一連の処理順序の中で、それぞれの処理ユニットが空き状態になったら、次のウエハ２を搬入して、並列で複数のウエハを処理することが可能である。
２５枚のウエハ２について一連の所定の処理が完了すると、処理済のウエハ２は搬出室１５の仮置き台に溜められた状態になる。
図１に示されたウエハ排出ステップにおいては、負圧に維持された搬出室１５内に窒素ガスが供給され、搬出室１５内が大気圧となった後に、搬出室１５の正圧移載室１６側が、ゲートバルブ１８Ａによって開かれる。
次いで、載置台２５に載置された空のポッド１のキャップが、ポッドオープナ２４のキャップ着脱機構２６によって開かれる。
続いて、正圧移載室１６の正圧移載装置１９は搬出室１５からウエハ２をピックアップして正圧移載室１６に搬出し、正圧移載室１６のウエハ搬入搬出口２３を通してポッド１に収納（チャージング）して行く。
処理済みの２５枚のウエハ２のポッド１への収納が完了すると、ポッド１のキャップがポッドオープナ２４のキャップ着脱機構２６によってウエハ出し入れ口に装着され、ポッド１が閉じられる。
本実施の形態においては、クラスタ装置１０における一連の三つのステップが終了したウエハ２は、ポッド１に気密に収納された状態で、ゲート電極膜形成ステップを実施する成膜装置に、図１に示されたポッドの工程内搬送ステップにより搬送されて行く。
ゲート電極膜形成ステップを実施する成膜装置としては、例えば、バッチ式縦形ホットウオール形ＣＶＤ装置、枚葉式ＡＬＤ装置、枚葉式ＣＶＤ装置等がある。
そして、図１に示されたパターニングステップを経て、ウエハ２にデュアルメタルゲート構造の電極が形成されて行く。
ゲート電極形成ステップおよびパターニングステップの一例を、デュアルメタルゲート構造の電極を形成する場合について、図７〜図９によって説明する。
図７（ａ）に示されているように、クラスタ装置１０における一連の三つのステップにより形成された窒化ハフニウムシリケート膜９の上に、ＮＭＯＳ用電極膜２０１が形成される。
次に、図７（ｂ）に示されているように、ＮＭＯＳ用電極膜２０１のＮウエル領域５に対応する部分がエッチングによって除去されることにより、スルーホール２０２が形成される。
この際、スルーホール２０２の形成により底面すなわち窒化ハフニウムシリケート膜９の表面が露出し、この露出部が大気に晒されることがある。この場合において、従来、窒化ハフニウムシリケート膜９から窒素が脱離する課題があった。
しかしながら、本実施の形態によれば、後述するように、窒化ハフニウムシリケート膜９はアニールによって改質されているので、窒化ハフニウムシリケート膜９から窒素が脱離するのを防止することができる。
次に、図８（ａ）に示されているように、ＮＭＯＳ用電極膜２０１およびスルーホール２０２の形成により露出した窒化ハフニウムシリケート膜９の上にＰＭＯＳ用電極膜２０３が形成される。
次に、図８（ｂ）に示されているように、ＮＭＯＳ用電極膜２０１が露出するまで、ＰＭＯＳ用電極膜２０３が平坦化される。
その後、図９に示されているように、ＮＭＯＳ用電極膜２０１およびＰＭＯＳ用電極膜２０３がパターンニングされて、ＮＭＯＳ用電極２０４およびＰＭＯＳ用電極２０５がそれぞれ形成される。
なお、ゲート電極はデュアルメタルゲート構造に構成するに限らない。
また、ゲート電極はメタルゲート電極によって形成するに限らず、ポリシリコン膜もしくはアモルファスシリコン膜によって形成してもよい。
なお、メタル電極の形成材料としては、ＴｉＮ、ＴａＮ、ＮｉＳｉ、ＰｔＳｉ、ＴａＣ、ＴｉＳｉ、Ｒｕ、ＳｉＧｅ、がある。
前記実施の形態によれば、次の効果が得られる。
（１）ハフニウムシリケート膜にプラズマ窒化によって導入された窒素は、膜中の原子との結合が弱いために大気に晒されると脱離するが、窒化後にアニールすると、膜中の原子との反応によって結合が強化するので、プラズマ窒化済みハフニウムシリケート膜（すなわち窒化ハフニウムシリケート膜）をアニールすることにより、ウエハが大気に晒されたとしても、アニールによって改質されたプラズマ窒化済みハフニウムシリケート膜から窒素が脱離するのを防止することができる。
ここで、ハフニウムシリケート膜を構成する原子（Ｈｆ、Ｓｉ、Ｏ）は、図１０（ａ）に示された構造式のように、それぞれが互いに共有結合している。
ところが、このハフニウムシリケート膜をプラズマ窒化すると、プラズマ窒化により生成された窒化ハフニウムシリケート膜には、図１０（ｂ）に示された構造式のように、プラズマ窒化の際に生じる窒素イオンにより欠陥すなわち、不安定な結合や未結合手が発生する。
不安定な結合としては、図１０（ｄ）に示されるように、Ｎ原子とＯ原子との結合（Ｎ−Ｏ結合）を含む結合、すなわち、Ｓｉ原子またはＨｆ原子をＭ原子とすると、Ｎ原子と３つのＯ原子との結合、Ｎ原子と２つのＯ原子および１つのＭ原子との結合、Ｎ原子と１つのＯ原子および２つのＭ原子との結合が挙げられる。
このような、Ｎ−Ｏ結合を含む結合は結合力が弱く、大気に晒されると、この結合を構成する原子が脱離する。未結合等も不安定な結合に含まれる。
なお、ハフニウムシリケート膜に対し、ＮＨ3 アニール等の熱窒化を行った場合も不安定な結合等の欠陥が発生するが、プラズマ窒化を行った場合の方が、熱窒化を行った場合よりも欠陥は多く発生する。
この欠陥が発生した窒化ハフニウムシリケート膜をアニールすると、高温処理によって欠陥が修復されることとなる。すなわち、膜中の不安定な結合を構成する原子が脱離したり、別の元素と結合したりすることにより、Ｎ−Ｏ結合が減少し、Ｎ−Ｍ結合が増加して、膜中のＮ原子と他の原子との結合が安定化して強化される。その結果、窒化ハフニウムシリケート膜を構成する原子（Ｈｆ、Ｓｉ、Ｏ、Ｎ）の結合は図１０（ｃ）に示された構造式のように安定化する。
なお、安定な結合としては図１０（ｅ）に示されるようにＮ−Ｏ結合を含まない結合、すなわち、Ｎ原子と３つのＭ原子との結合が挙げられる。
（２）ハフニウムシリケート膜にプラズマ窒化した後に、ウエハを大気に晒すことなく直ちにアニールすることにより、アニールによって改質された窒化ハフニウムシリケート膜から窒素が脱離するのを防止することができるので、仕上がり後（プラズマ窒化後）の窒素濃度を所期の値に維持することができる。
（３）窒化ハフニウムシリケート膜中の窒素濃度を所期の値に維持することにより、結晶化抑制やリーク電流低減のプラズマ窒化のメリットが喪失ないしは低減するのを防止することができる。
（４）プラズマ窒化済みハフニウムシリケート膜に対するアニールの処理温度は１０００℃以上に設定することが望ましい。
図１１はプラズマ窒化済みハフニウムシリケート膜をアニールした際のアニール温度と膜中の窒素濃度との関係を示すグラフである。
図１１のグラフの横軸はアニール温度（℃）を、縦軸は膜中の窒素濃度（％）を示している。
図１１によれば、アニール温度を高くするほど窒素濃度の減少を抑制することができ、アニール温度を１０００℃以上とすることにより、窒素濃度の変化が略一定となることが、理解される。
（５）酸素が多量に含まれる雰囲気中にて高温のアニールを実施すると、高誘電率膜とシリコンウエハとの界面にてシリコン酸化膜が形成されて全体の膜厚が厚くなってしまう。このため、アニール雰囲気は窒素ガス等の不活性ガスが主体の雰囲気とするのがよく、酸素を添加する場合は、酸素濃度を０．１％〜０．５％、酸素分圧を１．３３Ｐａ〜６．６５Ｐａとすることが望ましい。
図１２は成膜後５日間大気に放置した窒化ハフニウムシリケート膜中の窒素分布を示すグラフである。
図１２において、横軸は窒化ハフニウムシリケート膜の表面からの深さ（ｎｍ）、縦軸は窒素濃度（ａｔｏｍｓ／ｃｃ）を示している。
図１２中、破線で示した「プラズマ窒化のみ」とはハフニウムシリケート膜をプラズマ窒化しただけの場合を示しており、鎖線で示した「７００℃窒素アニール」とはハフニウムシリケート膜をプラズマ窒化した後にアニール温度を７００℃、圧力を１３３３Ｐａ、として窒素ガス雰囲気下でアニールした場合を示しており、実線で示した「１０００℃酸素添加窒素アニール」とはハフニウムシリケート膜をプラズマ窒化した後に、アニール温度を１０００℃、圧力を１３３３Ｐａ、として酸素ガスを添加した窒素ガスが主体の雰囲気下で、酸素濃度を０．１％〜０．５％、酸素分圧を１．３３Ｐａ〜６．６５Ｐａとしてアニールした場合を示している。
図１２によれば、１０００℃酸素添加窒素アニールを実施した場合の窒素濃度は、プラズマ窒化のみ実施した場合および７００℃窒素アニールを実施した場合のそれに比べて高く、窒素濃度の減少を抑制できていることが理解される。
なお、アニールの際、不活性ガスが主体の雰囲気に酸素をわずかに添加することで、すなわち、酸素濃度を０．１％〜０．５％、酸素分圧を１．３３Ｐａ〜６．６５Ｐａとすることで、トランジスタの移動度がよくなることが確認されている。
（６）ハフニウムシリケート膜にプラズマ窒化した後に、ウエハを大気に晒すことなく直ちにアニールすることにより、一連の処理後にＨｉｇｈ−ｋ膜が大気に晒されても、窒素の脱離や窒素濃度の減少を殆ど抑止することができるので、一連の処理後にウエハが大気に晒されないようにする必要がなく、大気を含む雰囲気下で、すなわち、ウエハが大気に晒された状態でウエハを搬送したり、ウエハをポッドに収納したり、ウエハを収納したポッドを他の装置（電極形成装置）へ搬送したりすることができる。
すなわち、ウエハを搬出室から正圧移載室を介してポッドに搬送する際に、ウエハを搬送する空間（搬出室内や正圧移載室内およびポッド内）を窒素パージしたり、ウエハ搬送後に、ウエハを収納したポッド内を窒素パージしたり、ウエハを収納したポッド内に窒素ガスを封入したり、ポッドの構造を改良したりする等の対策を講ずる必要がなくなる。
これにより、搬出室内や正圧移載室内およびポッド内の窒素パージ、ポッド内への窒素ガス封入時間を省略することができ、また、ポッド構造の改良に要するコストを低減することができる。
なお、前記実施の形態では、予め、ウエハ２の表面に界面層すなわち図６（ａ）の界面シリコン酸化膜６を形成しておき、この界面層が形成されたウエハ２をクラスタ装置１０に投入して、高誘電率膜形成ステップ、プラズマ窒化ステップ、アニールステップといった三つのステップを行う場合について説明したが、界面層はクラスタ装置１０において形成するようにしてもよい。
すなわち、図１３に示されているように、ウエハ２をクラスタ装置１０に投入後、クラスタ装置１０にて、界面層形成ステップ、高誘電率膜形成ステップ、プラズマ窒化ステップ、アニールステップといった四つのステップを連続的に行うようにしてもよい。
この場合、界面層は、第三処理ユニット３３としてのＲＴＰ装置１１０にてＯ2 を用いて熱酸化により形成するか、第一処理ユニット３１としてのＡＬＤ装置４０にてＯ3 等の酸化剤を用いて形成するようにすればよい。
界面層を第三処理ユニット３３（ＲＴＰ装置１１０）によって形成する場合の処理条件としては、温度：７００〜９００℃、圧力：１３３〜１３３３２Ｐａ、使用ガス種：酸素（Ｏ2 ）、または、一酸化窒素（ＮＯ）が例示される。
界面層を第一処理ユニット３１（ＡＬＤ装置４０）によって形成する場合の処理条件としては、温度：３５０〜４５０℃、圧力：５０〜２００Ｐａ、使用ガス種：オゾン（Ｏ3 ）が例示される。
それぞれの処理条件をそれぞれの範囲内のある値で一定に維持することにより、ウエハに所定の処理が施される。
界面層を、第一処理ユニット３１（ＡＬＤ装置４０）にて形成する場合、クラスタ装置１０におけるウエハ２の経路は前記実施形態と同様、第一処理ユニット３１（ＡＬＤ装置４０）→第二処理ユニット３２（ＭＭＴ装置７０）→第三処理ユニット３３（ＲＴＰ装置１１０）となる。
界面層を、第三処理ユニット３３（ＲＴＰ装置１１０）にて形成する場合、クラスタ装置１０におけるウエハ２の経路は、第三処理ユニット３３（ＲＴＰ装置１１０）→第一処理ユニット３１（ＡＬＤ装置４０）→第二処理ユニット３２（ＭＭＴ装置７０）→第三処理ユニット３３（ＲＴＰ装置１１０）となる。
図１４は本発明の他の実施の形態であるＩＣの製造方法におけるＭＯＳＦＥＴのゲートスタックの形成工程を示すフローチャートである。
本実施の形態が前記実施の形態と異なる点は、プラズマ窒化ステップとアニールステップとを同時に実施する点である。
換言すれば、プラズマ窒化ステップとアニールステップとの間の真空下での搬送ステップを省略する点である。その他のステップは前記実施の形態と同一である。
以下、本実施の形態に係るＩＣの製造方法におけるＭＯＳＦＥＴのゲートスタックの形成工程を、前記実施の形態係るＩＣの製造方法におけるＭＯＳＦＥＴのゲートスタックの形成工程とは異なるステップ、すなわち、プラズマ窒化とアニールとを同時に行うステップを主体にして説明する。
なお、本実施の形態に係るＩＣの製造方法におけるＭＯＳＦＥＴのゲートスタック形成工程も、前記実施の形態に係るクラスタ装置１０が使用されて実施されるものとする。
ハフニウムシリケート膜の形成が終了すると、ゲートバルブ４４が開かれ、成膜済みのウエハ２は負圧移載装置１３によって第一処理ユニット３１から負圧に維持された負圧移載室１１に搬出（ウエハアンローディング）される。
続いて、ゲートバルブ４４が閉じられた後に、ゲートバルブ８２が開かれ、負圧移載装置１３はウエハ２を、図１４に示されているように、第二処理ユニット３２であるＭＭＴ装置７０へ搬送して処理室へ搬入（ウエハローディング）する。
処理室７１が気密に閉じられた状態で、処理室７１内の圧力は０．５〜１０Ｐａの範囲内の所定の圧力となるように排気装置８０によって排気される。
サセプタ９０のヒータ９０ａは予め加熱されており、サセプタ９０に保持されたウエハ２を７００℃以上の所定の処理温度に加熱する。
ウエハ２が処理温度に加熱されると、０．１〜２ＳＬＭの流量の窒素（Ｎ2 ）ガスやアンモニア（ＮＨ3 ）ガス等の窒素原子を含むガスが処理室７１に、ガス供給装置７８からガス供給ライン７９およびシャワープレート７６のガス噴出孔７７を介してシャワー状に導入される。
次に、５０〜７００Ｗの高周波電力が筒状電極８４に高周波電源８６から整合器８５を介して印加される。この際、高周波は反射波が最小になるように整合器８５によって制御される。
筒状磁石８７、８７の磁界の影響を受けてマグネトロン放電が発生し、ウエハ２の上方空間に電荷をトラップしてプラズマ生成領域８３に高密度プラズマが生成される。
そして、生成された高密度プラズマにより、サセプタ９０上のウエハ２の表面にプラズマ窒化が施される。
ところで、前述した通り、プラズマ窒化された窒化ハフニウムシリケート膜には図１０（ｂ）に示された構造式のように窒素イオンにより欠陥が発生するが、窒化ハフニウムシリケート膜をアニールすると、欠陥が修復されることにより、窒化ハフニウムシリケート膜を構成する原子の結合は図１０（ｃ）に示された構造式のように安定化する。
本実施の形態においては、ウエハ２の上方空間に形成された高密度プラズマによってウエハ２にプラズマ窒化が施されるに際にして、ウエハ２がサセプタ９０のヒータ９０ａによって７００℃以上の高温度に加熱されているので、プラズマ窒化によって形成される欠陥を修復しながらプラズマ窒化が同時に進行する。
すなわち、プラズマ窒化された窒化ハフニウムシリケート膜には、図１０（ｂ）に示された構造式のように窒素イオンにより欠陥が発生するが、プラズマ窒化の際、ウエハ２が７００℃以上の高温度に加熱されていることにより、不安定な結合を構成する原子が脱離したり、別の元素と結合したりする欠陥修復作用がプラズマ窒化と同時に進行するために、窒化ハフニウムシリケート膜を構成する原子の結合は図１０（ｃ）に示された構造式のように安定化する。
このプラズマ窒化ステップの実施に際して、ウエハ２の加熱温度すなわち処理温度を過度に高くすると、高誘電率膜であるハフニウムシリケート膜とシリコンウエハとの界面への窒素の拡散が促進されるために、過度に界面が窒化されてしまい、ＭＯＳＦＥＴの特性劣化を引き起こす。そこで、処理温度は９００℃以下に設定することが望ましい。
他方、７００〜９００℃の高温度にてプラズマ窒化するに際して、高誘電率膜であるハフニウムシリケート膜に供給される窒素種の反応性が低いと、ハフニウムシリケート膜と結合せずにハフニウムシリケート膜とシリコンウエハとの界面へ拡散する窒素量が多くなる懸念があるため、高い反応性を持った窒素種をウエハに供給することができるプラズマ処理装置を適用することが肝要である。
したがって、リモートプラズマ処理装置よりも、本実施の形態のように、ウエハ２の上方空間に高密度プラズマのプラズマ生成領域８３を形成することができるＭＭＴ装置７０を使用することが望ましい。
また、ＭＭＴ装置７０を使用すると、高密度プラズマにより１００〜７００℃の低・中温領域でも充分にハフニウムシリケートを窒化することができる。
なお、本実施の形態において、前述のように、ハフニウムシリケート膜とシリコンウエハとの界面の過剰な窒化を抑制しつつ、プラズマ窒化によってハフニウムシリケート膜に形成される欠陥を修復しながら、当該プラズマ窒化を進行させる処理条件としては、温度：７００〜９００℃、圧力：０．５〜１０Ｐａ好ましくは０．５〜２Ｐａ、使用ガス種：窒素（Ｎ2 ）またはアンモニア（ＮＨ3 ）が例示され、それぞれの処理条件をそれぞれの範囲内のある値で一定に維持することにより、ウエハに所定の処理が施される。
ＭＭＴ装置７０において予め設定された処理時間が経過すると、ゲートバルブ８２が開かれ、窒化ハフニウムシリケート膜が形成されるとともに、その膜中の欠陥が修復されたウエハ２は、負圧移載装置１３によって処理室７１から負圧移載室１１に搬出（ウエハアンローディング）される。
続いて、ゲートバルブ８２が閉じられた後に、図１４に示されているように、負圧移載装置１３はウエハ２を、アニールステップを実施する第三処理ユニット３３に搬送することなく搬出室１５へ搬送し、搬出室１５の搬出室用仮置き台の上に移載する（ウエハ排出ステップ）。
以上説明した通り、本実施の形態によれば、プラズマ窒化と欠陥修復とを同時に実施することができるので、プラズマ窒化ステップ後のウエハの真空下での搬送ステップを省略することができ、さらには、アニールステップを実施するための専用の処理ユニット（例えば、ＲＴＰ装置１１０）を省略することができる。
なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において、種々に変更が可能であることはいうまでもない。
前記実施の形態においては、ＭＯＳＦＥＴのゲートスタック形成工程について説明したが、下部メタル電極が形成されたウエハに対して、バリアメタル形成ステップと、キャパシタ絶縁膜形成ステップと、上部メタル電極形成ステップとを行うＤＲＡＭ等のメモリのキャパシタ形成工程に、本発明を適用しても同様の作用効果を得ることができる。
なお、キャパシタ上部電極の形成材料としては、Ａｌ、ＴｉＮ、Ｒｕ、がある。
電極形成ステップに使用する電極形成用ガスは、所望の電極形成材料に応じて、適宜に選定されることになる。
高誘電率膜の形成材料としては、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を使用するに限らない。
ゲート絶縁膜を形成するための高誘電率膜の形成材料としては、この他に、ＺｒＯＮ、ＨｆＡｌＯＮ、ＬａＯＮ、ＹＯＮ、がある。
被処理基板はウエハに限らず、ＬＣＤ装置の製造工程におけるガラス基板や液晶パネル等の基板であってもよい。
なお、本発明の好ましい実施態様を付記する。
（１）基板上に形成された高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた後の基板を搬送するステップと、を有し、
前記窒化するステップと前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して若しくは同時に行われ、
前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
（２）前記（１）において、前記窒化するステップでは、窒素イオンが窒化を生じさせる物質の主成分として用いられる半導体装置の製造方法。
（３）前記（１）において、前記窒化するステップと前記熱処理するステップは連続して行われ、前記熱処理するステップは、１０００℃以上の温度で、かつ、不活性ガスが主体の雰囲気下で行われ、その雰囲気にはさらに酸素ガスが添加され、前記雰囲気における酸素ガス分圧が１．３３Ｐａ〜６．６５Ｐａとされる半導体装置の製造方法。
（４）前記（２）において、前記窒化するステップと前記熱処理するステップは同時に行われ、このとき、前記窒素イオンにより前記高誘電率膜に生じる欠陥を前記熱処理の作用により修復しながら窒化が行われる半導体装置の製造方法。
（５）前記（１）において、前記基板を搬送するステップは、前記熱処理がなされた後の基板を基板収納容器内に収納するステップを有し、この基板を収納するステップにおいて、基板が大気に晒される半導体装置の製造方法。
（６）前記（１）において、前記基板を搬送するステップは、前記熱処理がなされた後の基板を基板収納容器内に収納するステップと、基板が収納された基板収納容器を他の基板処理装置に搬送するステップと、を有し、
前記基板を収納するステップおよび前記基板収納容器を搬送するステップのうち少なくとも何れか一方のステップにおいて、基板が大気に晒される半導体装置の製造方法。
（７）基板上に高誘電率膜を形成するステップと、前記高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた後の基板を搬送するステップと、を有し、
前記高誘電率膜を形成するステップ、前記窒化するステップおよび前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して行われ、
前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
（８）基板上に界面層を形成するステップと、前記界面層上に高誘電率膜を形成するステップと、前記高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた後の基板を搬送するステップと、を有し、
前記界面層を形成するステップ、前記高誘電率膜を形成するステップ、前記窒化するステップおよび前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して行われ、
前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
（９）基板上に形成された高誘電率膜をプラズマを用いて窒化するステップと、前記窒化がなされた高誘電率膜を熱処理するステップと、前記熱処理がなされた高誘電率膜上に電極膜を形成するステップと、前記電極膜の一部を除去することで前記高誘電率膜の一部を露出させるステップと、前記高誘電率膜の一部が露出した状態の基板を搬送するステップと、を有し、
少なくとも前記窒化するステップと前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して若しくは同時に行われ、
前記高誘電率膜の一部が露出した状態の基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
（１０）基板上に高誘電率膜を形成するステップと、前記基板を加熱しつつ前記高誘電率膜をプラズマを用いて窒化するステップと、を有し、
前記窒化するステップでは、窒素イオンが窒化を生じさせる物質の主成分として用いられ、前記窒素イオンにより前記高誘電率膜に生じる欠陥を修復しながら窒化が行われる処理温度にて窒化される、半導体装置の製造方法。
（１１）前記（１０）において、前記窒化するステップでは、処理温度を７００〜９００℃として窒化がなされる半導体装置の製造方法。
（１２）前記（１０）において、前記窒化するステップの後、前記窒化がなされた高誘電率膜を熱処理することなく、前記窒化がなされた高誘電率膜上に電極膜を形成する半導体装置の製造方法。
（１３）基板を収納する基板収納容器を載置する載置台と、
基板のやり取りを行う予備室と、
基板を処理する第一処理室、第二処理室および第三処理室と、
前記予備室、前記第一処理室、前記第二処理室および前記第三処理室のそれぞれと気密に連通するように設けられ、前記予備室、前記第一処理室、前記第二処理室および前記第三処理室の間で基板を搬送する第一搬送装置が備えられた第一搬送室と、
前記載置台と前記予備室との間に設けられ、前記載置台に載置される前記基板収納容器と前記予備室との間で基板を搬送する第二搬送装置が備えられた第二搬送室と、
これらを制御するコントローラと、を有し、
前記コントローラは、前記第一処理室にて基板上に高誘電率膜を形成し、前記高誘電率膜が形成された基板を前記第一搬送装置により前記第一処理室から前記第一搬送室を介して前記第二処理室に搬送し、基板上に形成された高誘電率膜を前記第二処理室にてプラズマを用いて窒化し、前記窒化がなされた後の基板を前記第一搬送装置により前記第二処理室から前記第一搬送室を介して前記第三処理室に搬送し、前記窒化がなされた高誘電率膜を前記第三処理室にて熱処理するとともに、これら一連の操作を、基板を大気に晒すことなく連続して行うように制御するとともに、前記一連の操作がなされた後の基板を、大気を含む雰囲気下で前記第二搬送装置により前記予備室から前記第二搬送室を介して前記載置台に載置された前記基板収納容器内に搬送するように制御する、基板処理装置。
（１４）基板を収納する基板収納容器を載置する載置台と、
基板のやり取りを行う予備室と、
基板を処理する第一処理室および第二処理室と、
前記予備室、前記第一処理室および前記第二処理室のそれぞれと気密に連通するように設けられ、前記予備室、前記第一処理室および前記第二処理室の間で基板を搬送する第一搬送装置が備えられた第一搬送室と、
前記載置台と前記予備室との間に設けられ、前記載置台に載置される前記基板収納容器と前記予備室との間で基板を搬送する第二搬送装置が備えられた第二搬送室と、
これらを制御するコントローラと、を有し、
前記コントローラは、前記第一処理室にて基板上に高誘電率膜を形成し、前記高誘電率膜が形成された基板を前記第一搬送装置により前記第一処理室から前記第一搬送室を介して前記第二処理室に搬送し、前記第二処理室にて基板を加熱しつつ、基板上に形成された高誘電率膜をプラズマを用いて窒化し、その際、前記第二処理室内の処理圧力を窒素イオンが窒化を生じさせる物質の主成分となるような圧力としつつ、処理温度を前記窒素イオンにより前記高誘電率膜に生じる欠陥を修復しながら窒化される温度とするとともに、これら一連の操作を、基板を大気に晒すことなく連続して行うように制御するとともに、前記一連の操作がなされた後の基板を、大気を含む雰囲気下で前記第二搬送装置により前記予備室から前記第二搬送室を介して前記載置台に載置された前記基板収納容器内に搬送するように制御する、基板処理装置。

Claims (14)

  1. 基板上に形成された高誘電率膜をプラズマを用いて窒化するステップと、
    前記窒化がなされた高誘電率膜を熱処理するステップと、
    前記熱処理がなされた後の基板を搬送するステップと、を有し、
    前記窒化するステップと前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して若しくは同時に行われ、
    前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
  2. 請求項１において、前記窒化するステップでは、窒素イオンが窒化を生じさせる物質の主成分として用いられる半導体装置の製造方法。
  3. 請求項１において、前記窒化するステップと前記熱処理するステップは連続して行われ、前記熱処理するステップは、１０００℃以上の温度で、かつ、不活性ガスが主体の雰囲気下で行われ、その雰囲気にはさらに酸素ガスが添加され、前記雰囲気における酸素ガス分圧が１．３３Ｐａ〜６．６５Ｐａとされる半導体装置の製造方法。
  4. 請求項２において、前記窒化するステップと前記熱処理するステップは同時に行われ、このとき、前記窒素イオンにより前記高誘電率膜に生じる欠陥を前記熱処理の作用により修復しながら窒化が行われる半導体装置の製造方法。
  5. 請求項１において、前記基板を搬送するステップは、前記熱処理がなされた後の基板を基板収納容器内に収納するステップを有し、この基板を収納するステップにおいて、基板が大気に晒される半導体装置の製造方法。
  6. 請求項１において、前記基板を搬送するステップは、前記熱処理がなされた後の基板を基板収納容器内に収納するステップと、基板が収納された基板収納容器を他の基板処理装置に搬送するステップと、を有し、
    前記基板を収納するステップおよび前記基板収納容器を搬送するステップのうち少なくとも何れか一方のステップにおいて、基板が大気に晒される半導体装置の製造方法。
  7. 基板上に高誘電率膜を形成するステップと、
    前記高誘電率膜をプラズマを用いて窒化するステップと、
    前記窒化がなされた高誘電率膜を熱処理するステップと、
    前記熱処理がなされた後の基板を搬送するステップと、を有し、
    前記高誘電率膜を形成するステップ、前記窒化するステップおよび前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して行われ、
    前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
  8. 基板上に界面層を形成するステップと、
    前記界面層上に高誘電率膜を形成するステップと、
    前記高誘電率膜をプラズマを用いて窒化するステップと、
    前記窒化がなされた高誘電率膜を熱処理するステップと、
    前記熱処理がなされた後の基板を搬送するステップと、を有し、
    前記界面層を形成するステップ、前記高誘電率膜を形成するステップ、前記窒化するステップおよび前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して行われ、
    前記基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
  9. 基板上に形成された高誘電率膜をプラズマを用いて窒化するステップと、
    前記窒化がなされた高誘電率膜を熱処理するステップと、
    前記熱処理がなされた高誘電率膜上に電極膜を形成するステップと、
    前記電極膜の一部を除去することで前記高誘電率膜の一部を露出させるステップと、
    前記高誘電率膜の一部が露出した状態の基板を搬送するステップと、を有し、
    少なくとも前記窒化するステップと前記熱処理するステップは、同一の基板処理装置内で、基板を大気に晒すことなく連続して若しくは同時に行われ、
    前記高誘電率膜の一部が露出した状態の基板を搬送するステップは、基板が大気に晒された状態で行われる、半導体装置の製造方法。
  10. 基板上に高誘電率膜を形成するステップと、
    前記基板を加熱しつつ前記高誘電率膜をプラズマを用いて窒化するステップと、を有し、
    前記窒化するステップでは、窒素イオンが前記窒化を生じさせる物質の主成分として用いられ、前記窒素イオンにより前記高誘電率膜に生じる欠陥を修復しながら前記窒化が行われる処理温度にて前記窒化がなされる、半導体装置の製造方法。
  11. 請求項１０において、前記窒化するステップでは、処理温度を７００〜９００℃として前記窒化がなされる半導体装置の製造方法。
  12. 請求項１０において、前記窒化するステップの後、前記窒化がなされた高誘電率膜を熱処理することなく、前記窒化がなされた高誘電率膜上に電極膜を形成する半導体装置の製造方法。
  13. 基板を収納する基板収納容器を載置する載置台と、
    基板のやり取りを行う予備室と、
    基板を処理する第一処理室、第二処理室および第三処理室と、
    前記予備室、前記第一処理室、前記第二処理室および前記第三処理室のそれぞれと気密に連通するように設けられ、前記予備室、前記第一処理室、前記第二処理室および前記第三処理室の間で基板を搬送する第一搬送装置が備えられた第一搬送室と、
    前記載置台と前記予備室との間に設けられ、前記載置台に載置される前記基板収納容器と前記予備室との間で基板を搬送する第二搬送装置が備えられた第二搬送室と、
    これらを制御するコントローラと、を有し、
    前記コントローラは、前記第一処理室にて基板上に高誘電率膜を形成し、前記高誘電率膜が形成された基板を前記第一搬送装置により前記第一処理室から前記第一搬送室を介して前記第二処理室に搬送し、基板上に形成された高誘電率膜を前記第二処理室にてプラズマを用いて窒化し、前記窒化がなされた後の基板を前記第一搬送装置により前記第二処理室から前記第一搬送室を介して前記第三処理室に搬送し、前記窒化がなされた高誘電率膜を前記第三処理室にて熱処理するとともに、これら一連の操作を、基板を大気に晒すことなく連続して行うように制御するとともに、前記一連の操作がなされた後の基板を、大気を含む雰囲気下で前記第二搬送装置により前記予備室から前記第二搬送室を介して前記載置台に載置された前記基板収納容器内に搬送するように制御する、基板処理装置。
  14. 基板を収納する基板収納容器を載置する載置台と、
    基板のやり取りを行う予備室と、
    基板を処理する第一処理室および第二処理室と、
    前記予備室、前記第一処理室および前記第二処理室のそれぞれと気密に連通するように設けられ、前記予備室、前記第一処理室および前記第二処理室の間で基板を搬送する第一搬送装置が備えられた第一搬送室と、
    前記載置台と前記予備室との間に設けられ、前記載置台に載置される前記基板収納容器と前記予備室との間で基板を搬送する第二搬送装置が備えられた第二搬送室と、
    これらを制御するコントローラと、を有し、
    前記コントローラは、前記第一処理室にて基板上に高誘電率膜を形成し、前記高誘電率膜が形成された基板を前記第一搬送装置により前記第一処理室から前記第一搬送室を介して前記第二処理室に搬送し、前記第二処理室にて基板を加熱しつつ、基板上に形成された高誘電率膜をプラズマを用いて窒化し、その際、前記第二処理室内の処理圧力を窒素イオンが窒化を生じさせる物質の主成分となるような圧力としつつ、処理温度を前記窒素イオンにより前記高誘電率膜に生じる欠陥を修復しながら窒化される温度とするとともに、これら一連の操作を、基板を大気に晒すことなく連続して行うように制御するとともに、前記一連の操作がなされた後の基板を、大気を含む雰囲気下で前記第二搬送装置により前記予備室から前記第二搬送室を介して前記載置台に載置された前記基板収納容器内に搬送するように制御する、基板処理装置。
JP2008515585A 2006-05-17 2007-05-16 半導体装置の製造方法および基板処理装置 Pending JPWO2007132884A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006138231 2006-05-17
JP2006138231 2006-05-17
PCT/JP2007/060019 WO2007132884A1 (ja) 2006-05-17 2007-05-16 半導体装置の製造方法および基板処理装置

Publications (1)

Publication Number Publication Date
JPWO2007132884A1 true JPWO2007132884A1 (ja) 2009-09-24

Family

ID=38693973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008515585A Pending JPWO2007132884A1 (ja) 2006-05-17 2007-05-16 半導体装置の製造方法および基板処理装置

Country Status (3)

Country Link
US (1) US20090233429A1 (ja)
JP (1) JPWO2007132884A1 (ja)
WO (1) WO2007132884A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719138B2 (ja) 2009-12-22 2015-05-13 株式会社日立国際電気 半導体装置の製造方法および基板処理方法
JP5394360B2 (ja) * 2010-03-10 2014-01-22 東京エレクトロン株式会社 縦型熱処理装置およびその冷却方法
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
US9464362B2 (en) 2012-07-18 2016-10-11 Deca Technologies Inc. Magnetically sealed wafer plating jig system and method
JP6691152B2 (ja) * 2018-02-07 2020-04-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JP2000188291A (ja) * 1998-12-22 2000-07-04 Nec Corp 半導体装置の製造方法
JP2005277261A (ja) * 2004-03-26 2005-10-06 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2006005210A (ja) * 2004-06-18 2006-01-05 Hitachi Kokusai Electric Inc 半導体製造装置
JP2006040977A (ja) * 2004-07-22 2006-02-09 Univ Nagoya 絶縁膜を有した半導体装置の製造方法及び半導体装置。
WO2006023373A1 (en) * 2004-08-18 2006-03-02 Tokyo Electron Limited A method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
JP2006073758A (ja) * 2004-09-01 2006-03-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006080372A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置の製造方法およびその製造装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258643B1 (en) * 1999-06-25 2001-07-10 United Microelectronics Corp. Method for forming twin gate CMOS
KR101118462B1 (ko) * 2002-06-12 2012-03-06 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 질화된 게이트 유전체 층에서 질소 프로파일을개선하기 위한 방법
US6825506B2 (en) * 2002-11-27 2004-11-30 Intel Corporation Field effect transistor and method of fabrication
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US7323403B2 (en) * 2004-11-29 2008-01-29 Texas Instruments Incroporated Multi-step process for patterning a metal gate electrode
US20060228898A1 (en) * 2005-03-30 2006-10-12 Cory Wajda Method and system for forming a high-k dielectric layer
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JP2000188291A (ja) * 1998-12-22 2000-07-04 Nec Corp 半導体装置の製造方法
JP2005277261A (ja) * 2004-03-26 2005-10-06 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2006005210A (ja) * 2004-06-18 2006-01-05 Hitachi Kokusai Electric Inc 半導体製造装置
JP2006040977A (ja) * 2004-07-22 2006-02-09 Univ Nagoya 絶縁膜を有した半導体装置の製造方法及び半導体装置。
WO2006023373A1 (en) * 2004-08-18 2006-03-02 Tokyo Electron Limited A method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
JP2006073758A (ja) * 2004-09-01 2006-03-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006080372A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置の製造方法およびその製造装置

Also Published As

Publication number Publication date
US20090233429A1 (en) 2009-09-17
WO2007132884A1 (ja) 2007-11-22

Similar Documents

Publication Publication Date Title
JPWO2006137287A1 (ja) 半導体装置の製造方法および基板処理装置
US8367560B2 (en) Semiconductor device manufacturing method
TWI558839B (zh) A substrate processing apparatus, a manufacturing method and a program for a semiconductor device
CN102737977A (zh) 等离子体氮化处理方法
KR20100124210A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
TWI754364B (zh) 基板處理裝置、以及半導體器件的製造方法
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
JPWO2007132884A1 (ja) 半導体装置の製造方法および基板処理装置
JP5286565B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2009049316A (ja) 半導体装置の製造方法および基板処理装置
JP2008192835A (ja) 成膜方法，基板処理装置，および半導体装置
JP2006278619A (ja) 半導体製造装置
JP4564310B2 (ja) 半導体装置の製造方法
JP2012104569A (ja) 半導体装置の製造方法及び基板処理装置
JP5457287B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP7433457B2 (ja) 流動性間隙充填膜のためのマルチステッププロセス
JP2011066187A (ja) 成膜方法及び処理システム
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
JP2009049217A (ja) 半導体デバイスの製造方法。
JP2009044088A (ja) 半導体装置の製造方法
JP2010147417A (ja) 半導体装置の製造方法および基板処理装置
US20230137865A1 (en) Film forming method and film forming apparatus
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403