JP4694209B2 - 基板処理装置及び半導体装置の製造方法 - Google Patents

基板処理装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4694209B2
JP4694209B2 JP2005000974A JP2005000974A JP4694209B2 JP 4694209 B2 JP4694209 B2 JP 4694209B2 JP 2005000974 A JP2005000974 A JP 2005000974A JP 2005000974 A JP2005000974 A JP 2005000974A JP 4694209 B2 JP4694209 B2 JP 4694209B2
Authority
JP
Japan
Prior art keywords
gas
processing chamber
substrate
source gas
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005000974A
Other languages
English (en)
Other versions
JP2006190787A (ja
Inventor
賢治 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005000974A priority Critical patent/JP4694209B2/ja
Publication of JP2006190787A publication Critical patent/JP2006190787A/ja
Application granted granted Critical
Publication of JP4694209B2 publication Critical patent/JP4694209B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、第1の原料ガスと第2の原料ガスとを交互に供給することにより基板上に薄膜を形成する基板処理装置に関するものである。
図3に、半導体デバイスであるMOSFET構造を示す。基板10上に成長したエピタキシャル層11に素子分離層12を設けることにより区画形成したトランジスタ領域に埋込み層13を設け、その上に歪チャンネル層17が形成される。歪チャンネル層17には、ソース領域(n+領域)15及びドレイン領域(n+領域)16、及びソース領域15とドレイン領域16とに挟まれたゲート領域を形成する。ゲート領域の上にゲート絶縁膜18、ゲート電極19、ゲート電極20が積層され、その外側がオフセットスペーサ21を介してスペーサ22で覆われている(これらの部分をゲート部という)。ソース領域15上にはコンタクト23を介してコンタクトプラグ(W)24及びメタル配線層(Cu)25が設けられる。ドレイン領域16上にもコンタクト26を介してコンタクトプラグ27及びメタル配線層28が設けられる。なお、符号30は層間絶縁膜である。
上述したMOSFETは微細化により、ゲート絶縁膜18、あるいはゲート部のオフセットスペーサ21及びスペーサ22(以下、スペーサ部分という)の薄膜化や、成膜時の低温化が進んでいる。ゲート絶縁膜やスペーサ部分は酸素を含む薄膜で構成される。例えば、ゲート絶縁膜は高誘電体膜(High−k膜)となるHfO2膜やZrO2膜で形成され、スペーサ部分はSiO2膜で形成されることが多い。
薄膜化及び低温化に対応するために、ゲート絶縁膜やスペーサ部分を原子層成長と呼ばれるALD(Atomic Layer Deposition)により成膜することが検討されている。ALDとは、複数種類、例えば2種類の原料を交互に供給し、原子層を1層ずつ増やして薄膜を成長させる成膜方法である。
ALDは、原料供給サイクル内で各原料の供給が十分であれば基板表面の形状に関係無く原料供給のサイクル毎に一定した厚さの膜が形成され、膜の成長速度は時間ではなく、原料供給サイクルの数に比例するだけであって、原料供給量などの工程条件に敏感ではないため薄い膜の厚みを精密に制御することができる。
ALDの特長は、
(1)非常に薄い膜の形成ができる。
(2)基板の面積が広くても均一した厚さの膜を形成することができ、300mmウェハにも適用できる。
(3)基板の凸凹に関係無く一定した厚さの膜形成ができるため段差被覆性に優れている。
(4)形成されている膜にはピンホールがない。
(5)粉末のような物質にも均一した厚さの膜を形成することができる。
このALDを用いて、酸素を含む薄膜を成膜する場合、2種類の原料ガスのうち一方の原料ガスに膜原料ガスを用い、他方の原料ガスに酸化性ガスを使用する。例えば、シリコン酸化膜(SiO2)を形成する場合は、シリコンを含むSi系ガスと酸化性ガスとの2種類のガスを用いて、原子層を1層ずつ増やして薄膜を成長させ、SiO2膜を成膜させる。なお、酸素を含む薄膜には、その他に、Al23、ZrO2、HfO2、Y23、La23等がある。
上記酸化性ガスには、H2O(水)やO3(オゾン)が多く用いられ、一般的にはH2O(水)が良く使用される。H2O(水)は、直接、水分を直接供給する方法と、水分を直接供給しない方法の2種類がある。
ALDでは、専ら水分を直接供給するやり方が用いられるが、この場合、水分の純度が低く、形成される薄膜の品質に問題があり、良質な膜生成が困難であった。なお、水分を直接供給しない場合は、水分発生器が必要となりコスト高となってしまう。さらに、O3を用いる場合も、オゾン発生器が大掛かりになるという問題点があった。
本発明の課題は、上述した従来技術の問題点を解消して、酸素を含む高品質な膜形成が可能で、水分発生器やオゾン発生器を必要とせず、低コスト化を実現することが可能な基板処理装置を提供することにある。
第1の発明は、基板を収容する処理室と、前記基板および処理室内を加熱する加熱手段と、前記第1の原料ガスを前記処理室へ供給する第1のガス供給手段と、前記第1の原料ガスとは異なるO含有ガスとH含有ガスとを含む第2の原料ガスを前記処理室へ供給する第2のガス供給手段と、前記処理室内の雰囲気を排気する排気手段と、処理室内の基板に対して第1の原料ガスと前記第2の原料ガスとを互いに混合することなく交互に供給するよう制御する制御手段とを備えて、前記処理室内の基板に対して第1の原料ガスを供給して第1の原料を基板上に吸着させ、第2の原料ガスを供給してOラジカルとOHラジカルを発生させ、前記ラジカルにより、前記第1の原料が吸着した基板表面で表面反応を行わせ、基板上に酸化膜を形成するようにしたことを特徴とする基板処理装置である。
制御手段により処理室内に交互に供給する第1の原料ガスと第2の原料ガスのうち、第2の原料ガスにO含有ガス(酸化性ガス)とH含有ガス(還元性ガス)とを含むガスを用いて、処理室内でOラジカルとOHラジカルを発生させ、第1の原料が吸着した基板表面で表面反応を行わせるようにしたので、簡単な構造でありながら、水分を酸化性ガスとして使用するときのような純度の悪化を解決し、また水分発生器やオゾン発生器を必要とせず、低コスト化を実現することができる。
第2の発明は、処理室内の基板に対して第1の原料ガスを供給して基板上に第1の原料を吸着させる工程と、その後処理室内のパージを行う工程と、前記パージ後、処理室内の基板上に吸着させた第1の原料に対して、前記第1の原料ガスとは異なるO含有ガスとH含有ガスとを含む第2の原料ガスを供給して、OラジカルとOHラジカルを発生させ、前記ラジカルにより、前記第1の原料が吸着した基板表面で表面反応を行わせ、基板上に酸化膜を形成する工程と、その後処理室内のパージを行う工程と、を複数回繰り返す半導体デバイスの製造方法である。
第2の原料ガスにO含有ガスとH含有ガスとを含むガスを用いて、処理室内でOラジカルとOHラジカルを発生させることにより、第1の原料が吸着した基板表面で表面反応を行わせるようにしたので、簡単な方法でありながら、水分を酸化性ガスとして使用するときのような純度の悪化を解決し、また水分発生器やオゾン発生器を必要とせず、低コスト化を実現することができる。
本発明によれば、酸素を含む高品質な膜形成が可能で、水分発生器やオゾン発生器を必要とせず、低コスト化を実現することができる。
以下に本発明の実施の形態についてい説明する。
図4、図5において本発明が適用される基板処理装置の一例である半導体製造装置についての概略を説明する。
筐体101内部の前面側には、図示しない外部搬送装置との間で基板収納容器としてのカセット100の授受を行う保持具授受部材としてのカセットステージ105が設けられ、該カセットステージ105の後側には昇降手段としてのカセットエレベータ115が設けられ、該カセットエレベータ115には搬送手段としてのカセット移載機114が取りつけられている。又、前記カセットエレベータ115の後側には、前記カセット100の載置手段としてのカセット棚109が設けられると共に前記カセットステージ105の上方にも予備カセット棚110が設けられている。前記予備カセット棚110の上方にはクリーンユニット118が設けられクリーンエアを前記筐体101の内部を流通させるように構成されている。
前記筐体101の後部上方には、処理炉202が設けられ、該処理炉202の下方には基板としてのウェハ200を水平姿勢で多段に保持する基板保持手段としてのボート217を該処理炉202に昇降させる昇降手段としてのボートエレベータ121が設けられ、該ボートエレベータ121に取りつけられた昇降部材122の先端部には蓋体としてのシールキャップ219が取りつけられ該ボート217を垂直に支持している。前記ボートエレベータ121と前記カセット棚109との間には昇降手段としての移載エレベータ113が設けられ、該移載エレベータ113には搬送手段としてのウェハ移載機112が取りつけられている。又、前記ボートエレベータ121の横には、開閉機構を持ち前記処理炉202の下面を塞ぐ遮蔽部材としての炉口シャッタ116が設けられている。
前記ウェハ200が装填された前記カセット100は、図示しない外部搬送装置から前記カセットステージ105に該ウェハ200が上向き姿勢で搬入され、該ウェハ200が水平姿勢となるよう該カセットステージ105で90°回転させられる。更に、前記カセット100は、前記カセットエレベータ115の昇降動作、横行動作及び前記カセット移載機114の進退動作、回転動作の協働により前記カセットステージ105から前記カセット棚109又は前記予備カセット棚110に搬送される。
前記カセット棚109には前記ウェハ移載機112の搬送対象となる前記カセット100が収納される移載棚123があり、前記ウェハ200が移載に供される該カセット100は前記カセットエレベータ115、前記カセット移載機114により該移載棚123に移載される。
前記カセット100が前記移載棚123に移載されると、前記ウェハ移載機112の進退動作、回転動作及び前記移載エレベータ113の昇降動作の協働により該移載棚123から降下状態の前記ボート217に前記ウェハ200を移載する。
前記ボート217に所定枚数の前記ウェハ200が移載されると前記ボートエレベータ121により該ボート217が前記処理炉202に挿入され、前記シールキャップ219により前記処理炉202が気密に閉塞される。気密に閉塞された前記処理炉202内では前記ウェハ200が加熱されると共に処理ガスが該処理炉202内に供給され、前記ウェハ200に処理がなされる。
前記ウェハ200への処理が完了すると、該ウェハ200は上記した作動の逆の手順により、前記ボート217から前記移載棚123の前記カセット100に移載され、該カセット100は前記カセット移載機114により該移載棚123から前記カセットステージ105に移載され、図示しない外部搬送装置により前記筐体101の外部に搬出される。尚、前記炉口シャッタ116は、前記ボート217が降下状態の際に前記処理炉202の下面を塞ぎ、外気が該処理炉202内に巻き込まれるのを防止している。
前記カセット移載機114等の搬送動作は、搬送制御手段124により制御される。
次に図1を用いて、実施の形態による縦型ALD装置の処理炉202の概略について説明する。
加熱手段としてのヒータ207の内側に、ウェハ200を収容する処理室201を構成する反応管203が設けられる。反応管203は炉口フランジ205によって支持される。炉口フランジ205の下端開口はシールキャップ218により気密に閉塞され、シールキャップ218上にボート217が立設されて反応管203内に挿入される。ボート217にはバッチ処理される複数のウェハ200が水平姿勢で管軸方向に多段に積載される。前記ヒータ207は反応管203内のウェハ200を所定の温度に加熱する。
反応管203に、第1及び第2の原料ガスを反応管203内に供給する供給手段としての2本のガス供給配管232a、232bが設けられる。第1の原料ガスを供給する第1のガス供給配管232aは、反応管203を支持する炉口フランジ205に接続されている。また、第1の原料ガスとは異なるO含有ガスとH含有ガスとを含む第2の原料ガスを供給する第2のガス供給配管232bは、反応管203の頂部に接続されている。炉口フランジ205の第1のガス供給配管232aとは反対側に、処理室201を排気する排気手段としての排気配管231が設けられ、排気配管231には真空ポンプ246が設けられ、処理室201内を真空排気するようになっている。
第1のガス供給配管232aは、反応管203内においてボート217に沿って立設されたノズル233に連結される。このノズル233には、多段に積載された多数枚の各ウェハ200と対向するように多数の出口穴248aがノズル軸方向に沿って設けられる。
出口穴248aは、ガス上流のウェハ200からガス下流のウェハ200まで第2の原料ガスを均一に供給するために、ガス上流の出口穴径を小さくし、ガス下流の出口穴径を大きくすることによりコンダクタンスを変化させて、上流でも下流でも均等にガスが吹き出す構造とするとよい。
また、上述した2種類の原料ガスの供給方法、及びウェハ200の成膜温度を制御する制御手段としてのコントローラ125が設けられる。コントローラ125は、2種類のガスを一種類ずつ交互に繰り返し流すように、第1のガス供給配管232a及び第2のガス供給配管232bに設けたバルブ(図示せず)を制御するガス供給制御手段と、ヒータ加熱によるウェハ温度が成膜温度となるようにヒータ207を制御する温度制御手段とを内部に有している。
次に上述した縦型ALD装置の処理炉202を用いて成膜する方法を、図2を用いて説明する。膜はSiO2を形成する。第1の原料ガスにDCS(SiH2Cl2:ジクロルシラン)を用い、第2の原料ガスに酸素(O2:酸化性ガス)及び水素(H2:還元性ガス)を用いる。
成膜しようとするウェハ200をボート217に装填し、反応管203内(以下、単に炉内ともいう)に搬入する。次にウェハ上にSiO2膜の成膜を行なう。このときの炉内温度は、下地膜と密着性がよく界面の欠陥の少ない膜が形成される温度、例えば450〜600℃である。この成膜には、DCSとO2及びH2とを交互に流して1原子層づつ膜を形成するALDを用いる。
まず第1のガス供給配管232aから処理室201内にDCSを供給しつつ排気配管231から排気する。DCSは上記炉内温度で反応する。このとき、炉内圧力は比較的低い圧力13Pa(0.1Torr)〜1333Pa(10Torr)に維持しつつ、DCSを10sccm〜300slm、0.1秒〜60秒間供給する。処理室201内に供給される原料ガスはDCSだけなので、DCSは気相反応を起こすことなく、ウェハ200上の下地膜と表面反応して、下地膜にSi原子が吸着する。
Si原子を吸着させた後、例えば第1のガス供給配管232aから処理室201内をN2パージして第1のガス供給配管232a及び処理室201内の残留ガスを排気する。このときのパージN2ガス流量は10sccm〜100slm、パージ時間は0.1秒〜60秒間である。
つぎに第2のガス供給配管232bから酸素及び水素を処理室210内に供給する。O2及びH2の供給により、後述するように酸素活性種O*を発生させ、この酸素活性種と下地膜上のSi原子とを表面反応させて、SiO2膜を成膜させる。
2とO2を使用すると、H2は、500〜600℃でO2と反応を開始する。このとき処理室内では下記反応が起こっていると考えられる。
2+O2→H*+HO2
2+H*→OH*+O*
2+O*→H*+OH*
2+OH*→H*+H2
*(酸素活性種)、OH*(水酸基活性種)
よって、O2及びH2の供給時の炉内温度は500℃以上とする。また、O*(酸素活性種)は炉内圧力が266Pa(2Torr)以下の低圧力下であると、活性種の寿命が伸びる。したがって、ウェハ面内、ウェハ面間の薄膜均一性向上のために、このときの炉内圧力は266Pa以下とする。
また、このとき流すH2流量は10sccm〜30slm、O2流量は10sccm〜30slm、H2/O2ガス供給時間は0.1〜60秒間である。
SiO2膜を形成させた後、処理室201内をN2パージして処理室201内の残留ガスを排気する。このときのパージN2ガス流量は10sccm〜100slm、パージ時間は0.1秒〜60秒間である。
上述したDCSと酸素及び水素とを交互に流す工程を1サイクルとする。このサイクルを繰り返すことにより、所定厚のSiO2膜が形成される。
これらのサイクル制御はコントローラ125によって行われる。
上述したように、本実施の形態によれば、DCSを用いてALDによりSiO2膜を形成するために、Si原子とO2原子とを1層ずつ増やしてSiO2を堆積させる。この場合、減圧下の炉内にO2とH2を導入し、酸素活性種O*を発生させるようにしている。したがって、純度の低い水分を用いる場合と比べて、高品質な酸素活性種が得られ、高品質な膜生成を実現でき、半導体素子の性能を向上でき生産性を高めることができる。また、炉内温度をH2がO2と反応を開始する500〜600℃としておけば、O2及びH2を処理室内に供給するだけで、酸素活性種O*を発生させることができるので、水分発生器もオゾン発生器も必要とせず、一般的に使用されるO2、H2といった容易に入手でき且つ安価なガスを使用するので、低コスト化を実現できる。
特に本実施の形態によるSiO2の成膜方法を、MOSFETのスペーサ部分に適用すれば、オフセットスペーサ及びスペーサの成膜の低温化、及びオフセットスペーサ及びスペーサの薄膜化を実現できる。
上述した実施の形態では、酸素を含む薄膜としてSiO2膜を形成する場合について説明した、本発明はこれに限定されない。例えば、HfO2やZrO2などについても上述した装置及び方法を用いて適用可能である。
ここに、HfO2、ZrO2の成膜条件を共通に例示すれば次の通りである。
炉内温度:450℃〜600℃(但し、O2/H2供給時の炉内温度:50℃〜600℃)
炉内圧力:13Pa(0.1Torr)〜1333Pa(10Torr)(但し、O2/H2供給時の炉内圧力は266Pa以下)
HfCl4/ZrCl4:10sccm〜300slm(昇華時のガス流量)
2流量:10sccm〜30slm
2流量:10sccm〜30slm
パージN2流量:10sccm〜100slm
また、1サイクル当り各ガスを流す時間は次の通りである。
HfCl4/ZrCl4:0.1秒〜500秒
パージガス(N2):0.1秒〜180秒
2/O2:0.1秒〜180秒
パージガス(N2):0.1秒〜120秒
このように酸化性ガスとしてO2及びH2を用いて酸素活性種O*を発生させ、これをウェハに吸着したHf原子やZr原子と表面反応させることにより、ウェハ上に高品質のHfO2やZrO2を堆積させることもできる。特に本実施の形態によるHfO2やZrO2の成膜方法を、MOSFETのゲート絶縁膜に適用すれば、ゲート絶縁膜の成膜の低温化、及びゲート絶縁膜の薄膜化を実現できる。
実施の形態における縦型ALD装置の処理炉の概略図である。 実施の形態におけるALDによるH2/O2ガスとSi系ガスとのガスフロー図である。 半導体デバイスであるMOSFET構造の断面図である。 実施の形態における半導体製造装置の透視斜視図である。 実施の形態における半導体製造装置の縦断面図である
符号の説明
200 ウェハ(基板)
201 処理室
207 ヒータ(加熱手段)
232a 第1のガス供給配管(第1のガス供給手段)
232b 第2のガス供給配管(第2のガス供給手段)
231 排気配管(排気手段)
125 コントローラ(制御手段)

Claims (6)

  1. 基板を収容する処理室と、
    前記処理室内を加熱する加熱手段と、
    第1の原料ガスを前記処理室内へ供給する第1のガス供給手段と、
    前記第1の原料ガスとは異なるO含有ガスとH含有ガスとを含む第2の原料ガスを前記処理室内へ供給する第2のガス供給手段と、
    前記処理室内の雰囲気を排気する排気手段と、
    前記加熱手段、前記第1のガス供給手段、前記第2のガス供給手段および前記排気手段を制御する制御手段と、を備え、
    前記制御手段は、前記第1のガス供給手段、前記第2のガス供給手段および前記排気手段を制御して、前記処理室内の前記基板に対して前記第1の原料ガスと前記第2の原料ガスとを互いに混合することなく交互に供給し、前記加熱手段を制御して、少なくとも前記第2の原料ガスを供給する際は前記処理室内を前記O含有ガスが前記H含有ガスと反応して酸素活性種を発生させ、前記発生した酸素活性種が前記基板に吸着した前記第1の原料ガスと反応する温度で加熱しつつ前記基板上に酸化膜を形成するようにした
    ことを特徴とする基板処理装置。
  2. 基板を収容する処理室と、
    前記処理室内を加熱する加熱手段と、
    第1の原料ガスを前記処理室内へ供給する第1のガス供給手段と、
    前記第1の原料ガスとは異なるO含有ガスとH含有ガスとを含む第2の原料ガスを前記処理室内へ供給する第2のガス供給手段と、
    前記処理室内の雰囲気を排気する排気手段と、
    前記加熱手段、前記第1のガス供給手段、前記第2のガス供給手段および前記排気手段を制御する制御手段と、を備え、
    前記制御手段は、前記第1のガス供給手段、前記第2のガス供給手段および前記排気手段を制御して、前記処理室内の前記基板に対して前記第1の原料ガスと前記第2の原料ガスとを互いに混合することなく交互に供給し、前記加熱手段を制御して、少なくとも前記第2の原料ガスを供給する際は前記処理室内を、前記O含有ガスが前記H含有ガスと反応して酸素活性種を発生させ、前記発生した酸素活性種が前記基板に吸着した前記第1の原料ガスと反応する500℃以上の温度で加熱しつつ前記基板上に酸化膜を形成するよう
    にした
    ことを特徴とする基板処理装置。
  3. 前記制御手段は、前記加熱手段を制御して、前記第2の原料ガスを供給する際は、前記処理室内を、前記O含有ガスが前記H含有ガスと反応して酸素活性種を発生させ、前記発生した酸素活性種が前記基板に吸着した前記第1の原料ガスと反応する500℃〜600℃の温度で加熱しつつ前記基板上に酸化膜を形成するようにした
    ことを特徴とする請求項2に記載の基板処理装置。
  4. 基板が収容された処理室内に第1の原料ガスを供給する工程と、
    前記処理室内を排気する工程と、
    前記処理室内に前記第1の原料ガスとは異なるO含有ガスとH含有ガスとを含む第2の原料ガスを供給する工程と、
    前記処理室内を排気する工程と、
    を順に複数回行うことで前記基板上に酸化膜を形成する半導体装置の製造方法であって、
    前記処理室内に前記第2の原料ガスを供給する工程は、前記処理室内をO含有ガスがH含有ガスと反応して酸素活性種を発生させる温度であって、前記発生した酸素活性種が前記基板に吸着した前記第1の原料ガスと反応する温度で加熱しつつ行うことを特徴とする半導体装置の製造方法。
  5. 基板が収容された処理室内に第1の原料ガスを供給する工程と、
    前記処理室内を排気する工程と、
    前記処理室内に前記第1の原料ガスとは異なるO含有ガスとH含有ガスとを含む第2の原料ガスを供給する工程と、
    前記処理室内を排気する工程と、
    を順に複数回行うことで前記基板上に酸化膜を形成する半導体装置の製造方法であって、
    前記処理室内に前記第2の原料ガスを供給する工程は、前記処理室内を、前記O含有ガスが前記H含有ガスと反応して酸素活性種を発生させ、前記発生した酸素活性種が前記基板に吸着した前記第1の原料ガスと反応する500℃以上の温度で加熱しつつ行うことを特徴とする半導体装置の製造方法。
  6. 前記処理室内に前記第2の原料ガスを供給する工程は、前記処理室内を、前記O含有ガスが前記H含有ガスと反応して酸素活性種を発生させ、前記発生した酸素活性種が前記基板に吸着した前記第1の原料ガスと反応する500℃〜600℃の温度で加熱しつつ行うことを特徴とする請求項5に記載の半導体装置の製造方法。
JP2005000974A 2005-01-05 2005-01-05 基板処理装置及び半導体装置の製造方法 Active JP4694209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005000974A JP4694209B2 (ja) 2005-01-05 2005-01-05 基板処理装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005000974A JP4694209B2 (ja) 2005-01-05 2005-01-05 基板処理装置及び半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010143956A Division JP5457287B2 (ja) 2010-06-24 2010-06-24 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP2010151826A Division JP5204809B2 (ja) 2010-07-02 2010-07-02 基板処理装置、基板処理方法及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006190787A JP2006190787A (ja) 2006-07-20
JP4694209B2 true JP4694209B2 (ja) 2011-06-08

Family

ID=36797719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000974A Active JP4694209B2 (ja) 2005-01-05 2005-01-05 基板処理装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4694209B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039085B1 (ja) 2021-08-30 2022-03-22 株式会社クリエイティブコーティングス 成膜装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624207B2 (ja) * 2005-08-03 2011-02-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5797255B2 (ja) * 2008-10-29 2015-10-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2011023576A (ja) * 2009-07-16 2011-02-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5616737B2 (ja) 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2012066977A1 (ja) 2010-11-19 2012-05-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101509453B1 (ko) 2011-06-03 2015-04-07 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP2013077805A (ja) 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6042656B2 (ja) 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5921168B2 (ja) * 2011-11-29 2016-05-24 株式会社日立国際電気 基板処理装置
JP6030455B2 (ja) 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6199570B2 (ja) 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6230809B2 (ja) 2013-04-22 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6128969B2 (ja) 2013-06-03 2017-05-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP2015056632A (ja) * 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6349234B2 (ja) 2014-02-19 2018-06-27 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
JP6545093B2 (ja) 2015-12-14 2019-07-17 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001220287A (ja) * 2000-02-04 2001-08-14 Denso Corp 原子層成長による薄膜形成方法及び薄膜形成装置
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine
WO2003105205A1 (en) * 2002-06-05 2003-12-18 Micron Technology, Inc. Hafnium-aluminum oxide dielectric films
JP2006054432A (ja) * 2004-07-15 2006-02-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278532B (en) * 2002-06-23 2007-04-11 Asml Us Inc Method for energy-assisted atomic layer deposition and removal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001220287A (ja) * 2000-02-04 2001-08-14 Denso Corp 原子層成長による薄膜形成方法及び薄膜形成装置
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine
WO2003105205A1 (en) * 2002-06-05 2003-12-18 Micron Technology, Inc. Hafnium-aluminum oxide dielectric films
JP2006054432A (ja) * 2004-07-15 2006-02-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039085B1 (ja) 2021-08-30 2022-03-22 株式会社クリエイティブコーティングス 成膜装置
EP4141141A1 (en) 2021-08-30 2023-03-01 Creative Coatings Co., Ltd. Film forming apparatus
KR20230032937A (ko) 2021-08-30 2023-03-07 가부시키가이샤 크리에이티브 코팅즈 성막 장치
JP2023034309A (ja) * 2021-08-30 2023-03-13 株式会社クリエイティブコーティングス 成膜装置

Also Published As

Publication number Publication date
JP2006190787A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
JP5223804B2 (ja) 成膜方法及び成膜装置
JP4803578B2 (ja) 成膜方法
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5137903B2 (ja) 基板処理装置、半導体装置の製造方法及び電極
US9206931B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
JP5541223B2 (ja) 成膜方法及び成膜装置
US10553686B2 (en) Method and apparatus for forming silicon oxide film, and storage medium
JP2006286716A (ja) 半導体デバイスの製造方法
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
JP2021015947A (ja) RuSi膜の形成方法及び基板処理システム
JP4566787B2 (ja) 基板処理装置および半導体装置の製造方法
JP5457287B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP4563113B2 (ja) シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP5286565B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置
JP2017069330A (ja) 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP2010206223A (ja) 半導体デバイスの製造方法および基板処理装置
JP2005243737A (ja) 基板処理装置
JP4716737B2 (ja) 基板処理装置
JP4509697B2 (ja) 基板処理装置
TWI835038B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4694209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350