JP2011066187A - 成膜方法及び処理システム - Google Patents
成膜方法及び処理システム Download PDFInfo
- Publication number
- JP2011066187A JP2011066187A JP2009215323A JP2009215323A JP2011066187A JP 2011066187 A JP2011066187 A JP 2011066187A JP 2009215323 A JP2009215323 A JP 2009215323A JP 2009215323 A JP2009215323 A JP 2009215323A JP 2011066187 A JP2011066187 A JP 2011066187A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- film forming
- processed
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することが可能な成膜方法を提供する。
【解決手段】被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成する成膜方法において、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程S1と、被処理体を冷却する冷却工程S2と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程S3とを有する。
【選択図】図5
【解決手段】被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成する成膜方法において、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程S1と、被処理体を冷却する冷却工程S2と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程S3とを有する。
【選択図】図5
Description
本発明は、半導体ウエハ等の被処理体に対して成膜処理を行う成膜方法及び処理システムに関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理、パターンエッチング処理、酸化拡散処理、改質処理、アニール処理等の各種の熱処理を繰り返し行なって所望のデバイスを製造するが、半導体デバイスが高密度化、多層化及び高集積化するに伴ってその仕様が年々厳しくなっており、これらの各種の熱処理のウエハ面内における均一性の向上及び膜質の向上が特に望まれている。例えば半導体デバイスのゲート絶縁膜を例にとれば、従来はゲート絶縁膜としてシリコン酸化膜(SiO2 )が主として用いられていたが、上述のように半導体デバイスの高密度化、高集積化、更には動作の高速化等が求められることから、リーク電流を少なく維持しつつゲート絶縁膜の所定の電気的特性を得るために比誘電率がシリコン酸化膜よりも高い材料を用いることが提案されている(例えば特許文献1等)。
このような高い比誘電率の材料(「high−k」とも称される)としては、例えばHfSiO(ハフニウムシリケート)が知られているが、この高い比誘電率の材料膜は、上述したような従来のゲート絶縁膜であるSiO2 膜と比較して、下地層との接合面である界面の特性、例えば密着性等が良好ではないので、一般的には、高い比誘電率のゲート絶縁膜を形成する前に、極めて厚さの薄い界面膜を形成し、この界面膜上に上記高い比誘電率の材料よりなるゲート絶縁膜を形成して界面特性を高く維持するようにしている。この界面膜としては、当初はSiO2 膜等を用いることが検討されていたが、更なる動作特性の向上等の要求から他の膜種、例えばシリコン酸窒化膜(SiON膜)等を用いることが検討されている。
図16は一般的なゲート電極構造の一例を示す部分拡大図であり、図17は従来のゲート電極構造の形成方法の一例を示すフローチャートである。ここでは、被処理体である半導体ウエハWとして例えばシリコン基板が用いられ、まず、表面を希フッ酸等の溶液で洗浄することにより自然酸化膜が除去された半導体ウエハWを処理装置へ搬入して表面を、例えば紫外線により活性化された活性酸素により酸化すると共に、高周波により活性化された窒化ガスを用いて窒化してSiON膜よりなる薄い界面膜2を形成する(ST1)。このSiON膜の形成は、その膜質特性を高く維持する必要からプロセス温度を600℃以上、例えば680℃程度に設定して行われている。
このように、SiON膜よりなる界面膜2を形成したならば、次に、例えばHfSiO膜等の薄膜よりなる高い比誘電率のゲート絶縁膜4を形成する(ST2)。このHfSiO膜の形成に際しては、安定な成膜を施すためにプロセス温度を500℃程度に設定している。これらのSiON膜及びHfSiO膜の形成は、半導体ウエハを途中で大気に晒すことなく、連続的に、すなわち”In−situ”で行っている。そして、更に、このゲート絶縁膜4上に例えばTiN等よりなるゲート電極6を形成する。これによってゲート絶縁層5が形成されることになる(ST3)。尚、このゲート電極6の両側のウエハ表面には、このゲート電極6をマスクとして不純物が導入されたソースSとドレインDとが形成されている。この場合、SiON膜よりなる界面膜2の比誘電率は3.9〜7.5程度であり、高い比誘電率の材料よりなるゲート絶縁膜4の比誘電率は、材料にもよるが例えば13〜20程度である。また上記界面膜2の厚さは0.5〜1.5nm程度である。
ところで、上述のように下地層との密着性の向上等を図るために、界面膜2の材料をSiO2 膜からSiON膜に替えたところ、密着性は向上できたが、リーク電流が大きくなってリーク特性が劣化してしまう、といった新たな問題が発生してしまった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明は、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することが可能な成膜方法及び処理システムを提供することにある。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明は、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することが可能な成膜方法及び処理システムを提供することにある。
本発明者等は、ゲート絶縁層の形成について鋭意研究したところ、SiON膜よりなる界面膜を形成した後の半導体ウエハを処理システムから一旦クリーンルーム側へ搬出して、この半導体ウエハを清浄空気よりなる大気に晒して室温程度まで冷却し、この冷却された半導体ウエハに対してHfSiO膜よりなるゲート絶縁膜を形成し、更に後工程の処理を施してゲート絶縁層を形成したところ、上述のように工程途中で半導体ウエハを大気曝露したにもかかわらず、すなわちEx−situで処理したにもかかわらず、大気曝露しないで形成したゲート絶縁層の特性よりも工程途中で半導体ウエハを大気曝露して形成したゲート絶縁層の特性の方が良好になる、という知見を得ることにより、本発明に至ったものである。ここで、半導体ウエハを、工程の途中で大気曝露するということは、スループットの大幅な低下を余儀なくされるので、本発明者等は、スループットの低下を防止するためにIn−situの処理の途中で大気曝露と同等の状況を生ぜしめるようにし、特に、半導体ウエハの温度がリーク特性に対して大きな影響を与える、という事実を見い出すことにより、本発明がなされたものである。
ここで、In−situとは、半導体ウエハの処理の工程途中で大気に晒さないで真空雰囲気中で連続的に処理した場合を指し、Ex−situとは、半導体ウエハの処理の工程の途中で半導体ウエハを一旦大気に晒して冷却した後に、真空雰囲気中で後の処理を続行するようにした場合を指す。
請求項1に係る発明は、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成する成膜方法において、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、前記被処理体を冷却する冷却工程と、前記冷却された被処理体に対して前記界面膜形成工程の前記所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程と、を有することを特徴とする成膜方法である。
このように、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成するに際して、被処理体を冷却する冷却工程と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有するようにしたので、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することが可能となる。
請求項6に係る発明は、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成する成膜方法において、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、前記界面膜の下層に存在するシリコンが前記界面膜を突き抜けないような所定の温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有することを特徴とする成膜方法である。
このように、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成するに際して、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、界面膜の下層に存在するシリコンが界面膜を突き抜けないような所定の温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有するようにしたので、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することが可能となる。
請求項11の発明は、処理体に対してゲート絶縁層を形成する処理システムにおいて、前記被処理体の表面に界面膜を形成する第1の処理装置と、前記被処理体の表面にゲート絶縁膜を形成する第2の処理装置と、前記第1と第2の処理装置に共通に連結された共通搬送室と、前記共通搬送室内に設けられて前記被処理体を前記第1の処理装置と前記第2の処理装置との間で搬送する搬送機構と、請求項1乃至13のいずれか一項に記載の成膜方法を実施するように処理システムの全体の動作を制御するシステム制御部と、を備えたことを特徴とする処理システムである。
本発明に係る成膜方法及び処理システムによれば、次のように優れた作用効果を発揮することができる。
請求項1及びこれを引用する請求項に係る発明によれば、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成するに際して、被処理体を冷却する冷却工程と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有するようにしたので、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することができる。
請求項6及びこれを引用する請求項に係る発明によれば、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成するに際して、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、界面膜の下層に存在するシリコンが界面膜を突き抜けないような所定の温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有するようにしたので、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することができる。
請求項1及びこれを引用する請求項に係る発明によれば、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成するに際して、被処理体を冷却する冷却工程と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有するようにしたので、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することができる。
請求項6及びこれを引用する請求項に係る発明によれば、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成するに際して、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、界面膜の下層に存在するシリコンが界面膜を突き抜けないような所定の温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有するようにしたので、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することができる。
以下に、本発明に係る成膜方法及び処理システムの一実施例を添付図面に基づいて詳述する。図1は本発明に係る処理システムの一例を示す概略構成図、図2は第1の処理装置を示す概略断面図、図3は第2の処理装置を示す概略断面図である。ここでは、被処理体としてシリコン基板よりなる半導体ウエハを用いて、シリコンを含む界面膜としてシリコン酸窒化膜(SiON膜)を形成し、ゲート絶縁膜としてhigh−k膜であるHfSiO膜を形成する場合を例にとって説明する。ここでhigh−k膜とは比誘電率が10以上の材料の薄膜をいう。
図1に示すように、この処理システム12は、複数、例えば第1〜第4の4つの処理装置14、16、18、20と、略六角形状の共通搬送室22とにより主に構成されている。そして、この処理システム12には、ロードロック機能を有する第1及び第2ロードロック室24A、24Bと、細長い導入側搬送室10とが付随的に設けられている。具体的には、略六角形状の上記共通搬送室22の4辺に上記第1〜第4の各処理装置14〜20が接合され、他側の2つの辺に、上記第1及び第2ロードロック室24A、24Bがそれぞれ接合される。そして、この第1及び第2ロードロック室24A、24Bに、上記導入側搬送室26が共通に接続される。
上記共通搬送室22と上記第1〜第4の4つの各処理装置14〜20との間及び上記共通搬送室22と上記第1及び第2ロードロック室24A、24Bとの間は、それぞれ気密に開閉可能になされたゲートバルブGが介在して接合されて、クラスタツール化されており、必要に応じて共通搬送室22内と連通可能になされている。また、上記第1及び第2各ロードロック室24A、24Bと上記導入側搬送室26との間にも、それぞれ気密に開閉可能になされたゲートバルブGが介在されている。上記各ロードロック室24A、24Bは、被処理体である半導体ウエハWの搬出入に伴って内部が、真空雰囲気と大気圧雰囲気とを選択的に実現できるようになっており、また、上記共通搬送室22内は真空雰囲気に維持されている。
そして、この共通搬送室22内においては、上記第1及び第2の2つの各ロードロック室24A、24B及び第1〜第4の4つの各処理装置14〜20にアクセスできる位置に、屈伸、昇降及び旋回可能になされた多関節アームよりなる搬送機構28が設けられており、これは、互いに反対方向へ独立して屈伸できる2つのピックA1、A2を有しており、一度に2枚のウエハを取り扱うことができるようになっている。尚、上記搬送機構28として1つのみのピックを有しているものも用いることができる。
上記導入側搬送室26は、横長の箱体により形成されており、この横長の一側には、被処理体である半導体ウエハを導入するための1つ乃至複数の、図示例では3つの搬入口(図示せず)が設けられ、各搬入口には、開閉可能になされた開閉ドア30が設けられる。そして、この各搬入口に対応させて、導入ポート32がそれぞれ設けられ、ここにそれぞれ1つずつ基板容器34を載置できるようになっている。各基板容器34には、複数枚、例えば25枚のウエハWを等ピッチで多段に載置して収容できるようになっている。
この導入側搬送室26内には、ウエハWをその長手方向に沿って搬送するための導入側搬送機構36が設けられる。この導入側搬送機構36は、導入側搬送室26内の長さ方向に沿って延びるように設けた案内レール(図示せず)上にスライド移動可能に支持されている。この導入側搬送機構36は、屈伸及び旋回可能になされた2つのアーム36A、36Bを有している。この導入側搬送室26の一方の端部には、ウエハの位置合わせを行なうオリエンタ38が設けられており、ウエハWの位置決め切り欠き、例えばノッチやオリエンテーションフラットの位置方向やウエハWの中心の位置ずれ量を検出できるようになっている。
更に、導入側搬送室26の長手方向の途中には、前記第1及び第2の2つのロードロック室24A、24Bがそれぞれ開閉可能になされた前記ゲートバルブGを介して設けられる。この第1及び第2のロードロック室24A、24B内には、ウエハWを一時的に載置するためにウエハ径よりも小さい直径の置台40がそれぞれ設置されており、上記導入側搬送機構36を用いてウエハWを搬出入できるようになっている。そして、この導入側搬送室26内は清浄空気により大気圧程度の圧力雰囲気に設定されている。
そして、この処理システム12は、この処理システム全体の動作を制御するために、例えばコンピュータ等よりなるシステム制御部42を有している。このシステム制御部42により、上記半導体ウエハWの搬入、搬出操作、第1〜第4の各処理装置14〜20の具体的な動作等を行うようになっている。また、このシステム制御部42は、上記したような動作に必要なコンピュータに読み取り可能なプログラムを記憶する記憶媒体44を有している。この記憶媒体44は、例えばフレキシブルディスク、CD(Compact Disc)、ハードディスク、フラッシュメモリ或いはDVD等よりなる。更に上記システム制御部42は、これに接続されるユーザインターフェース46を有している。このユーザインターフェース46は、オペレータがこの処理システム12を管理するためにコマンドの入出力操作等を行なうキーボードや、処理システム12の稼働状況を可視化して表示するディスプレイ等からなっている。
<第1の処理装置>
次に、第1の処理装置14について図2も参照して説明する。この第1の処理装置14は、界面膜としてSiON膜を形成する装置である。図2に示すように、この第1の処理装置14は、例えばアルミニウム合金等により円筒状の箱体として成形された処理容器48を有している。この処理容器48内には、底部より支柱50により起立された載置台52が設けられており、この載置台52の上面に半導体ウエハWを載置するようになっている。この載置台52には、ウエハWを搬出入する際にウエハWの下面を支持して昇降される昇降ピン(図示せず)が設けられている。また、上記支柱50の容器底部に対する貫通部には、磁性流体シール54が介在されており、この支柱50を回転することにより処理容器48内の気密性を維持しつつ載置台52を回転し得るようになっている。
次に、第1の処理装置14について図2も参照して説明する。この第1の処理装置14は、界面膜としてSiON膜を形成する装置である。図2に示すように、この第1の処理装置14は、例えばアルミニウム合金等により円筒状の箱体として成形された処理容器48を有している。この処理容器48内には、底部より支柱50により起立された載置台52が設けられており、この載置台52の上面に半導体ウエハWを載置するようになっている。この載置台52には、ウエハWを搬出入する際にウエハWの下面を支持して昇降される昇降ピン(図示せず)が設けられている。また、上記支柱50の容器底部に対する貫通部には、磁性流体シール54が介在されており、この支柱50を回転することにより処理容器48内の気密性を維持しつつ載置台52を回転し得るようになっている。
また処理容器48の天井部には、大口径の窓56が形成されており、この窓56には、紫外線に対して透明な材料、例えば石英よりなる透明板58がOリング等のシール部材60を介して気密に取り付けられている。そして、この透明板58の外側には、複数の紫外線ランプ63を有する紫外線照射手段62が設けられており、処理容器48内に向けて紫外線を照射し得るようになっている。そして、この処理容器48の一側には、搬出入口64が設けられており、この搬出入口64にはゲートバルブGを介して共通搬送室22が連結されて、ウエハWを搬出入できるようになっている。
また、処理容器48の一側には、ガス供給手段66が設けられている。具体的には、このガス供給手段66は、酸化ガスとして例えばO2 ガスを供給する酸化ガス供給系68と窒素ガスの活性種を供給する活性種供給系70とを有している。上記酸化ガス供給系68は、処理容器48内に延びるガスノズル72と、このガスノズル72に連結されたガス通路74を有している。そして、このガス通路74の途中には、マスフローコントローラのような流量制御器76及び開閉弁78が順次介設されており、必要に応じてO2 ガスを供給すると共に、供給時にはその流量を制御できるようになっている。
上記活性種供給系70は、処理容器48内に延びるガスノズル80と、このガスノズル80に連結されたガス通路82を有している。そして、このガス通路82は、途中で2つに分岐されて分岐路になっており、各分岐路の途中には、それぞれマスフローコントローラのような流量制御器84A、84B及び開閉弁86A、86Bが順次介設されており、必要に応じてプラズマ発生用の希ガスと窒化ガスとを供給すると共に、供給時にはそれらの流量をそれぞれ制御できるようになっている。
また、上記ガス通路82の最下流側には、高周波電力を用いたプラズマ発生器88が介設されており、ここで発生した希ガスのプラズマにより窒化ガスを活性化して活性種を形成し、この活性種を処理容器48内へ導入するようになっている。ここでは希ガスとしてArガスが用いられ、窒化ガスとしてN2 ガスが用いられている。
また、上記ガス供給手段66を設けた側壁とは反対側の側壁には、排気口90が設けられており、この排気口90には真空排気系92が連結されている。この真空排気系92は、上記排気口90に接続された排気通路94を有しており、この排気通路94には、圧力調整弁96及び真空ポンプ98が順次介設されて、処理容器48内の雰囲気を圧力調整しつつ真空引きできるようになっている。尚、この第1の処理装置14は、前述したようにシステム制御部42からの指令によって動作する。
<第2の処理装置>
次に、第2の処理装置16について図3も参照して説明する。この第2の処理装置16は、ゲート絶縁膜としてhigh−k膜であるHfSiO膜を形成する装置である。図3に示すように、この第2の処理装置16は、例えばアルミニウム合金等により円筒状の箱体として成形された処理容器100を有している。この処理容器100内には、底部より支柱102により起立された載置台104が設けられており、この載置台104の上面に半導体ウエハWを載置するようになっている。この載置台104には、ウエハWを搬出入する際にウエハWの下面を支持して昇降される昇降ピン(図示せず)が設けられている。またこの載置台104内には、上記ウエハWを加熱するために加熱手段として抵抗加熱ヒータ106が略全面に亘って設けられている。また、この処理容器100の一側には、搬出入口108が設けられており、この搬出入口108にはゲートバルブGを介して共通搬送室22が連結されて、ウエハWを搬出入できるようになっている。
次に、第2の処理装置16について図3も参照して説明する。この第2の処理装置16は、ゲート絶縁膜としてhigh−k膜であるHfSiO膜を形成する装置である。図3に示すように、この第2の処理装置16は、例えばアルミニウム合金等により円筒状の箱体として成形された処理容器100を有している。この処理容器100内には、底部より支柱102により起立された載置台104が設けられており、この載置台104の上面に半導体ウエハWを載置するようになっている。この載置台104には、ウエハWを搬出入する際にウエハWの下面を支持して昇降される昇降ピン(図示せず)が設けられている。またこの載置台104内には、上記ウエハWを加熱するために加熱手段として抵抗加熱ヒータ106が略全面に亘って設けられている。また、この処理容器100の一側には、搬出入口108が設けられており、この搬出入口108にはゲートバルブGを介して共通搬送室22が連結されて、ウエハWを搬出入できるようになっている。
また、処理容器100の天井部には、ガス供給手段100が設けられている。具体的には、このガス供給手段100は、多数のガス噴射孔112Aを下面に有するシャワーヘッド112を有しており、上記各ガス噴射孔112Aより処理に必要な各ガスを処理容器100内に向けて噴射するようになっている。
ここでは原料ガスとして例えばシリコンを含むTEOS(テトラエチルオルソシリケート)、Hfを含む有機金属材料であるHTB(ハフニウムターシャリーブトキサイド)、酸化ガスとしてO2 ガス、キャリアガスやパージガスとして不活性ガスであるN2 ガスがそれぞれ用いられ、熱CVDによりHfSiO膜を形成するようになっている。上記各ガスは、その供給の開始や供給の停止、流量がそれぞれ図示しない流量制御器等によって制御できるようになっている。尚、図示例では、シャワーヘッド112内は1つの空間になっているが、必要な場合には、シャワーヘッド内は複数の空間に区画されて互いのガスが混合しないように構成される。
また、処理容器100の底部には、排気口114が設けられており、この排気口114には真空排気系116が連結されている。この真空排気系116は、上記排気口114に接続された排気通路118を有しており、この排気通路118には、圧力調整弁120及び真空ポンプ122が順次介設されて、処理容器100内の雰囲気を圧力調整しつつ真空引きできるようになっている。尚、この第2の処理装置16は、前述したようにシステム制御部42からの指令によって動作する。
<第3及び第4の処理装置>
また、第3の処理装置18は、上記第2の処理装置16で形成されたゲート絶縁膜をプラズマ窒化処理(SPA:スロットプレーンアンテナ)する装置であり、ガス種としてはプラズマ用の希ガスとして例えばArガスが用いられ、窒化ガスとしては例えばN2 ガスが用いられる。
また第4の処理装置20は、上記第3の処理装置18で窒化されたゲート絶縁膜をアニール処理(PNA:Post Nitrization Anneal)する装置であり、ガス種としてはN2 ガスとO2 ガスとが用いられる。これらの第3及び第4の処理装置18、20も前述したようにシステム制御部42により動作が制御される。
また、第3の処理装置18は、上記第2の処理装置16で形成されたゲート絶縁膜をプラズマ窒化処理(SPA:スロットプレーンアンテナ)する装置であり、ガス種としてはプラズマ用の希ガスとして例えばArガスが用いられ、窒化ガスとしては例えばN2 ガスが用いられる。
また第4の処理装置20は、上記第3の処理装置18で窒化されたゲート絶縁膜をアニール処理(PNA:Post Nitrization Anneal)する装置であり、ガス種としてはN2 ガスとO2 ガスとが用いられる。これらの第3及び第4の処理装置18、20も前述したようにシステム制御部42により動作が制御される。
<成膜方法の説明>
次に、以上のように構成された処理システム12を用いて行われる本発明の成膜方法、従来の成膜方法及び比較のために行われたEx−situによる成膜方法について、図4乃至図6も参照して説明する。図4は本発明の成膜方法を説明するための工程図、図5は本発明の第1の方法発明を説明するフローチャート、図6は本発明の第2の方法発明を説明するフローチャートである。尚、図16において説明した構成部分と同一構成部分については同一の参照符号を付して説明する。
次に、以上のように構成された処理システム12を用いて行われる本発明の成膜方法、従来の成膜方法及び比較のために行われたEx−situによる成膜方法について、図4乃至図6も参照して説明する。図4は本発明の成膜方法を説明するための工程図、図5は本発明の第1の方法発明を説明するフローチャート、図6は本発明の第2の方法発明を説明するフローチャートである。尚、図16において説明した構成部分と同一構成部分については同一の参照符号を付して説明する。
まず、一連の処理が開始されてからは、処理が完了するまでは半導体ウエハを大気に晒さないIn−situによる一般的な半導体ウエハWの流れについて説明する。まず、図1に示すように、直径が例えば300mmの未処理の半導体ウエハWが収容された基板容器34から未処理の半導体ウエハW(図4(A)参照)を、導入側搬送機構36を用いて導入側搬送室26内へ取り込み、このウエハWをオリエンタ38へ搬送してここで位置合わせを行う。この導入側搬送室26内は、清浄空気のダウンフローが形成されて大気圧状態になされている。そして、位置合わせ後のウエハWを再び導入側搬送機構36で保持してこのウエハWを第1及び第2のロードロック室24A、24Bの内のいずれか一方のロードロック室内へ搬入する。このロードロック室内のウエハWは、ロードロック室内を真空引きして圧力調整した後に、予め真空状態になされている共通搬送室22内と連通されて、共通搬送室22内の搬送機構28により取り上げられて共通搬送室22内へ取り込まれる。
この共通搬送室22内へ取り込まれたウエハWは、これ以降、第1の処理装置14、第2の処理装置16、第3の処理装置18及び第4の処理装置20へと順次渡り歩くように搬送され、その都度、各処理装置14〜20で所定の処理が順次施されることになる。この間、このウエハWは、真空状態の共通搬送室22内を搬送されて大気に晒されることはない。すなわち、ウエハWはIn−situで処理されることになる。
具体的には、第1の処理装置14では、Ar、N2 及びO2 ガスが用いられて図4(B)に示すように、界面膜2(図16参照)としてSiON膜が形成される。この界面膜2の形成は、実際には2つのステップで形成される。すなわち、第1ステップでは、図2に示す紫外線照射手段62の紫外線ランプ63から照射される紫外線により酸素(O2 )を活性化して活性種を作り、この活性種によってシリコン基板よりなる半導体ウエハWの表面を酸化してSiO2 膜を形成するようになっている。第2ステップでは、上記形成されたSiO2 膜を、高周波を用いたプラズマ発生器88(図2参照)にてプラズマにより活性化した窒素ガスを用いて窒化してSiON膜を形成するようになっている。
次に、第2の処理装置16では、TEOS、HTB及びO2 ガスが用いられて(必要な場合にはキャリアガスとしてN2 ガス等を用いる)、図4(C)に示すようにゲート絶縁膜4としてHfSiO膜が形成される。実際には、図3に示すように、シャワーヘッド112より上記各ガスを処理容器100内へ供給しつつ載置台104に設けた加熱手段106によりウエハWを所定の温度に加熱し、熱CVD(Chemical Vapor Deposition)によってウエハWの表面にHfSiOよりなるゲート絶縁膜4を形成する。
次に第3の処理装置18では、上記ゲート絶縁膜4に対してArとN2 ガスとを用いてプラズマにより窒化処理(SPA)を施す(図4(D)参照)。これにより、HfSiO膜の表面の一部、或いは全部が窒化されることになる。このプラズマ窒化処理を施す理由は、金属シリケート(HfSiO)膜が金属酸化物とシリコン酸化物に分離しないようにし、高温でも安定して金属シリケートの状態を保つことができるようにするためである。
次に第4の処理装置20では、上記プラズマ窒化処理されたゲート絶縁膜4に対してO2 ガスの雰囲気中又はN2 ガス雰囲気中、或いは両ガスの雰囲気中でアニール処理(後アニール:PNA)を行う(図4(E)参照)。このアニール処理を行う理由は、不安定な窒素が絶縁膜中から逃げないようにその化学結合を強固にするため、高温処理により絶縁膜を緻密化するためである。
以上のようにして、界面膜2とゲート絶縁膜4との積層構造よりなるゲート絶縁層5が形成されることになる。その後は、図16に示すようにゲート電極6やソースS及びドレインDが形成されてトランジスタが完成されることになる。また、上記したIn−situの処理に対して、処理システム12内での上述した処理の途中でウエハWを一旦大気圧雰囲気に晒して冷却した後に再度処理を続行するようにした処理をEx−situの処理と称し、ここでは後述するように、第1の処理装置14から搬出されたウエハWを直接的に第2の処理装置16内へ搬入するのではなく、第1の処理装置14から取り出したウエハWをロードロック室を介して導入側搬送室26内や導入ポート32側まで搬出して、このウエハWを一旦大気圧の清浄空気の雰囲気に晒して冷却し、この冷却したウエハを再度、共通搬送室22側へ戻して第2の処理装置16へ導入して処理を行うようにしている。
[第1の方法発明]
次に、本発明に成膜方法について図5及び図6も参照して説明する。本発明の第1の方法発明は、In−situによる処理であり、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、被処理体を冷却する冷却工程と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有することを特徴としている。
次に、本発明に成膜方法について図5及び図6も参照して説明する。本発明の第1の方法発明は、In−situによる処理であり、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、被処理体を冷却する冷却工程と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有することを特徴としている。
具体的には、図5に示すように、まず第1の処理装置14で界面膜2(図4(B)参照)を形成する界面膜形成工程を行う(S1)。この時のプロセス条件は、従来の成膜方法と同じであって、プロセス温度(ウエハ温度)は例えば680℃程度である。またプロセス圧力は、0.05〜5torrの範囲内である。
次に、第1の方法発明の特徴として上記ウエハWを冷却する冷却工程を行う(S2)。この冷却工程では、ウエハWを室温である25〜450℃程度の範囲内まで冷却する。このウエハWの冷却処理は、ゲート絶縁膜用の処理容器、すなわち第2の処理装置16の処理容器100内(図3参照)で行ってもよいし、共通搬送室22の空きスペースに図1に一点鎖線で示すように冷却機構として冷却台124を設置しておき、この冷却台124上にウエハWを一時的に載置してウエハWを冷却するようにしてもよく、或いはロードロック室24A、24B内に冷却機構として冷却台を設けておいて、この冷却台を用いてウエハを冷却するようにしてもよく、その冷却方法は問わない。
ここで上記第2の処理装置16の処理容器100内でウエハWの冷却を行う場合には、処理容器100内の圧力を成膜時の圧力よりも高く設定して載置台104に対する熱伝達を良好にして迅速にウエハWを冷却するのが好ましい。例えば冷却時には処理容器100内の圧力を3torr以上に設定してウエハと載置台間の熱伝導性を良好にしてウエハを冷却する。この冷却時には、載置台の温度はゲート絶縁膜の成膜時のプロセス温度、或いはそれ以下の温度に対応して設定されており、しかも、この成膜時のプロセス温度(ウエハ温度)は前工程の界面膜形成時の成膜温度、例えば680℃よりもかなり低い温度、例えば400〜500℃程度なので、ウエハは十分に冷却される。この冷却時の処理容器100内の圧力の上限は9torrであり、これ以上圧力を上げると、ゲート絶縁膜のプロセス圧力まで真空引きするのに長い時間を要し、スループットが過度に低下してしまう。
次に、上記冷却されたウエハWに対して第2の処理装置16において上記界面膜形成工程のプロセス温度、ここでは例えば680℃よりも低い温度、例えば400〜500℃の範囲内の温度で、前述したようにゲート絶縁膜4(図4(C)参照)を形成するゲート絶縁膜形成工程を行う(S3)。このように、一旦冷却したウエハWに対してゲート絶縁膜4を形成するようにしたので、後述するように、シリコンのインターミキシングが抑制されてリーク電流も少なくなり、ゲート絶縁層の膜質特性を向上させることが可能となる。ここでインターミキシングとは、界面膜2の下層のシリコン元素がこの界面膜2を突き抜けてゲート絶縁膜4側まで侵入する現象をいう。上記冷却温度が25℃よりも低い場合には、ゲート絶縁膜の成膜時にウエハWの昇温に過度の時間を要してスループットが大幅に低下し、逆に冷却温度が450℃よりも高い場合には、ウエハ冷却によるインターミキシングの抑制効果が十分に発揮されないので好ましくない。
またゲート絶縁膜の成膜時の温度が400℃よりも低い場合には、成膜自体が十分に行われず、また500℃よりも高い場合には、シリコンのインターミキシングが過剰に発生して膜質特性の過度の低下が生ずるので好ましくない。またプロセス圧力は、0.1〜3torrの範囲内である。ここで上記ゲート絶縁膜の成膜時間は、40〜50秒程度なので、上述のように予めウエハWを冷却しておくことにより、シリコンのインターミキシングが生ずるような高温に晒されても、その晒される時間は非常に僅かであり、その結果、ウエハWを500℃程度まで加熱しても膜質特性が過度に低下することを防止するのが可能となる。このようにして、界面膜2とゲート絶縁膜4とよりなるゲート絶縁層5が形成されたならば、次は後処理を施すことになる。
次に、後処理として上記ゲート絶縁膜4の形成されたウエハWに対して、第3の処理装置18において、上記HfSiO膜よりなるゲート絶縁膜4に対してプラズマ窒化処理(SPA)を施すプラズマ窒化工程(図4(D)参照)を行う(S4)。次に、上記プラズマ窒化されたゲート絶縁膜4に対して、第4の処理装置20において、アニール処理(PNA)を行う後アニール工程(図4(E)参照)を施すことによなる(S5)。これにより、ゲート絶縁膜4に対して後処理が完了することになる。このように、一連の処理が完了したウエハWは、処理済みウエハとして処理システムから外へ排出されることになる。
次に、このように形成された界面膜2とゲート絶縁膜4とよりなるゲート絶縁層5上に、別の成膜装置(図示せず)を用いてゲート電極6を形成するゲート電極形成工程が行われることになる(S6)。このように第1の方法発明によれば、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成するに際して、被処理体を冷却する冷却工程と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有するようにしたので、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することができる。
[第2の方法発明]
次に、第2の方法発明について図6を参照して説明する。図6において、図5に示すステップ(工程)と同じステップについては同一符号を付してその説明を省略する。この第2の方法発明はIn−situ処理であり、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、界面膜の下層に存在するシリコンが界面膜を突き抜けないような所定の温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有することを特徴としている。具体的には、図5に示す第1の方法発明では、界面膜形成工程S1の後に、冷却工程S2を行ったが、この第2の方法発明では、界面膜形成工程S1の後に、冷却工程S2を行うことなく直ちにゲート絶縁膜形成工程S3−1を行う。
次に、第2の方法発明について図6を参照して説明する。図6において、図5に示すステップ(工程)と同じステップについては同一符号を付してその説明を省略する。この第2の方法発明はIn−situ処理であり、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、界面膜の下層に存在するシリコンが界面膜を突き抜けないような所定の温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有することを特徴としている。具体的には、図5に示す第1の方法発明では、界面膜形成工程S1の後に、冷却工程S2を行ったが、この第2の方法発明では、界面膜形成工程S1の後に、冷却工程S2を行うことなく直ちにゲート絶縁膜形成工程S3−1を行う。
ただし、このゲート絶縁膜形成工程S3−1では、ウエハWのプロセス温度を、界面膜2の下層に存在するシリコンが界面膜2を突き抜けないような温度が低い所定の温度、すなわち、シリコンのインターミキシングが発生しないような所定の温度、例えば400〜450℃の範囲に設定している。この場合、HfSiO膜よりなるゲート絶縁膜の成膜時の温度が400℃よりも低い場合には、前述したように成膜自体が十分に行われず、また450℃よりも高い場合には、シリコンのインターミキシングが過剰に発生して膜質特性の過度の低下が生ずるので好ましくない。この場合、ゲート絶縁膜の成膜温度の上限が、図5に示す第1の方法発明の場合には、直前の工程でウエハWを冷却していることから、上記450℃よりも少し高い500℃になっている。換言すれば、この第2の方法発明の場合には、ウエハを直前に冷却していないので、ウエハWの成膜温度の上限温度が、その分、低下して450℃になっている。このように、ゲート絶縁膜4を形成したならば、以後の各工程S4〜S6は、図5において説明した場合と同じである。
このように本発明の第2の方法発明によれば、被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成するに際して、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、界面膜の下層に存在するシリコンが界面膜を突き抜けないような所定の温度でゲート絶縁膜を形成するゲート絶縁膜形成工程とを有するようにしたので、スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することができる。
<本発明方法の優位性の説明>
次に、本発明方法の従来のIn−situによる成膜方法に対する優位性について説明する。前述したように、本発明者等は、ゲート絶縁層の形成について鋭意研究した結果、SiON膜よりなる界面膜を形成した後に、ウエハを一旦クリーンルーム側へ搬出して清浄空気よりなる大気に晒して室温まで冷却し、その後、ゲート絶縁膜を形成したところ、工程途中で半導体ウエハを大気曝露したにもかかわらず、すなわちEx−situで処理したにもかかわらず、大気曝露しないで形成したゲート絶縁層の特性よりも、工程途中でウエハを大気暴露して形成したゲート絶縁層の特性の方が良好であるという、事実を見出した。しかし、ウエハを大気暴露する工程を行うとスループットが大幅に低下するので好ましくなく、ウエハWを大気暴露しないで、In−situ処理おいて大気曝露と同等の作用効果を呈するような工程を取り入れることにより本発明に至ったものである。
次に、本発明方法の従来のIn−situによる成膜方法に対する優位性について説明する。前述したように、本発明者等は、ゲート絶縁層の形成について鋭意研究した結果、SiON膜よりなる界面膜を形成した後に、ウエハを一旦クリーンルーム側へ搬出して清浄空気よりなる大気に晒して室温まで冷却し、その後、ゲート絶縁膜を形成したところ、工程途中で半導体ウエハを大気曝露したにもかかわらず、すなわちEx−situで処理したにもかかわらず、大気曝露しないで形成したゲート絶縁層の特性よりも、工程途中でウエハを大気暴露して形成したゲート絶縁層の特性の方が良好であるという、事実を見出した。しかし、ウエハを大気暴露する工程を行うとスループットが大幅に低下するので好ましくなく、ウエハWを大気暴露しないで、In−situ処理おいて大気曝露と同等の作用効果を呈するような工程を取り入れることにより本発明に至ったものである。
[Ex−situのゲート絶縁層の特徴]
まず、最初に成膜工程の途中で大気暴露することによりEx−situで形成した界面膜に対する評価について図7を参照して説明する。上記Ex−situでは、前述したように界面膜形成後にウエハを大気暴露させている。図7はEx−situで形成された界面膜の元素濃度の経時変化を示すグラフであり、図7(A)は窒素濃度を示し、図7(B)は酸素濃度を示す。ここでは、第1の処理装置14で界面膜を形成した直後の状態のシリコン基板を大気に取り出したサンプル(曲線A)と、第1の処理装置14で界面膜を形成した後に、後アニール処理まで行った状態のシリコン基板を大気に取り出したサンプル(曲線B)について評価を行った。
まず、最初に成膜工程の途中で大気暴露することによりEx−situで形成した界面膜に対する評価について図7を参照して説明する。上記Ex−situでは、前述したように界面膜形成後にウエハを大気暴露させている。図7はEx−situで形成された界面膜の元素濃度の経時変化を示すグラフであり、図7(A)は窒素濃度を示し、図7(B)は酸素濃度を示す。ここでは、第1の処理装置14で界面膜を形成した直後の状態のシリコン基板を大気に取り出したサンプル(曲線A)と、第1の処理装置14で界面膜を形成した後に、後アニール処理まで行った状態のシリコン基板を大気に取り出したサンプル(曲線B)について評価を行った。
図7(A)に示すように、界面膜中の窒素濃度は、時間の経過と共に徐々に低下して300〜400時間経過すると窒素濃度が安定してきている。この場合、後アニール処理を行った曲線Bの方の窒素濃度が曲線Aよりも低くなっている。
これに対して、図7(B)に示すように、界面膜中の酸素濃度は、時間の経過と共に徐々に増加して300〜400時間経過すると酸素濃度が安定してきている。この場合、後アニール処理を行った曲線Bの方の酸素濃度が曲線Aよりも低くなっている。上記現象の生ずる理由は、界面膜、或いはゲート絶縁層を大気中に晒すことによって、膜中の窒素が抜けて酸素に置き換わる反応が生じているからであると考えられる。この場合、In−situで形成された界面膜では窒素抜けが生じても酸素が供給されないので空孔が残ることになる。
[In−situのゲート絶縁層とEx−situのゲート絶縁層の比較]
次に、成膜工程の途中で大気曝露をしないでIn−situで形成したゲート絶縁膜と成膜工程の途中で大気曝露することによりEx−situで形成したゲート絶縁膜に対する評価について図8及び図9を参照して説明する。図8はEx−situで形成されたゲート絶縁層とIn−situで形成されたゲート絶縁層のSi濃度と膜厚との関係を比較するためのグラフである。図8中において、”as depo”は第2の処理装置12でHfSiOよりなるゲート絶縁膜まで成膜したサンプルを示し、”as SPA”は第3の処理装置18でプラズマ窒化処理まで行ったサンプルを示し、”as PNA”は第4の処理装置20で後アニール処理まで行ったサンプルを示し、この点は、これ以降に説明する各グラフにおいても同じである。また対応する各プロセス条件は同一に設定してある。また膜厚とシリコン濃度の測定には、XPS(X線光電子分光分析器)を用いたが、ここでのシリコン濃度とはSiON膜とHfSiO膜とを含めたトータルのシリコン濃度である。
次に、成膜工程の途中で大気曝露をしないでIn−situで形成したゲート絶縁膜と成膜工程の途中で大気曝露することによりEx−situで形成したゲート絶縁膜に対する評価について図8及び図9を参照して説明する。図8はEx−situで形成されたゲート絶縁層とIn−situで形成されたゲート絶縁層のSi濃度と膜厚との関係を比較するためのグラフである。図8中において、”as depo”は第2の処理装置12でHfSiOよりなるゲート絶縁膜まで成膜したサンプルを示し、”as SPA”は第3の処理装置18でプラズマ窒化処理まで行ったサンプルを示し、”as PNA”は第4の処理装置20で後アニール処理まで行ったサンプルを示し、この点は、これ以降に説明する各グラフにおいても同じである。また対応する各プロセス条件は同一に設定してある。また膜厚とシリコン濃度の測定には、XPS(X線光電子分光分析器)を用いたが、ここでのシリコン濃度とはSiON膜とHfSiO膜とを含めたトータルのシリコン濃度である。
図8から明らかなように、全体的にEx−situによるゲート絶縁層よりもIn−situによるゲート絶縁層の方がシリコン濃度(=Si/(Si+Hf))が高くなっている。また、”as depo”同士を比較すると、In−situのゲート絶縁層は、Ex−situのゲート絶縁層よりもかなり薄くなっている。これは、In−situによるゲート絶縁膜(HfSiO膜)の成膜の際に、成膜初期に結晶核が成長し難いインキュベーションタイムが長くなっているからであると考えられる。また、ここではIn−situでの処理においてプラズマ窒化(SPA)すると、厚さhに相当する量だけ急激に厚さが増加しているが、この理由は、ゲート絶縁膜の成膜時のニュークリエイション(成膜初期の核形成)不良によりその後にポーラスな膜が形成されているからであると考えられる。
図9は図8で説明した評価の時に得られた各ゲート絶縁膜の厚さ方向におけるシリコン濃度の変化を示すグラフであり、界面膜としてはSiON膜が用いられているが、ここでは参考のためにシリコン酸化膜(SiO2 膜)を界面膜として用いた場合についても一例として加えている。尚、解析に際しては、試料にX線を照射したときに放出される光電子の取り出し方向を試料表面に対して高角度から低角度まで変化させた角度分解XPS解析を行っており、グラフの横軸は角度に応じて試料の膜内を斜めに通過する光電子の走る距離を表している。この場合、高角度側が膜(film)の内側(図中左側)を示し、低角度側(図中右側)が膜(film)の表面側を示している。
図9から明らかなように、HfSiO膜まで形成した”as depo”同士、プラズマ窒化処理までを行った”SPA”同士、後アニール処理までを行った”as SPA”同士を比較すると、HfSiO膜のシリコン濃度(=Si/(Si+Hf))はEx−situよりもIn−situの方が全てにおいて(SiO2 界面膜は除く)高くなっており、低角度側であるHfSiO膜の表面付近まで及んでいる。これは、成膜中にシリコン基板側からシリコンがSiO2 膜を突き抜けてHfSiO膜まで取り込まれて、いわゆるインターミキシング反応が生じているからである。このようなインターミキシング反応が生ずると、後述するようにリーク電流が増大して好ましくない。ちなみに、曲線C1、C2に示すように界面膜としてSiO2 膜を用いた場合には、低角度側においてシリコン濃度は略同じであり、ほとんどシリコンのインターミキシング反応が発生していないことが判る。
このように、ゲート絶縁層をIn−situで形成するよりもEx−situで形成する方が膜質特性が良好になることが予想されるが、前述したように実際の成膜処理ではEx−situによる処理は、ウエハを一旦大気圧雰囲気に晒す工程が入るのでスループットが大幅に低下し、採用するのは困難である。
[本発明方法によるゲート絶縁層の評価]
次に、本発明方法によるゲート絶縁層を評価したので、その評価結果について図10乃至図15を参照して説明する。図10はシリコン基板よりなる各試料に対する成膜時のプロセス条件を説明するための図、図11は各ゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフ、図12は成膜工程の途中で冷却処理(クーリング)を行った時のゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフ、図13は成膜工程の途中でゲート絶縁膜(high−k膜)成膜用の処理容器内で冷却処理(圧力上昇)を行った時のゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフ、図14は図13において説明した冷却処理時に処理容器内の圧力を種々変更した時のゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフ、図15はゲート絶縁膜の成膜工程においてプロセス圧力を高く設定した時のゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフである。
次に、本発明方法によるゲート絶縁層を評価したので、その評価結果について図10乃至図15を参照して説明する。図10はシリコン基板よりなる各試料に対する成膜時のプロセス条件を説明するための図、図11は各ゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフ、図12は成膜工程の途中で冷却処理(クーリング)を行った時のゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフ、図13は成膜工程の途中でゲート絶縁膜(high−k膜)成膜用の処理容器内で冷却処理(圧力上昇)を行った時のゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフ、図14は図13において説明した冷却処理時に処理容器内の圧力を種々変更した時のゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフ、図15はゲート絶縁膜の成膜工程においてプロセス圧力を高く設定した時のゲート絶縁層の膜厚とリーク電流及びシリコン濃度との関係を示すグラフである。
ここで図10に示すように、シリコン基板よりなる試料1〜18に対して先に説明したような界面膜形成処理、ゲート絶縁膜形成処理、プラズマ窒化処理(SPA)、後アニール処理(PNA)を順次施してゲート絶縁層を形成した。図10では界面膜形成処理とゲート絶縁膜形成処理の主なプロセス条件を示している。そして、プラズマ窒化処理及び後アニール処理の各プロセス条件は、試料1〜18まで全て同じであり、そのプロセス条件の記載は省略している。
また界面膜形成処理は、前述したように紫外線照射によって発生した酸素活性種を用いてシリコン酸化膜を形成する第1ステップ(図10中で”UVO”と記す)と、このシリコン酸化膜を高周波電力で発生したプラズマで活性化した窒素の活性種を用いて窒化してSiON膜を形成する第2ステップ(図10中で”RFN”と記す)とよりなっている。
上記第1ステップ(UVO)のプロセス条件は、”STD”、すなわち標準条件を表し、従来の成膜方法と全て同じである。また第2ステップ(RFN)は処理時間だけ15secの場合と35secの場合とに変えている。尚、第1ステップでの酸素流量は150sccm、第2ステップでのAr流量は1500sccm、N2 流量は500sccmである。またプロセス温度は680℃である。また、ゲート絶縁膜を形成する前にウエハを一旦大気雰囲気に晒して冷却した場合には、”Ex”で示し、ウエハを大気に晒さない場合には、”In”で示している。
またゲート絶縁膜の形成時の”プリ温調”は、ウエハ温度を安定化するまでの圧力と時間を示しており、標準となる”STD”は1torrで60secの場合を示している。また”Temp”はゲート絶縁膜の成膜温度を示し、”Press”はゲート絶縁膜の成膜圧力を示し、”Thickness”はゲート絶縁膜の膜厚を示しており、ここでの”STD”は44secの成膜時間で成膜された膜厚に対応している。更に、ここでの”−2Å”、”+2Å”、”+4Å”は、”STD”時の膜厚に対して、それぞれ−2Å、+2Å、或いは+4Åだけ厚く、或いは薄く形成することを示す。尚、ゲート絶縁膜の形成時のHTBの流量は45mg/min、TEOSの流量は0.1sccmである。
図11〜15において、上記各試料1〜18のEOT及びリーク電流(Jg index)はQuantox(KLA Tencor社製のQuantox XP)で測定しており、”Quantox EOT”はこの装置で測定されたEOT(SiO2 換算膜厚)を示している。ここで各図の縦軸であるリーク電流(Jg index)において、単位はV(ボルト)で示されているがこれは縦軸に示された電圧をゲート絶縁層に印加した時にある一定値の電流が流れるという意味をもつ電圧である。一方、一般的なリーク電流とは、ある一定値の電圧をゲート絶縁層に印加した場合に流れる電流である。従って図示するように、大きい電圧が縦軸の下側に、そして、小さい電圧が縦軸の上側になるようにプロットすれば、一般的なJg−EOTの関係を示す図と等価なものとなる。
またシリコン濃度(=Si/(Si+Hf))および膜厚は前述のXPSで測定しており、膜厚は”XPS thickness”として表している。尚、Ex−situで処理したものは試料1〜3だけであり、他の試料4〜18は全てIn−situで処理している。
またシリコン濃度(=Si/(Si+Hf))および膜厚は前述のXPSで測定しており、膜厚は”XPS thickness”として表している。尚、Ex−situで処理したものは試料1〜3だけであり、他の試料4〜18は全てIn−situで処理している。
(試料1〜3と試料4〜6の比較)
まず、図11は各ゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフであり、図11(A)はQuantoxによる測定値を示し、図11(B)はXPSによる測定値を示している。ここでEx−situで処理した試料1〜3とIn−situで処理した試料4〜6を比較する。この試料4〜6は、ゲート絶縁層の従来の成膜方法を代表するものである。
まず、図11は各ゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフであり、図11(A)はQuantoxによる測定値を示し、図11(B)はXPSによる測定値を示している。ここでEx−situで処理した試料1〜3とIn−situで処理した試料4〜6を比較する。この試料4〜6は、ゲート絶縁層の従来の成膜方法を代表するものである。
まず、図11(A)に示すように、In−situによる試料4〜6よりもEx−situによる試料1〜3の方が、相対的にリーク電流が少なく、且つ膜厚も少なくなっており、膜中のポーラス発生が抑制されていることが判る。また、図11(B)に示す場合も同様に、In−situによる試料4〜6よりもEx−situによる試料1〜3の方が、相対的にシリコン濃度が少なく、且つ膜厚は少なくなっており、膜中のポーラス発生が抑制されているのみならず、シリコンの突き抜けによるインターミキシングの発生も抑制されているのが判る。
すなわち、各群の試料同士を結ぶ線分が、グラフ中の原点(グラフの左下側)により近づく程、そのゲート絶縁層の膜質特性が良好であることを示している。この結果、前述したように、ゲート絶縁層の従来の成膜方法では、In−situで成膜したにもかかわらず、Ex−situで成膜したゲート絶縁層よりもリーク電流が大きく、且つ膜中にポーラスが存在するので膜質特性が劣化していることが判る。尚、図中において”標準デポ時間条件”(2重丸)に示されたものはそれぞれ試料2及び試料4に対応する。
(試料4〜6と試料7の比較)
次に試料4〜6と試料7とを比較する。図12は成膜工程の途中で冷却処理(クーリング)を行った時のゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフである。図12(A)はQuantoxによる測定値を示し、図12(B)はXPSによる測定値を示す。この試料7に関しては、界面膜を形成した後に、共通搬送室22内に設けた冷却台124(図1参照)により室温(25℃)まで冷却し、その後、ゲート絶縁膜を形成するようにしている。
次に試料4〜6と試料7とを比較する。図12は成膜工程の途中で冷却処理(クーリング)を行った時のゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフである。図12(A)はQuantoxによる測定値を示し、図12(B)はXPSによる測定値を示す。この試料7に関しては、界面膜を形成した後に、共通搬送室22内に設けた冷却台124(図1参照)により室温(25℃)まで冷却し、その後、ゲート絶縁膜を形成するようにしている。
図12(A)及び図12(B)から明らかなように、試料7のリーク電流及びシリコン濃度は、従来の成膜方法である試料4〜6よりも共に少なく、且つEOTや膜厚も薄くて膜質特性が優れていることが判る。更にこの場合、試料7のゲート絶縁膜の成膜温度を、従来の成膜方法と同じ500℃で行っても上述のように良好な膜質特性を発揮できることが判る。従って、ウエハを冷却した時のゲート絶縁膜の成膜温度の上限は500℃となる。
このように、試料7の膜質特性が向上する理由は、ウエハが冷却されて温度が低くなっていることからゲート絶縁膜の成膜初期における実効成膜温度が500℃よりもかなり下がっているためであると考えられる。
(試料4〜6と試料8〜10の比較)
次に試料4〜6と試料8〜10とを比較する。図13は成膜工程の途中でゲート絶縁膜(high−k膜)成膜用の処理容器内で冷却処理(圧力上昇)を行った時のゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフである。図13(A)はQuantoxによる測定値を示し、図13(B)はXPSによる測定値を示す。
次に試料4〜6と試料8〜10とを比較する。図13は成膜工程の途中でゲート絶縁膜(high−k膜)成膜用の処理容器内で冷却処理(圧力上昇)を行った時のゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフである。図13(A)はQuantoxによる測定値を示し、図13(B)はXPSによる測定値を示す。
先の試料7では冷却機構である冷却台124で積極的に冷却しているが、この試料8〜10では、冷却処理の行い方が異なり、ゲート絶縁膜を形成する第2の処理装置16の処理容器100(図3参照)内におけるプリ温調時の圧力を標準(STD:1torr)の場合よりも高い3torrに設定し、ウエハ(試料)と載置台との間の熱伝導を効率的に行ってウエハを冷却するようにしている。この場合、その時の載置台の温度にもよるが、冷却機構を用いた場合の温度までウエハを冷却するのは困難であるが、界面膜のプロセス温度が680℃であるのに対して、ゲート絶縁膜のプロセス温度は500℃程度とかなり低いので、十分にウエハは冷却されることになる。
図13(A)及び図13(B)から明らかなように、先の図12の場合程に顕著ではないが、試料8〜10のリーク電流及びシリコン濃度は、従来の成膜方法である試料4〜6よりも共に少なく、且つEOTや膜厚も薄くて膜質特性が優れていることが判る。ここで試料8〜10の内の一部の試料のリーク電流やシリコン濃度は、試料4〜6の群よりも少し大きいが、これは対応する成膜時間が異なっているためであり、試料8〜10の群の膜質特性の優位性が変わるものではない。
このように、試料8〜10の膜質特性が向上する理由は、ウエハが冷却されて温度が低くなっていることから、図12において説明した内容と同様にゲート絶縁膜の成膜初期における実効成膜温度が680℃よりもかなり下がっているためであると考えられる。
(試料4〜6と試料11〜14の比較)
次に試料4〜6と試料11〜14とを比較する。図14は図13において説明した冷却処理時に処理容器内の圧力を種々変更した時のゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフである。図14(A)はQuantoxによる測定値を示し、図14(B)はXPSによる測定値を示す。ここでは、試料11〜14は、第2ステップ(RFN)の時間に関して全て15secに設定しており、冷却処理として第2の処理装置16の処理容器100(図3参照)内におけるプリ温調の圧力及び時間を種々変更して1〜9torrまで変化させ、時間は60〜120secまで変化させている。
次に試料4〜6と試料11〜14とを比較する。図14は図13において説明した冷却処理時に処理容器内の圧力を種々変更した時のゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフである。図14(A)はQuantoxによる測定値を示し、図14(B)はXPSによる測定値を示す。ここでは、試料11〜14は、第2ステップ(RFN)の時間に関して全て15secに設定しており、冷却処理として第2の処理装置16の処理容器100(図3参照)内におけるプリ温調の圧力及び時間を種々変更して1〜9torrまで変化させ、時間は60〜120secまで変化させている。
図14(A)及び図14(B)から明らかなように、プリ温調時における処理容器100内の圧力を上げる程、或いは時間を長くする程、ウエハがより冷却されて冷却効果が高まり、試料11〜14のリーク電流(Jg index)及びシリコン濃度(=Si/(Si+Hf))が低下し、EOTや膜厚も薄くなって膜質特性が向上するのが判る。ただし、この場合、試料4〜6の界面膜成膜ステップの第2ステップ(RFN)の時間は35secであるのに対して、試料11〜14は15secであるのでプロセス条件が異なり、その点、リーク電流に関して試料4〜6に対する試料11〜14の優位性が明確になっていない。
この場合、ウエハの冷却効果を十分に発揮するには、先の試料8〜10の結果も参照すると、プリ温調時の処理容器100内における圧力を3torr以上に設定するのがよく、圧力の上限は9torrである。この圧力を9torrよりも大きく設定すると、ゲート絶縁膜の形成時のプロセス圧力、例えば0.3torrまで減圧するのに多くの時間を要してスループットが低下するので好ましくない。
このように、特に試料12〜14の膜質特性が向上する理由は、ウエハが冷却されて温度が低くなっていることから、図13において説明した内容と同様にゲート絶縁膜の成膜初期における実効成膜温度が680℃よりもかなり下がっていて、図13(試料8〜10)の成膜初期の実効成膜温度よりもさらに下がっているためであると考えられる。
(試料4〜6と試料12、15〜18の比較)
次に試料4〜6と試料12、15〜18とを比較する。図15はゲート絶縁膜の成膜工程においてプロセス圧力を高く設定した時のゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフである。図15(A)はQuantoxによる測定値を示し、図15(B)はXPSによる測定値を示す。
次に試料4〜6と試料12、15〜18とを比較する。図15はゲート絶縁膜の成膜工程においてプロセス圧力を高く設定した時のゲート絶縁層のEOTとリーク電流及び膜厚とシリコン濃度との関係を示すグラフである。図15(A)はQuantoxによる測定値を示し、図15(B)はXPSによる測定値を示す。
ここでは、試料12、15〜18は、ゲート絶縁膜のプロセス温度(Temp)を400〜500℃まで変化させており、また界面膜成膜ステップの第2ステップ(RFN)の時間を15sec(試料12、15〜17)と35sec(試料18)に設定している。ここで特に、試料17ではゲート絶縁膜のプロセス圧力(Press)を1torrに設定し、標準(STD)の0.3torrよりも高くしている。
この図15(A)及び図15(B)から明らかなように、ゲート絶縁膜の成膜時における処理容器100内のプロセス温度を上げる程、リーク電流及びシリコン濃度が低下し、EOTや膜厚も薄くなって膜質特性が向上するのが判る。また特にシリコン濃度に関しては、試料4〜6よりもかなり低くなって膜質を向上できることが判る。この場合、試料17に示すように、プロセス圧力を標準の0.3torrよりも高い1torrに設定した場合には、リーク電流及びシリコン濃度は共に非常に小さくなっており、膜質特性を大幅に向上できることが判る。
また試料18に示すように、ゲート絶縁膜のプロセス温度を400℃まで低下させると、リーク電流及びシリコン濃度は共に試料4〜6よりも非常に小さくなっており、膜質特性を大幅に向上できることが判る。このように、ゲート絶縁膜のプロセス温度を低下させると膜質特性が向上する理由は、ゲート絶縁膜の成膜時におけるシリコンのインターミキシングの発生が抑制できるからであると考えられる。この試料18のプリ温調は”STD”であって特にウエハの冷却処理は行っていない。このように、ウエハの冷却処理を行っていない時のゲート絶縁膜のプロセス温度の範囲は400〜450℃であり、このプロセス温度が400℃よりも低いとゲート絶縁膜が十分に形成されず、また450℃よりも高いと、シリコンのインターミキシングが多く発生する。
尚、上記実施例においては、界面膜としてSiON膜を用いた場合を例にとって説明したが、これに限定されず、SiON、SiO2、Si3N4よりなる群 から選択される1の材料を用いてもよい。
また、上記実施例においては、ゲート絶縁膜の材料としてHfSiOを用いた場合を例にとって説明したが、これに限定されず、HfSiO、HfSiON、HfO2、ZrO2、ZrSiO、ZrSiON、HfZrO、La2O3、Y 2O3よりなる群から選択される1以上の材料を用いてもよい。
また、上記実施例においては、ゲート絶縁膜の材料としてHfSiOを用いた場合を例にとって説明したが、これに限定されず、HfSiO、HfSiON、HfO2、ZrO2、ZrSiO、ZrSiON、HfZrO、La2O3、Y 2O3よりなる群から選択される1以上の材料を用いてもよい。
更に、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やGaAs、SiC、GaNなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。
2 界面膜
4 ゲート絶縁膜
5 ゲート絶縁層
6 ゲート電極
12 処理システム
14 第1の処理装置
16 第2の処理装置
18 第3の処理装置
20 第4の処理装置
22 共通搬送室
24A,24B ロードロック室
26 導入側搬送室
28 搬送機構
42 システム制御部
44 記憶媒体
W 半導体ウエハ(被処理体)
4 ゲート絶縁膜
5 ゲート絶縁層
6 ゲート電極
12 処理システム
14 第1の処理装置
16 第2の処理装置
18 第3の処理装置
20 第4の処理装置
22 共通搬送室
24A,24B ロードロック室
26 導入側搬送室
28 搬送機構
42 システム制御部
44 記憶媒体
W 半導体ウエハ(被処理体)
Claims (12)
- 被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成する成膜方法において、
シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、
前記被処理体を冷却する冷却工程と、
前記冷却された被処理体に対して前記界面膜形成工程の前記所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程と、
を有することを特徴とする成膜方法。 - 前記冷却工程では、前記ゲート絶縁膜を形成する処理容器内の載置台上に前記被処理体を載置した状態で、前記処理容器内の圧力を前記ゲート絶縁膜形成工程における圧力よりも高い3torr以上に設定して前記被処理体と前記載置台との間の熱伝導性を良好にして冷却するようにしたことを特徴とする請求項1記載の成膜方法。
- 前記冷却工程は、前記被処理体を冷却する冷却機構で行うことを特徴とする請求項1記載の成膜方法。
- 前記冷却工程における前記被処理体の冷却温度は、25〜450℃の範囲内であることを特徴とする請求項1乃至3のいずれか一項に記載の成膜方法。
- 前記ゲート絶縁膜形成工程における所定の温度は、400〜500℃の範囲内であることを特徴とする請求項1乃至4のいずれか一項に記載の成膜方法。
- 被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成する成膜方法において、
シリコンを含む界面膜を所定の温度で形成する界面膜形成工程と、
前記界面膜の下層に存在するシリコンが前記界面膜を突き抜けないような所定の温度でゲート絶縁膜を形成するゲート絶縁膜形成工程と、
を有することを特徴とする成膜方法。 - 前記ゲート絶縁膜形成工程の前記所定の温度は、400〜450℃であることを特徴とする請求項4記載の成膜方法。
- 前記ゲート絶縁膜形成工程における圧力は、0.3〜1torr(40〜133.3Pa)の範囲内に設定されることを特徴とする請求項1乃至7のいずれか一項に記載の成膜方法。
- 前記界面膜は、SiON、SiO2、Si3N4よりなる群から 選択される1以上の材料よりなることを特徴とする請求項1乃至8のいずれか一項に記載の成膜方法。
- 前記ゲート絶縁膜は、比誘電率が7以上の材料であり、HfSiO、HfSiON、HfO2、ZrO2、ZrSiO、ZrSiON、HfZ rO、La2O3、Y2O3よりなる群から選択される1以上の材料よりなるこ とを特徴とする請求項1乃至9のいずれか一項に記載の成膜方法。
- 被処理体に対してゲート絶縁層を形成する処理システムにおいて、
前記被処理体の表面に界面膜を形成する第1の処理装置と、
前記被処理体の表面にゲート絶縁膜を形成する第2の処理装置と、
前記第1と第2の処理装置に共通に連結された共通搬送室と、
前記共通搬送室内に設けられて前記被処理体を前記第1の処理装置と前記第2の処理装置との間で搬送する搬送機構と、
請求項1乃至13のいずれか一項に記載の成膜方法を実施するように処理システムの全体の動作を制御するシステム制御部と、
を備えたことを特徴とする処理システム。 - 被処理体の表面に界面膜を形成する第1の処理装置と、
前記被処理体の表面にゲート絶縁膜を形成する第2の処理装置と、
前記第1と第2の処理装置に共通に連結された共通搬送室と、
前記共通搬送室内に設けられて前記被処理体を前記第1の処理装置と前記第2の処理装置との間で搬送する搬送機構と、
処理システムの全体の動作を制御するシステム制御部と、を備えた処理システムを用いて被処理体に対してゲート絶縁層を形成するに際して、
請求項1乃至10のいずれか一項に記載の成膜方法を実施するように前記処理システムを制御するコンピュータに読み取り可能なプログラムを記憶する記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009215323A JP2011066187A (ja) | 2009-09-17 | 2009-09-17 | 成膜方法及び処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009215323A JP2011066187A (ja) | 2009-09-17 | 2009-09-17 | 成膜方法及び処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011066187A true JP2011066187A (ja) | 2011-03-31 |
Family
ID=43952137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009215323A Pending JP2011066187A (ja) | 2009-09-17 | 2009-09-17 | 成膜方法及び処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011066187A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013150920A1 (ja) * | 2012-04-05 | 2013-10-10 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法及び基板処理システム |
JP2018512727A (ja) * | 2015-02-23 | 2018-05-17 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 高品質薄膜を形成するための周期的連続処理 |
JP2022531859A (ja) * | 2019-05-03 | 2022-07-12 | アプライド マテリアルズ インコーポレイテッド | 材料構造を向上させる処理 |
-
2009
- 2009-09-17 JP JP2009215323A patent/JP2011066187A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013150920A1 (ja) * | 2012-04-05 | 2013-10-10 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法及び基板処理システム |
JPWO2013150920A1 (ja) * | 2012-04-05 | 2015-12-17 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法及び基板処理システム |
US9418837B2 (en) | 2012-04-05 | 2016-08-16 | Tokyo Electron Limited | Semiconductor device manufacturing method and substrate treatment system |
JP2018512727A (ja) * | 2015-02-23 | 2018-05-17 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 高品質薄膜を形成するための周期的連続処理 |
JP2022531859A (ja) * | 2019-05-03 | 2022-07-12 | アプライド マテリアルズ インコーポレイテッド | 材料構造を向上させる処理 |
JP7297932B2 (ja) | 2019-05-03 | 2023-06-26 | アプライド マテリアルズ インコーポレイテッド | 材料構造を向上させる処理 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100939125B1 (ko) | 절연막 형성 방법 및 기판 처리 방법 | |
US7867920B2 (en) | Method for modifying high-k dielectric thin film and semiconductor device | |
JP5916909B1 (ja) | 基板処理装置、ガス整流部、半導体装置の製造方法およびプログラム | |
KR101177366B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
WO2013065771A1 (ja) | 半導体装置の製造方法、半導体装置の製造装置及び記録媒体 | |
US20090209095A1 (en) | Manufacturing Method for Semiconductor Devices and Substrate Processing Apparatus | |
JP5881612B2 (ja) | 半導体装置の製造方法および製造装置 | |
US8367560B2 (en) | Semiconductor device manufacturing method | |
JP4694209B2 (ja) | 基板処理装置及び半導体装置の製造方法 | |
JP2006237371A (ja) | high−K誘電膜上に金属ゲートを蒸着する方法及び、high−K誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム | |
JP2008131050A (ja) | 半導体素子への金属含有膜の集積方法 | |
JP2011066187A (ja) | 成膜方法及び処理システム | |
JP5286565B2 (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
JPWO2007132884A1 (ja) | 半導体装置の製造方法および基板処理装置 | |
JP2012104569A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP5374749B2 (ja) | 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム | |
JP4523994B2 (ja) | 電界効果トランジスタの製造方法 | |
US11548804B2 (en) | Method and apparatus for processing oxygen-containing workpiece | |
TWI831815B (zh) | 含氧被處理體之處理方法及處理裝置 | |
JP4523995B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2010212391A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP2009044088A (ja) | 半導体装置の製造方法 | |
JP2009124177A (ja) | high−K誘電膜上に金属ゲートを蒸着する方法及び、high−K誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム | |
JPH1116901A (ja) | シリコン酸化膜の形成方法 |