JP7297932B2 - 材料構造を向上させる処理 - Google Patents

材料構造を向上させる処理 Download PDF

Info

Publication number
JP7297932B2
JP7297932B2 JP2021564870A JP2021564870A JP7297932B2 JP 7297932 B2 JP7297932 B2 JP 7297932B2 JP 2021564870 A JP2021564870 A JP 2021564870A JP 2021564870 A JP2021564870 A JP 2021564870A JP 7297932 B2 JP7297932 B2 JP 7297932B2
Authority
JP
Japan
Prior art keywords
substrate
containing precursor
forming
nitrogen
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021564870A
Other languages
English (en)
Other versions
JP2022531859A (ja
Inventor
デビッド チュウ，
スティーヴン シー． ハング，
マルコム ジェー． ベバン，
チャールズ チュウ，
達也 佐藤
パトリシア エム． リウ，
ヨハネス スウェンベルク，
シー－チョン チェン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022531859A publication Critical patent/JP2022531859A/ja
Application granted granted Critical
Publication of JP7297932B2 publication Critical patent/JP7297932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator

Description

関連出願の相互参照
［０００１］本出願は、２０１９年５月３日に出願された米国特許出願第１６／４０３，３１２号の優先権の利益を主張するものであり、その内容を全て、参照により本明細書に援用する。
［０００２］本技術は、半導体システム、プロセス、及び機器に関するものである。より具体的には、本技術は、ゲート構造の材料形成を向上させる処理に関するものである。
［０００３］ロジックゲートの性能は、使用する材料の特性や、構造層の厚さや面積に関係する。しかし、デバイスのスケーリングに対応するために一部のゲート特性を調節すると、問題が生じる。例えば、酸化ケイ素のゲート誘電体の場合、厚さが薄くなるとキャパシタンスが向上し、チャネル移動度が高くなり、デバイスの性能が上がり得る。しかし、厚さが薄くなっていくと、ゲートリークがデバイスに影響を与え、デバイスの歩留まり低下の原因となり得る。ゲートリークへの影響を抑えながら実効酸化膜厚を薄くするために、ゲート誘電体に高誘電率材料が採用されている。しかし、高誘電率材料を形成する際の形態的な問題があり、特定の高誘電率材料を最大限に活用するには限界があった。
［０００４］したがって、高誘電率材料の性能を最大限に引き出すように使用でき、高品質なデバイス及び構造の製造を可能にする、改良されたシステム及び方法が必要とされている。これらの、またその他の必要は、本技術によって解決される。
［０００５］処理方法は、高誘電率誘電体材料を含み得る半導体構造を製造するために実行され得る。本方法は、半導体処理チャンバに収容された基板に窒素含有前駆体又は酸素含有前駆体を供給することを含み得る。本方法は、窒素含有前駆体又は酸素含有前駆体を用いて、基板の露出した表面に反応性リガンドを導入することを含み得る。本方法はまた、基板に重なる高誘電率誘電体材料を形成することも含み得る。
［０００６］幾つかの実施形態では、窒素含有前駆体は第１の窒素含有前駆体であり得る、又はそれを含み得、酸素含有前駆体は第１の酸素含有前駆体であり得る、又はそれを含み得る。本方法はまた、高誘電率誘電体材料を形成した後に、高誘電率誘電体材料を第２の窒素含有前駆体又は第２の酸素含有前駆体で処理することも含み得る。第２の窒素含有前駆体は、熱活性化された窒素含有前駆体又はプラズマ励起された窒素含有前駆体であり得る、又はそれを含み得る。処理により、高誘電率誘電体材料に約１０原子％以下の量の窒素が取りこまれ得る。本方法はまた、高誘電率誘電体材料を形成した後に、熱アニールを実行することも含み得る。高誘電率誘電体材料を形成することは、原子層堆積プロセスを実行することを含み得る。窒素含有前駆体はアンモニアであり得る、又はそれを含み得る。アンモニアを供給する間、基板は約３００℃以上の温度に維持され得る。基板は、シリコン含有材料であり得る、又はそれを含み得る。高誘電率誘電体材料は、ハフニウム、ジルコニウム、シリコン、ランタン、アルミニウム、チタン、及びストロンチウムから構成される群から選択された少なくとも１つの元素であり得る、又はそれを含み得る。
［０００７］本技術の幾つかの実施形態は、半導体構造の形成方法も包含し得る。本方法は、基板を窒素含有前駆体又は酸素含有前駆体と接触させて、基板を前処理することを含み得る。本方法は、前処理された基板を収容する第１の半導体処理チャンバで、前処理された基板に重なる高誘電率誘電体材料を形成することを含み得る。本方法は、基板を第２の半導体処理チャンバに移送することを含み得る。本方法はまた、高誘電率誘電体材料を後処理することも含み得る。
［０００８］幾つかの実施形態では、後処理は、基板及び高誘電率誘電体材料を、酸素含有前駆体又は窒素含有前駆体に暴露することを含み得る。本方法は、後処理の後に、高誘電率誘電体材料をアニールすることを含み得る。基板を第２の半導体処理チャンバに移送することは、基板をマルチチャンバ処理システム上の２つのチャンバ間で移送することを含み得る。移送は、マルチチャンバ処理システムの真空条件を維持しながら実行され得る。前処理のための窒素含有前駆体はアンモニアであり得る、又はそれを含み得る。基板にアンモニアが供給されている間、基板は約７００℃未満の温度に維持され得る。前処理は約１分以下実行され得る。基板はシリコン含有材料であり得る、又はそれを含み得、シリコン含有材料の露出した表面層はシリコンであり得る。シリコン含有材料は、酸化ケイ素であり得る、又はそれを含み得る。高誘電率誘電体材料は、ハフニウム、ジルコニウム、シリコン、ランタン、アルミニウム、チタン、及びストロンチウムから構成される群から選択された少なくとも１つの元素であり得る、又はそれを含み得る。
［０００９］本技術の幾つかの実施形態は、半導体構造の形成方法も包含し得る。本方法は、シリコン含有材料を含む基板を、約４００℃以上の第１の温度に維持しながら、窒素含有前駆体又は酸素含有前駆体と接触させて前処理することを含み得る。本方法は、前処理された基板を第１の温度よりも低い第２の温度に維持しながら、前処理された基板に重なる高誘電率誘電体材料を形成することを含み得る。本方法はまた、高誘電率誘電体材料を、第１の温度とほぼ同じ温度又はそれ以上の第３の温度で実行されるアニールで後処理することも含み得る。
［００１０］上記技術は、従来のシステムや技法に比べて多くの利点をもたらし得る。例えば、本プロセスにより、高誘電率誘電体材料のより好ましい構造が生成され得る。更に、生成された高誘電率材料は、従来通りに形成された同じ高誘電率誘電体材料と比較して、ゲートリークが低減されていることを特徴とすることができる。これらの実施形態及び他の実施形態を、その多くの利点及び特徴とともに、以下の説明及び添付の図と併せてより詳細に説明する。
［００１１］本明細書の残りの部分と図面を参照することによって、開示された技術の性質と利点をさらに理解することができる。
本技術の実施形態に係る例示的な処理システムの上面図である。 本技術の実施形態に係る半導体構造の形成方法における選択された工程を示す図である。 Ａ～Ｃは、本技術の実施形態に係る例示的な基板を示す概略断面図である。
［００１５］図の幾つかは概略図として含まれている。図は説明のためのものであり、縮尺が明記されていない限り、縮尺通りとみなすべきではないことを理解されたい。更に、図は理解を助けるために提供されており、現実的な表現と比較して、全ての態様や情報を含まない場合があり、説明のために誇張された材料を含む場合がある。
［００１６］添付の図では、同様の構成要素及び／又は特徴には、同じ参照ラベルが付いている場合がある。更に、同じ種類の様々な構成要素は、参照ラベルの後に類似の構成要素を区別する文字を付けることで区別され得る。本明細書で第１の参照ラベルのみを使用した場合、その説明は、文字に関係なく、同じ第１の参照ラベルを有する類似の構成要素のいずれか１つに適用される。
［００１７］論理ゲート構造が微細化されるにつれ、改善を提供するために新しい材料構造が求められる。高誘電率誘電体を用いることで、ゲートスタックの誘電率が、酸化ケイ素等の材料を用いた従来のゲートスタックよりも高まる。しかし、酸化ケイ素と同様に材料の厚さが薄くなると、ゲートリークが増加する。例えば、実効酸化膜厚が薄くなると、ゲートリークが増加する。そのため、ゲートリークと実効酸化膜厚との逆相関が、トランジスタ及び製造されるデバイスの性能を制限することになり得る。
［００１８］高誘電率誘電体材料は、同様の厚さの酸化ケイ素よりも大きなチャネル移動度を提供し得る。ゲートリークの増加を回避しつつ、実効酸化膜厚を薄くすることが業界で引き続き求められている中、既知の高誘電率材料の誘電率値を最大限に高める努力は、形態的特性のために限界に達しつつある。従来の技術では、誘電率の上限を設定し得る高誘電率材料の自然な特性を克服し、その後新たな膜を組み込むためのデバイスの改造に苦労してきた。
［００１９］本技術では、高誘電率誘電体材料自体の特性を向上させることで、これらの課題を克服している。本技術の実施形態に係る特定の形態又は結晶粒構造を示す高誘電率誘電体材料を生成することで、より高い誘電率とそれに続くデバイス性能の向上が可能になり得る。例示的なデバイスにおける結晶粒の形成を制御するために、特定の結晶粒の成長を誘導し得る活性化された基板表面を提供するための処理、及び形成後の膜を安定化させるための処理が行われ得、その結果、より高い誘電率が得られる可能性がある。
［００２０］以下の開示では、開示の技術を用いた特定の堆積及び処理プロセスを常に特定するが、システム及び方法は、記載されたチャンバで行われ得る様々な他のプロセスに同様に適用可能であることが容易に理解されるであろう。したがって、本技術は、記載された処理及び堆積プロセスのみでの使用に限定されると見なすべきではない。本開示では、本技術に係る例示的なプロセスシーケンスの工程を説明する前に、堆積又は処理工程の特定の要素を実行するために本技術と共に使用され得る１つの可能なシステムについて説明する。本技術は記載された機器に限定されるものではなく、説明したプロセスは任意の数の処理チャンバ及びシステムで実行され得ることが理解されるべきである。
［００２１］図１は、実施形態に係る堆積、エッチング、焼成、及び／又は硬化チャンバの処理システム１００の一実施形態を示す上面図である。図１に示すツール又は処理システム１００は、複数のプロセスチャンバ１１４Ａ～Ｄ、移送チャンバ１１０、サービスチャンバ１１６、統合計測チャンバ１１７、及び一対のロードロックチャンバ１０６Ａ～Ｂを含み得る。プロセスチャンバは、任意の数の構造又は構成要素、ならびに任意の数又は組み合わせのプロセスチャンバを含み得る。
［００２２］チャンバ間で基板を輸送するために、移送チャンバ１１０は、ロボット輸送機構１１３を含み得る。輸送機構１１３は、延出可能なアーム１１３Ｂの遠位端にそれぞれ取り付けられた一対の基板輸送ブレード１１３Ａを有し得る。ブレード１１３Ａは、個々の基板をプロセスチャンバとの間で運ぶために使用され得る。工程において、輸送機構１１３のブレード１１３Ａ等の基板輸送ブレードの１つは、チャンバ１０６Ａ～Ｂ等のロードロックチャンバの１つから基板Ｗを回収し、チャンバ１１４Ａ～Ｄの処理の第１段階、例えば、後述する処理プロセスに基板Ｗを運び得る。チャンバは、記載された技術の個々の工程又は組み合わせた工程を実行するために含まれ得る。例えば、１又は複数のチャンバが、堆積又は形成工程を実行するように構成され得るが、１又は複数の他のチャンバが、記載された前処理工程及び／又は後処理工程の１又は複数を実行するように構成され得る。任意の数の構成が本技術に包含され、これもまた、半導体処理で典型的に実行される任意の数の追加の製造工程を実行し得る。
［００２３］チャンバが占有されている場合、ロボットは、処理が完了するまで待機してから、１つのブレード１１３Ａで処理済みの基板をチャンバから取り出し、２つ目のブレード（図示せず）で新たな基板を挿入し得る。基板が処理されると、その後基板は処理の第２段階に移動され得る。各移動のために、輸送機構１１３は、一般に、基板を運ぶ１つのブレードと、基板交換を実行するための空の１つのブレードとを有し得る。輸送機構１１３は、交換が達成できるまで各チャンバで待機し得る。
［００２４］プロセスチャンバ内での処理が完了すると、輸送機構１１３は、最後のプロセスチャンバから基板Ｗを移動させ、ロードロックチャンバ１０６Ａ～Ｂ内のカセットに基板Ｗを輸送し得る。ロードロックチャンバ１０６Ａ～Ｂから、基板は、ファクトリインターフェース１０４に移動され得る。ファクトリインターフェース１０４は、一般に、大気圧のクリーン環境にあるポッドローダ１０５Ａ～Ｄとロードロックチャンバ１０６Ａ～Ｂとの間で基板を移送するように動作し得る。ファクトリインターフェース１０４のクリーン環境は、一般に、例えばＨＥＰＡ濾過等の空気濾過プロセスによって提供され得る。ファクトリインターフェース１０４はまた、処理の前に基板を適切にアライメント（調整）するために使用され得る、基板オリエンタ／アライナ（図示せず）も含み得る。ロボット１０８Ａ～Ｂ等の少なくとも１つの基板ロボットは、ファクトリインターフェース１０４内の様々な位置／場所の間、及びそれと通信する他の場所へ基板を輸送するために、ファクトリインターフェース１０４に位置づけされ得る。ロボット１０８Ａ～Ｂは、ファクトリインターフェース１０４内のトラックシステムに沿って、ファクトリインターフェース１０４の第１の端部から第２の端部まで移動するように構成され得る。
［００２５］処理システム１００は、制御信号を提供するための統合計測チャンバ１１７を更に含んでいてよく、これにより、処理チャンバで実行されているプロセスのいずれかに対する適応制御が提供され得る。統合計測チャンバ１１７は、厚さ、粗さ、組成等の様々な膜特性を測定するための様々な計測装置のいずれかを含んでいてよく、計測装置は更に、真空下で自動化された方法で、臨界寸法、側壁角、及び特徴高さ等の格子パラメータを特徴付けることができる。
［００２６］処理チャンバ１１４Ａ～Ｄのそれぞれは、半導体構造の製造における１又は複数のプロセスステップを実行するように構成することができ、任意の数の処理チャンバ及び処理チャンバの組み合わせが、マルチチャンバ処理システム１００で使用され得る。例えば、いずれの処理チャンバも、周期的層堆積、原子層堆積、化学気相堆積、物理的気相堆積を含む任意の数の堆積プロセスを含み、エッチング、前洗浄、前処理、後処理、アニール、プラズマ処理、ガス抜き、配向、及び他の基板プロセスを含む他の工程を含む、多数の基板処理工程を実行するように構成され得る。いずれかのチャンバ、または任意の組み合わせの複数のチャンバで実行され得る幾つかの具体的なプロセスとしては、金属堆積、表面洗浄および処理、急速加熱処理などの熱アニール、プラズマ処理があり得る。以下で説明する任意のプロセスを含む他の任意のプロセスも同様に、マルチチャンバ処理システム１００に組み込まれた特定のチャンバで実行され得ることが、当業者には容易に理解できるであろう。
［００２７］図２は、例えば、前述したように、マルチチャンバ処理システム１００に組み込まれた１又は複数のチャンバでその工程が実行され得る、半導体構造の形成方法２００を示す図である。方法２００は、記載の方法工程を開始する前に、フロントエンド処理、堆積、エッチング、研磨、洗浄、又は記載の工程の前に実行され得る他のいずれかの工程を含む、１又は複数の工程を含み得る。本方法は、本技術に係る方法に特に関連し得る、又はし得ない多数のオプション工程を含み得る。例えば、多くの工程は、構造形成プロセスのより広い範囲を提供するために記載しているが、本技術にとって重要ではない、又は以下で更に説明するように代替的な方法論によって実行され得る。方法２００では、方法２００の工程と併せて説明する図３Ａ～３Ｃに概略的に示す工程を説明する。図３は、部分的な概略図のみを示すものであり、基板は、任意の数のトランジスタセクションと、図に示すような態様を有する追加の材料とを含み得ることを理解されたい。
［００２８］方法２００は、半導体構造を特定の製造工程向けに開発するためのオプション工程を含み得る。幾つかの実施形態では、方法２００は、ベース構造上で実行され得るが、幾つかの実施形態では、本方法は他の材料形成に続いて実行され得る。図３Ａに示すように、半導体構造は、特定の処理が完了した後のデバイス３００を表し得る。例えば、基板３０５は、平面材料であってよく、又は構造化されたデバイスであってよく、これは、本技術に同様に包含されると理解される、ポスト、トレンチ、又は他の構造として構成された、又はそれらを画定する１又は複数の材料を含み得る。基板３０５は、シリコン又はシリコンの酸化物、窒化物、及び炭化物等のシリコン含有材料を含む任意の数の材料、ならびに構造内に組み込まれ得る任意の他の材料を含み得る。
［００２９］実施形態では、平坦化された又は構造化された材料であり得る構造を生成するために、１又は複数の材料層が、基板３０５の一部又は全部の上に形成され得るだけでなく、少なくとも部分的に基板内に形成され得る。非限定的な例として、基板３０５は、シリコンであり得る、又はシリコンを含み得る、又は酸化ケイ素等の追加材料の上に形成された表面量のシリコンを含んでいてよく、シリコン露出表面を残す酸化ケイ素の還元部分であり得る。基板３０５の表面の露出した材料は、幾つかの実施形態では、断続的なパターンを生成するために、エッチング、平坦化、又は他の方法で処理され得る。単一の例として図示したが、デバイス３００は、図示した対象物と類似又は異なり得る任意の数の追加セクションを含み得る、より大きなプロセス統合の小さなセクションを含み得ることを理解されたい。基板３０５は、半導体処理チャンバの処理領域に収容又は位置づけされ得、方法２００は、高誘電率誘電体材料等の半導体材料を基板上に生成するために実行され得る。
［００３０］方法２００は、工程２０５において、前処理前駆体を基板に供給することを含み得る。前処理前駆体は、窒素含有前駆体又は酸素含有前駆体であり得る、又はそれらを含み得る。前駆体は、基板に接触して、図３Ａにリガンド３１０として示す反応性リガンドを、基板の露出した表面上に形成又は導入し得る。従来の技術とは異なり、本技術は、後続の工程において高誘電率誘電体材料の整った成長をもたらすように構成された前処理を利用し得る。
［００３１］例えば、幾つかの実施形態では、基板は、シリコンの露出した表面であり得る、又はそれを含み得る。基板３０５は、それ自体がシリコンであり得る、又はシリコンの表面を呈するように還元又は修正されたその他いずれかのシリコン含有材料であり得る。非限定的な一例として、基板３０５が酸化ケイ素を含み得る場合、初期の前処理は、例えば水素含有前駆体を用いて、構造表面から酸素を除去することを含み得る。そうすると、シリコンの薄い表面層が露出され得る。いかなる特定の理論にも拘束されることなく、シリコンは、幾つかの実施形態では、酸化ケイ素と比較して、窒素含有前駆体を受容するための改良されたベース特性を提供し得る。これにより、特定の高誘電率誘電体材料の形成に優れた効果が得られる可能性がある。
［００３２］前処理前駆体は、任意の窒素含有又は酸素含有前駆体であり得る、又はそれを含み得る。酸素含有前駆体は、基板３０５の表面に取り込まれ得る水酸基［－ＯＨ］によって特徴づけられ得る。窒素含有前駆体は、アミン基［－ＮＨ２］、又は他の窒素含有基によって特徴付けられ得る。例えば、窒素含有前駆体は、非限定的な一例としてのアンモニア等の窒素－水素含有前駆体、又は窒素－酸素含有前駆体、又は窒素を含むその他いずれかの前駆体であり得る、又はそれらを含み得る。
［００３３］幾つかの実施形態における表面終端は、水酸基、又はアミン基で終端された表面であり得る、又はそれを含み得る。方法２００は次に、工程２１０において、基板に重なる高誘電率誘電体材料を形成することを含み得る。本技術は、高誘電率材料の任意の形成又は堆積を包含し得るが、幾つかの実施形態では、形成工程２１０は、原子層堆積、又は他の任意の原子層堆積チャンバであり得る、又はそれを含み得る。形成は、基板表面を前処理した後に直接実行することができ、前処理と同じチャンバで実行され得る、又はシステム１００等の同じシステム上に組み込まれた追加チャンバ等の追加のチャンバで実行され得る。幾つかの実施形態では、基板が前処理チャンバから堆積又は形成チャンバに移送される間、基板の空気への暴露が制限され得る真空条件が維持され得る。
［００３４］高誘電率誘電体材料を形成するために原子層堆積プロセスが実行される場合、金属含有前駆体が基板に供給され、前処理された表面と反応し得る。例えば、遷移金属含有前駆体、貧金属含有前駆体、又はランタニド金属含有前駆体が処理チャンバに供給され、前処理により基板上に露出した反応性リガンドと相互作用し得る。その後、金属含有前駆体のパージの後等、第２の工程で酸素含有前駆体が供給され得る。これにより、図３Ｂに示す層３１５のような、原子層堆積による酸化物層が生成され得る。非限定的な一例では、酸化ハフニウム膜を生成するために、第１の工程でハフニウム含有前駆体が供給され、第２の工程で酸化体が供給され得る。追加の金属含有前駆体には、ジルコニウム含有材料を生成するためのジルコニウム含有前駆体、及び追加の金属酸化物構造を生成するための任意の他の数の金属含有前駆体が含まれ得る。ハフニウム含有前駆体について、また同様に任意の代替金属については、前駆体は、ハフニウムが取り込まれているいずれかのハロゲン含有前駆体、酸素含有前駆体、水素含有前駆体、又は炭素含有前駆体であり得る、又はそれらを含み得る。
［００３５］酸化体としては、金属含有材料と反応しうる任意の酸素含有前駆体を使用することができる。例えば、酸素含有前駆体は、水、二原子酸素、オゾン、ヒドロキシル含有前駆体又はアルコール、窒素－酸素含有前駆体、局所的又は遠隔的に励起された酸素を含むプラズマ励起された酸素、又は、基板に重なる金属酸化物材料層を生成するためにハフニウム等の金属と共に取り込まれ得る酸素を含むその他いずれかの材料であり得る、又はそれらを含み得る。ここでも、本技術の実施形態では、上述した金属含有材料のいずれかを使用することができ、ハフニウム、ジルコニウム、シリコン、ランタン、アルミニウム、チタン、ストロンチウム、又はこれらの材料の組み合わせ、例えばケイ酸ハフニウム等を含み得るがこれらに限定されない、グループ化された金属のいずれかを含み得る。
［００３６］本技術の実施形態に係る前処理が実行されると、金属含有材料の構造が整った様で形成又は堆積され、より均一な結晶粒構造が生成され得る。これは、前処理前駆体の反応性リガンドを、シリコン等のより構造化された表面材料の上に形成することで生成され得る。更に、特定の条件で前処理暴露を行うことで、さらなる改善の効果が得られる。
［００３７］前処理は、前駆体及び／又は基板の表面を活性化するように構成された温度で実行され得る。例えば、窒素－水素含有前駆体が前処理前駆体として使用され得る場合、前駆体を供給する間、基板は約３００℃以上の温度に維持され得る。同様に、酸素含有前駆体を用いた前処理も、基板温度を約３００℃以上に維持しながら実行され得る。また、任意の前処理工程において、基板は約４００℃以上、約５００℃以上、約６００℃以上、約７００℃以上、約８００℃以上の温度に維持され得る。前処理の温度が約５００℃以下に低下すると、効果が低下し得る。同様に、温度が約７００℃以上に上がると、核形成が改善されない場合があり、過剰な前駆体が表面に取り込まれる可能性があり、デバイスの移動度が低下し得る。その結果、幾つかの実施形態では、前処理中は、温度は約５００℃から約７００℃の間に維持され得る。
［００３８］同様に、暴露時間は、窒素含有前駆体の取り込み量に影響を与える可能性があり、したがって、製造されたデバイスの移動度損失を制限するために、前駆体の暴露は、約３分以下であってよく、幾つかの実施形態では、暴露時間は、約２．５分以下、約２分以下、約１．５分以下、約１分以下、約４５秒以下、約３０秒以下、約１５秒以下、又はそれ未満であり得る。適切な量のアミン基が取りこまれたら、形成が実行され得る。原子層形成を含む形成は、任意の温度で実行され得るが、幾つかの実施形態では、原子層堆積は、工程が同じチャンバで実行されるか、異なるチャンバで実行されるかにかかわらず、前処理が実行される温度以下の温度で実行され得る。例えば、原子層堆積は、前処理温度に対して第２の温度で実行され得、形成温度は、実施形態では約５００℃以下であってよく、約４５０℃以下、約４００℃以下、約３５０℃以下、約３００℃以下、約２５０℃以下又はそれ未満であり得る。
［００３９］高誘電率材料の層が形成又は堆積された後に、１又は複数の後処理が実行され得る。幾つかの実施形態では、基板は、オプション工程２１５で材料を後処理するために、堆積チャンバから別のチャンバ又はチャンバのセットに移送され得る。上記で説明したのと同様に、移送は、複数のチャンバを有する単一の処理システム上で行われてもよく、したがって、これらのチャンバのいずれかから又はこれらのチャンバ間の移送は、真空条件を維持しながら実行され得る。方法２００は、次に、オプション工程２２０に記載されるように、１又は複数の追加の後処理工程を含み得る。後処理工程は、同一のクラスタツール上の複数のチャンバを含む、１又は複数のチャンバで実行される１又は複数の工程を含み得る。後処理工程は、酸化、窒化、及び／又は熱アニールを含み得る。
［００４０］上述したように、前処理工程は、過剰な前駆体が基板に取り込まれるのを制限しつつ、前述の均一な成長を実現するのに十分な終端部を得るために実行され得る。例えば、取り込まれた窒素界面は、製造されたトランジスタの移動度、又はキャリアが構造の中を移動できる速度を低下させる可能性がある。上述の前処理は、高誘電率膜のスケーリングを更に向上させ得るが、制御しなければ、前処理は実際にデバイスの移動度を低下させる可能性がある。しかし、幾つかの実施形態では、ある後処理は、形成された高誘電率材料を、前処理工程で使用され得る第１の酸素含有前駆体に対して、第２の酸素含有前駆体で酸化させることを含み得る。
［００４１］例えば、形成後の膜を更に酸化させるために、上述したいずれかの酸素含有前駆体を用いた酸化工程が実行され得る。高誘電率膜の堆積又は形成により、多孔性膜、又は構造中に空孔を含む膜が生成されることがある。酸化工程を実行することで、膜に酸素種が浸透して空孔を埋めるとともに、図３Ｃに例示したオプションの層３２０のように、高誘電率材料のインターフェース（境界）に酸化物材料が生成される場合がある。これにより、アミン末端基からの下位インターフェースが改善され得、デバイスの移動度性能が向上し得る。下位酸化物層の過剰な増加を制限するために、酸化工程が限定された時間の間実行されてよく、前述した時間範囲のいずれか内で実行され得る。
［００４２］後処理工程は、使用される場合、前処理の窒素含有前駆体に対して、第２の窒素含有前駆体に基板を更に接触させることを追加で含み得る。第２の窒素含有前駆体は、上述したいずれかの窒素含有前駆体を含むことができ、窒素ガスを含むことができ、また、他の場所に記載されたいずれかの窒素含有前駆体を含み得る。第２の窒素含有前駆体は、プラズマ活性化又は励起された窒素含有前駆体、熱活性化された窒素、又は他の何らかの窒素前駆体を含むことができ、これにより、窒素ラジカル又は窒素原子が高誘電率構造内に取り込まれ、膜を安定化させ得る、又は膜を平衡状態に向けて沈降させ得る。窒化は、酸化工程とは異なり、酸化ケイ素等の下位層の厚さを増加させず、生成された膜の誘電率値をわずかに増加させる可能性がある。
［００４３］窒素の取り込みは、構造的及び電気的特性を維持するために、膜への取り込みを制限するように制御され得る。幾つかの実施形態では、後処理窒化により、高誘電率膜の表面領域において、約２０原子％以下の窒素が取り込まれ得、約１５原子％以下の窒素、約１０原子％以下の窒素、約８原子％以下の窒素、約６原子％以下の窒素、約４原子％以下の窒素、約２原子％以下の窒素、又はそれ未満が取り込まれ得る。幾つかの実施形態では、約３原子％から約７原子％の取り込みにより、より高い窒素の取り込みよりも高い誘電率値を維持することができ、より低い窒素の取り込みよりも膜をよりよく安定させることができる。表面領域とは、材料の露出した表面を意味し得るが、窒素の取り込みは、膜内の任意の距離に広がっていてよく、また、一貫していてよい、あるいは材料全体で減少勾配を形成していてもよい。
［００４４］後処理酸化又は窒化は、前述したいずれかの温度で実行され得るが、幾つかの実施形態では、後処理酸化及び／又は窒化は、約５００℃以下の温度範囲で実行することができ、実行される工程に応じて、約４００℃以下、約３００℃以下、約２００℃以下、約１００℃以下又はそれ未満の温度範囲で実行され得る。
［００４５］後処理アニールは、記載したいずれかの後処理工程を含むいずれかの工程の後に実行され得る。後処理アニールは、前の工程が実行されたいずれかのチャンバで実行され得る、又は例えば急速熱アニール処理を実行するように構成されたチャンバ等、異なるチャンバへの移送を伴う場合もある。この場合も、チャンバを他のチャンバと同じプラットフォームに組み込むことができ、これにより、真空条件を維持したままチャンバ間の移送が可能になり得る。後処理アニールは、膜の接合を更にアライメントし、膜を更に安定させることができる。実施形態では、後処理アニールは、第１の温度に対して第３の温度で実行することができ、第３の温度は、第１の温度以上であり得る。例えば、後処理アニールは、約４００℃以上の温度で実行することができ、実施形態では、約５００℃以上、約６００℃以上、約７００℃以上、約８００℃以上、約９００℃以上、又はそれを上回る温度で実行され得る。
［００４６］本技術の実施形態に従って前処理及び／又は後処理を実行することにより、改良された高誘電率材料が生成され得る。高誘電率材料の層は、最大又は約数ナノメートルを含む任意の厚さに生成され得る。しかし、本技術で生成された好ましい結晶粒構造により、ゲートリーク性能を損なうことなく、より薄い実効酸化膜厚が生成され得る。本技術に従って生成された高誘電率材料は、誘電率値が約１０以上であることを特徴とすることができ、誘電率値が約１５以上、約２０以上、約２１以上、約２２以上、約２３以上、約２４以上、約２５以上である又はそれを上回ることを特徴とし得る。
［００４７］上述したように、本技術では更に、従来技術に比べて誘電率を向上させることができる。更に、生成された結晶粒構造のため、膜に関連するゲートリーク電流は、同様の厚さの酸化ケイ素膜のゲートリーク電流の約１０分の１以下であってよく、ゲートリーク電流は、同様の厚さの酸化ケイ素膜のゲートリーク電流の約１００分の１以下、同様の厚さの酸化ケイ素膜の約１０００分の１以下、同様の厚さの酸化ケイ素膜の約１／５０００以下、同様の厚さの酸化ケイ素膜の約１／１００００以下、同様の厚さの酸化ケイ素膜の約１／２００００以下、同様の厚さの酸化ケイ素膜の約１／５００００以下、同様の厚さの酸化ケイ素膜の約１／１０００００以下、又はそれ未満であり得る。本技術の実施形態に従って膜を生成することにより、有益な形態を有する形成された膜を生成することができ、従来技術と比較して膜の電気的特性を向上させることができる。
［００４８］これまでの明細では、本技術の様々な実施形態の理解が得られるように、説明の目的で、多数の詳細を記載してきた。しかし、当業者であれば、これらの詳細の一部を省略して、又は追加の詳細を加えて、特定の実施形態を実施することができることは明らかであろう。
［００４９］幾つかの実施形態を開示してきたが、当業者であれば、実施形態の主旨から逸脱することなく、様々な変更、代替的な構成、及び等価物を使用することができることを認識するであろう。更に、本技術が不必要に不明瞭にならないように、多くのよく知られたプロセスや要素は説明していない。したがって、上記の説明は、本技術の範囲を限定するものとみなすべきではない。
［００５０］値の範囲が提供される場合、文脈が明確に別段の指示をしない限り、その範囲の上限と下限との間の、下限の単位の最小部分までの各介在値もまた、具体的に開示されることを理解されたい。いずれかの記載された値又は記載された範囲の記載されていない介在値と、その記載された範囲の他のいずれかの記載された値又は介在値との間のいかなるより狭い範囲も含まれる。これらのより小さい範囲の上限と下限は、独立して範囲に含まれる又は除外される場合があり、より小さい範囲に一方、又は両方の限界値が含まれる、又はどちらも含まれない各範囲も、記載された範囲におけるいずれかの特に除外された限界値に従って、本技術に含まれる。記載された範囲に限界値の一方又は両方が含まれる場合、それら含まれる限界値の一方又は両方を除外する範囲も含まれる。
［００５１］本明細書及び添付の特許請求の範囲で使用される場合、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明確に別段の指示をしない限り、複数形の参照を含む。したがって、例えば、「１つの層（ａ ｌａｙｅｒ）」への言及は、複数の上記層を含み、「前駆体（ｔｈｅ ｐｒｅｃｕｒｓｏｒ）」への言及は、当業者に周知の１又は複数の前駆体及びその同等物への言及等を含む。
［００５２］また、本明細書及び以下の特許請求の範囲で使用する場合、「含む、備える（ｃｏｍｐｒｉｓｅ）」、「含む、備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｃｏｎｔａｉｎ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、及び「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、記載された特徴、整数、構成要素、又は工程の存在を指定するものであるが、１又は複数の他の特徴、整数、構成要素、工程、実施、又は群の存在又は追加を排除するものではない。

Claims (15)

  1. 半導体構造の形成方法であって、
    半導体処理チャンバに収容されたシリコン含有材料を含む基板に、窒素含有前駆体又は酸素含有前駆体を供給することと、
    前記窒素含有前駆体又は前記酸素含有前駆体を用いて、前記基板の露出した表面に反応性リガンドを導入することと、
    前記基板に重なる高誘電率誘電体材料を形成することと、
    を含み、窒素含有前駆体又は酸素含有前駆体の前記供給中、前記基板が５００℃から７００℃の間の温度に維持される、方法。
  2. 前記窒素含有前駆体が第１の窒素含有前駆体を含み、前記酸素含有前駆体が第１の酸素含有前駆体を含み、前記高誘電率誘電体材料を形成した後に、前記高誘電率誘電体材料を第２の窒素含有前駆体又は第２の酸素含有前駆体で処理することを更に含む、請求項１に記載の半導体構造の形成方法。
  3. 前記第２の窒素含有前駆体が、熱活性化された窒素含有前駆体又はプラズマ励起された窒素含有前駆体を含む、請求項２に記載の半導体構造の形成方法。
  4. 前記処理により、前記高誘電率誘電体材料に１０原子％以下の量の窒素が取り込まれる、請求項２に記載の半導体構造の形成方法。
  5. 前記高誘電率誘電体材料を形成した後に、熱アニールを実行することを更に含む、請求項１に記載の半導体構造の形成方法。
  6. 前記高誘電率誘電体材料を形成することが、原子層堆積プロセスを実行することを含む、請求項１に記載の半導体構造の形成方法。
  7. 前記窒素含有前駆体がアンモニアを含む、請求項１に記載の半導体構造の形成方法。
  8. 前記高誘電率誘電体材料が、ハフニウム、ジルコニウム、シリコン、ランタン、アルミニウム、チタン、及びストロンチウムから構成される群から選択された少なくとも１つの元素を含む、請求項１に記載の半導体構造の形成方法。
  9. 半導体構造の形成方法であって、
    基板を窒素含有前駆体又は酸素含有前駆体と接触させて、前記基板を前処理することと、
    前処理された前記基板を収容する第１の半導体処理チャンバで、前記前処理された基板に重なる高誘電率誘電体材料を形成することと、
    前記基板を第２の半導体処理チャンバに移送することと、
    前記高誘電率誘電体材料を後処理することと、
    を含み、前記前処理中、前記基板が５００℃から７００℃の間の温度に維持される、方法。
  10. 前記後処理が、前記基板及び前記高誘電率誘電体材料を、酸素含有前駆体又は窒素含有前駆体に暴露することを含む、請求項９に記載の半導体構造の形成方法。
  11. 前記後処理の後に、前記高誘電率誘電体材料をアニールすることを更に含む、請求項１０に記載の半導体構造の形成方法。
  12. 前記基板を第２の半導体処理チャンバに移送することが、前記基板をマルチチャンバ処理システム上の２つのチャンバ間で移送することを含み、前記移送は、前記マルチチャンバ処理システムの真空条件を維持しながら実行される、請求項９に記載の半導体構造の形成方法。
  13. 前記前処理のための前記窒素含有前駆体がアンモニアを含み、前記前処理は１分以下実行される、請求項９に記載の半導体構造の形成方法。
  14. 前記基板が酸化ケイ素を含み、前記酸化ケイ素の露出した表面層がシリコンを含む、請求項９に記載の半導体構造の形成方法。
  15. 半導体構造の形成方法であって、
    シリコン含有材料を含む基板を、５００℃から７００℃の間の第１の温度に維持しながら、窒素含有前駆体又は酸素含有前駆体と接触させて前処理することと、
    前処理された前記基板を前記第１の温度よりも低い第２の温度に維持しながら、前記前処理された基板に重なる高誘電率誘電体材料を形成することと、
    前記高誘電率誘電体材料を、前記第１の温度と同じ温度であるか又はそれよりも高い第３の温度で実行されるアニールで後処理することと、
    を含む方法。
JP2021564870A 2019-05-03 2020-04-14 材料構造を向上させる処理 Active JP7297932B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/403,312 US10872763B2 (en) 2019-05-03 2019-05-03 Treatments to enhance material structures
US16/403,312 2019-05-03
PCT/US2020/028071 WO2020226857A1 (en) 2019-05-03 2020-04-14 Treatments to enhance material structures

Publications (2)

Publication Number Publication Date
JP2022531859A JP2022531859A (ja) 2022-07-12
JP7297932B2 true JP7297932B2 (ja) 2023-06-26

Family

ID=73016755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021564870A Active JP7297932B2 (ja) 2019-05-03 2020-04-14 材料構造を向上させる処理

Country Status (6)

Country Link
US (1) US10872763B2 (ja)
JP (1) JP7297932B2 (ja)
KR (1) KR20210149901A (ja)
CN (1) CN114072894A (ja)
TW (1) TWI748423B (ja)
WO (1) WO2020226857A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417517B2 (en) * 2019-05-03 2022-08-16 Applied Materials, Inc. Treatments to enhance material structures
WO2021086788A1 (en) 2019-11-01 2021-05-06 Applied Materials, Inc. Cap oxidation for finfet formation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166696A (ja) 2003-11-28 2005-06-23 Rohm Co Ltd 金属化合物薄膜およびその製造方法、ならびに当該金属化合物薄膜を含む半導体装置およびその製造方法
JP2007537605A (ja) 2004-05-12 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド ハフニウム含有高誘電率誘電材料の原子層堆積用の装置および方法
JP2008500741A (ja) 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電体材料の安定化
JP2009506537A (ja) 2005-08-23 2009-02-12 アプライド マテリアルズ インコーポレイテッド ゲート誘電体層の高ｋ窒化物形成における窒素プロファイルエンジニアリング
JP2009509039A (ja) 2005-09-21 2009-03-05 アプライド マテリアルズ インコーポレイテッド バッチａｌｄリアクタのための処理プロセス
JP2011066187A (ja) 2009-09-17 2011-03-31 Tokyo Electron Ltd 成膜方法及び処理システム
JP2014506013A (ja) 2011-02-04 2014-03-06 アプライド マテリアルズ インコーポレイテッド ＳｉＯ２のインシトゥ気相表面活性化

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6806145B2 (en) 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6821873B2 (en) 2002-01-10 2004-11-23 Texas Instruments Incorporated Anneal sequence for high-κ film property optimization
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6617639B1 (en) * 2002-06-21 2003-09-09 Advanced Micro Devices, Inc. Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7084078B2 (en) 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US6723581B1 (en) 2002-10-21 2004-04-20 Agere Systems Inc. Semiconductor device having a high-K gate dielectric and method of manufacture thereof
US6716695B1 (en) * 2002-12-20 2004-04-06 Texas Instruments Incorporated Semiconductor with a nitrided silicon gate oxide and method
US20050124121A1 (en) 2003-12-09 2005-06-09 Rotondaro Antonio L. Anneal of high-k dielectric using NH3 and an oxidizer
TWI267879B (en) 2005-12-21 2006-12-01 Ind Tech Res Inst Metal-insulator-metal capacitor
US7601648B2 (en) * 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
TWI459471B (zh) * 2007-03-08 2014-11-01 Applied Materials Inc 使用低能量電漿系統製造高介質常數電晶體閘極的方法與設備
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US7960802B2 (en) 2008-11-21 2011-06-14 Texas Instruments Incorporated Methods to enhance effective work function of mid-gap metal by incorporating oxygen and hydrogen at a low thermal budget
KR20110057645A (ko) 2009-11-24 2011-06-01 삼성전자주식회사 절연막 형성 방법 및 이를 포함하는 트랜지스터 형성 방법
US8420208B2 (en) 2010-08-11 2013-04-16 Micron Technology, Inc. High-k dielectric material and methods of forming the high-k dielectric material
US20120088356A1 (en) 2010-09-14 2012-04-12 Applied Materials, Inc. Integrated platform for in-situ doping and activation of substrates
US9147736B2 (en) 2013-03-01 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. High-K film apparatus and method
KR102627456B1 (ko) * 2015-12-21 2024-01-19 삼성전자주식회사 탄탈럼 화합물과 이를 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법
KR102375981B1 (ko) * 2016-07-04 2022-03-18 삼성전자주식회사 반도체 장치 제조 방법 및 반도체 장치 제조 설비
US10347492B2 (en) 2017-01-27 2019-07-09 Applied Materials, Inc. Modifying work function of a metal film with a plasma process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166696A (ja) 2003-11-28 2005-06-23 Rohm Co Ltd 金属化合物薄膜およびその製造方法、ならびに当該金属化合物薄膜を含む半導体装置およびその製造方法
JP2007537605A (ja) 2004-05-12 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド ハフニウム含有高誘電率誘電材料の原子層堆積用の装置および方法
JP2008500741A (ja) 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電体材料の安定化
JP2009506537A (ja) 2005-08-23 2009-02-12 アプライド マテリアルズ インコーポレイテッド ゲート誘電体層の高ｋ窒化物形成における窒素プロファイルエンジニアリング
JP2009509039A (ja) 2005-09-21 2009-03-05 アプライド マテリアルズ インコーポレイテッド バッチａｌｄリアクタのための処理プロセス
JP2011066187A (ja) 2009-09-17 2011-03-31 Tokyo Electron Ltd 成膜方法及び処理システム
JP2014506013A (ja) 2011-02-04 2014-03-06 アプライド マテリアルズ インコーポレイテッド ＳｉＯ２のインシトゥ気相表面活性化

Also Published As

Publication number Publication date
WO2020226857A1 (en) 2020-11-12
TW202107527A (zh) 2021-02-16
KR20210149901A (ko) 2021-12-09
TWI748423B (zh) 2021-12-01
US20200350157A1 (en) 2020-11-05
US10872763B2 (en) 2020-12-22
JP2022531859A (ja) 2022-07-12
CN114072894A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
CN110226214B (zh) 用于介电膜的选择性沉积的方法及设备
JP7297932B2 (ja) 材料構造を向上させる処理
TWI765747B (zh) 使用摻雜層的閘極界面加工
KR20190130466A (ko) 저-k 막들의 증착을 위한 방법 및 장치
JP7450026B2 (ja) ゲートインターフェース工学のための新規方法
CN116918034A (zh) 用以改善装置效能的处理
TWI756885B (zh) 用於鰭式場效電晶體形成之帽氧化
TWI837426B (zh) 用於形成半導體結構的處理系統及方法
JP7478776B2 (ja) ゲートスタック形成のための統合湿式洗浄

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230614

R150 Certificate of patent or registration of utility model

Ref document number: 7297932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150