TWI765747B - 使用摻雜層的閘極界面加工 - Google Patents

使用摻雜層的閘極界面加工 Download PDF

Info

Publication number
TWI765747B
TWI765747B TW110121647A TW110121647A TWI765747B TW I765747 B TWI765747 B TW I765747B TW 110121647 A TW110121647 A TW 110121647A TW 110121647 A TW110121647 A TW 110121647A TW I765747 B TWI765747 B TW I765747B
Authority
TW
Taiwan
Prior art keywords
forming
silicon layer
substrate
semiconductor structure
oxygen
Prior art date
Application number
TW110121647A
Other languages
English (en)
Other versions
TW202201797A (zh
Inventor
史蒂芬Ｃ 洪
班傑明 哥倫布
阿布希雪克 督比
龔聖欽
派翠西亞Ｍ 劉
麥爾肯Ｊ 畢凡
玖漢尼斯 史文博格
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202201797A publication Critical patent/TW202201797A/zh
Application granted granted Critical
Publication of TWI765747B publication Critical patent/TWI765747B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

可進行處理方法以產生半導體結構。此些方法可包括在半導體基板之上形成矽層。此形成可包括形成併入摻雜劑的矽層。此些方法可包括氧化此矽層的部分，同時保持此矽層的部分與此半導體基板接觸。此氧化可驅使此摻雜劑的一部分通過此矽層且進入此半導體基板。

Description

使用摻雜層的閘極界面加工
本申請案主張於2020年6月17日申請之題為「使用摻雜層的閘極界面加工」（GATE INTERFACE ENGINEERING WITH DOPED LAYER）之美國專利申請案第63/040,107號的優先權，此申請案的全部內容藉由引用特此併入。
本技術係關於半導體系統、製程及設備。更特定言之，本技術係關於增強閘極結構的處理。
邏輯閘效能與所用材料的特性以及結構層的厚度及面積有關。然而，隨著一些閘極特性經調整以適應元件縮放，挑戰出現了。例如，對於氧化矽閘極介電層，電容可隨著厚度的減小而改善，這可帶來更高的通道遷移率及更快的元件效能。然而，隨著厚度的繼續減小，閘極漏流可能會影響元件，且可能引起元件良率下降。此外，厚度減小的氧化物可能品質較低且引起短路。閘極介電層採用了高k材料，以減少有效氧化物厚度，同時限制對閘極漏流的影響。由於與高k材料形成相關的形態問題，使特定高k材料最大化的努力已受到限制。
因此，需要可用於最大化高k材料效能且能夠產生高品質元件及結構之改進的系統及方法。本技術解決了這些及其他需求。
可進行處理方法以產生半導體結構。此些方法可包括在半導體基板之上形成矽層。此形成可包括形成併入摻雜劑的矽層。此些方法可包括氧化此矽層的一部分，同時保持此矽層的部分與此半導體基板接觸。此氧化可驅使摻雜劑的部分通過矽層且進入半導體基板。
在一些實施例中，矽層可由原子層沉積或磊晶生長形成。摻雜劑可為或包括氮、磷或氟中的一或多者。矽層可形成為小於或約5 nm的厚度。氧化矽層的部分可形成犧牲氧化物，且此方法亦可包括移除犧牲氧化物。此移除可包括原位乾式化學製程。此移除可在第一處理腔室中進行，且此些方法亦可包括形成含氧材料。此些方法可包括將半導體基板自第一處理腔室移送至第二處理腔室。此些方法可包括形成覆蓋含氧材料的高k介電材料。在形成高k介電材料之前，此些方法可包括用含氮前驅物或含氧前驅物在含氧材料上引入反應性配體。
含氮前驅物可為或包括氨。高k介電材料可為或包括選自包括鉿、鋯、矽、鑭、鋁、鈦或鍶之群的至少一種元素。此方法可在一或多個處理腔室中進行，而不將半導體基板暴露於大氣。矽層可磊晶形成在半導體基板之上，且半導體基板可為或包括矽鍺。氧化矽層的部分可形成犧牲氧化物，且形成犧牲氧化物可包括第一氧化製程。在該方法期間，氧化與半導體基板接觸之矽層的部分可包括不同於第一氧化製程的第二氧化製程。氧化與半導體基板接觸之矽層的部分可包括將含氮及氧的前驅物遞送至半導體基板。氧化與半導體基板接觸之矽層的部分可在低於或約750℃的溫度下發生。
本技術的一些實施例可涵蓋形成半導體結構的方法。此些方法可包括自含於半導體處理腔室中之基板的表面移除氧化物。基板可為或包括矽鍺鰭片。此些方法可包括在半導體基板之上形成矽層。此形成可包括形成併入作為摻雜劑之氮、氟或磷的矽層。此些方法可包括氧化矽層以形成犧牲氧化物。此氧化可將摻雜劑的一部分擴散通過矽層且進入半導體基板。此些方法可包括移除犧牲氧化物。此些方法可包括將氧化亞氮遞送至基板以形成含氧材料。此些方法可包括藉由使基板與含氮前驅物接觸來預處理含氧材料。此些方法可包括形成覆蓋經預處理的含氧材料的高k介電材料。
在一些實施例中，移除可包括原位乾式化學製程。此移除可在第一處理腔室中進行。此方法亦可包括在形成高k介電材料之前將基板自第一處理腔室移送至第二處理腔室。矽層可由原子層沉積或磊晶生長形成，且矽層可形成為小於或約5 nm的厚度。形成犧牲氧化物可包括將含氧前驅物及含氫前驅物遞送至基板以形成含氧材料。
本技術的一些實施例可涵蓋形成半導體結構的方法。此些方法可包括自含於半導體處理腔室中之基板的表面移除原生氧化物。基板可包括矽鍺。此些方法可包括在半導體基板之上形成矽層。此形成可包括形成併入摻雜劑的矽層。此些方法可包括氧化矽層的部分以形成犧牲氧化物，同時保持矽層的部分與半導體基板接觸。此氧化可驅使摻雜劑的部分通過矽層且進入半導體基板。此些方法可包括移除犧牲氧化物。
此類技術可提供優於習知系統及技術的許多好處。例如，此些製程可允許摻雜劑併入至半導體結構的通道區域中，且可產生閘極氧化物的高品質氧化層。此外，閘極氧化物的產生可能會限制氧化擴展至下層。結合以下描述及隨附圖式更詳細地描述這些及其他實施例，連同其許多優點及特徵。
隨著邏輯閘結構按比例縮小至更小的尺寸，正在尋求新的材料結構以提供改進。與使用諸如氧化矽之材料的習知閘極堆疊相比，高k介電質的使用增加了閘極堆疊的介電常數。然而，與氧化矽相似，隨著材料厚度的減小，閘極漏流增加。例如，閘極漏流隨著有效氧化物厚度的減小而增加。因此，閘極漏流與有效氧化物厚度之間的相反關係可能會對電晶體及所產生元件的效能造成限制。
對於FinFET結構，覆蓋在鰭片上的閘極氧化物可執行多種功能。例如，閘極氧化物可在閘極下方形成導電通道區域。諸如由較低品質氧化物形成之閘極氧化物內的缺陷或孔洞可能會造成結構短路及損壞。此外，閘極氧化物可能會阻止元件之PFET或P-MOS區域中的鍺擴散。習知技術通常使用濕式氧化技術，諸如chemox，連同其他氧化方法一起形成閘極氧化物。習知技術會產生較低品質的氧化層，且可能無法很好地得到控制，可能會過度氧化至鰭片中。這可能會產生較不堅固的氧化鍺材料，其在熱應力或電應力下可能更容易失效。本技術藉由由定義的含矽材料形成受控閘極氧化層來克服這些問題。這些閘極氧化層可限制SiGe鰭片材料的過度氧化，且可提供優於習知技術之改進的電學及熱學效能。本技術亦提供利用上層將摻雜劑併入至通道區域及其他基板結構中的機制。
儘管剩餘的揭示內容將常規地確定利用揭示技術的特定沉積及處理製程，但將容易理解的是，此些系統及方法同樣適用於可能發生在所述腔室中的各種其他製程。因此，不應認為此技術僅限於與所描述的處理及沉積製程一起使用。在描述根據本技術之例示性製程序列的操作之前，本揭示案將討論一種可與本技術一起使用以進行沉積或處理操作之某些要素的可能系統。應當理解，此技術不限於所描述的設備，且所討論的製程可在任何數量的處理腔室及系統中進行。
第1圖示出了根據實施例之具有沉積、蝕刻、烘烤及/或固化腔室之處理系統100的一個實施例之俯視平面圖。第1圖中描繪的工具或處理系統100可含有複數個處理腔室114A-D、移送腔室110、維護腔室116、整合計量腔室117及一對裝載閘腔室106A-B。處理腔室可包括任何數量的結構或部件，以及任何數量或組合的處理腔室。應當理解，系統100不旨在限制可併入腔室以用於進行下述製程的工具。根據本技術的一些實施例，亦可使用任何工具，包括任何數量的腔室。
為了在腔室之間傳送基板，移送腔室110可含有機器人傳送機構113。傳送機構113可具有分別附接至可延伸臂113B之遠端的一對基板傳送葉片113A。葉片113A可用於將個別基板運至處理腔室及自處理腔室運出。在操作中，諸如傳送機構113之葉片113A之基板傳送葉片中的一者可自諸如腔室106A-B之裝載閘腔室中的一者取回基板W且將基板W運至第一處理階段，例如，如下述在腔室114A-D中的處理製程。可包括腔室以進行所述技術的個別或組合操作。例如，儘管一或多個腔室可經配置為進行沉積或形成操作，而一或多個其他腔室可經配置為進行所述的預處理操作及/或一或多個後處理操作。本技術涵蓋任何數量的配置，其亦可進行通常在半導體處理中進行之任何數量的附加製造操作。
若腔室經佔用，則機器人可能會等待，直至處理完成，且隨後用一個葉片113A自腔室中移除經處理的基板，且可能會用第二葉片（未示出）插入新基板。一旦處理基板，其隨後可經移動至第二處理階段。對於每次移動，傳送機構113大體可具有一個承載基板的葉片及一個空的葉片以執行基板交換。傳送機構113可在每個腔室等待，直至可完成交換。
一旦在處理腔室內完成處理，傳送機構113可自最後一個處理腔室移動基板W且將基板W傳送至裝載閘腔室106A-B內的盒。基板可自裝載閘腔室106A-B移動至工廠界面104中。工廠界面104大體可操作以在大氣壓乾淨環境中的吊艙裝載機105A-D與裝載閘腔室106A-B之間傳送基板。工廠界面104中的乾淨環境通常可經由例如HEPA過濾的空氣過濾製程提供。工廠界面104亦可包括基板定向器/對準器（未示出），其可用於在處理之前適當地對準基板。諸如機器人108A-B的至少一個基板機器人可定位在工廠界面104中，以在工廠界面104內的各個定位/位置之間傳送基板，以及將基板傳送至與其連通的其他位置。機器人108A-B可經配置為沿著工廠界面104內的軌道系統自工廠界面104的第一端至第二端行進。
處理系統100可進一步包括整合計量腔室117以提供控制信號，此整合計量腔室可提供對在處理腔室中進行之任何製程的適應性控制。整合計量腔室117可包括多種計量元件中的任何一種以量測各種膜特性，諸如厚度、粗糙度、組成，且計量元件可進一步能夠以自動化方式表徵諸如真空下之臨界尺寸、側壁角度及特徵高度的光柵參數。
處理腔室114A-D中的每一者可經配置以在半導體結構的製造中進行一或多個製程步驟，且可在多腔室處理系統100上使用任何數量之處理腔室及處理腔室的組合。例如，處理腔室中的任一者可經配置為進行許多基板處理操作，包括任何數量的沉積製程，包括循環層沉積、原子層沉積、化學氣相沉積、物理氣相沉積，以及其他操作，包括蝕刻、預清洗、預處理、後處理、退火、電漿處理、除氣、定向及其他基板製程。可在腔室中的任一者或腔室的任何組合中進行的一些特定製程可為金屬沉積、表面清洗及製備、諸如快速熱處理的熱退火及電漿處理。熟習此項技術者將容易理解，任何其他製程可相似地在併入多腔室處理系統100的特定腔室中進行，包括下述的任何製程。
第2圖示出形成半導體結構的方法200，其操作可例如在併入於如前所述的多腔室處理系統100或任何其他多腔室系統上的一或多個腔室中進行。方法200可包括在所述方法操作開始之前的一或多個操作，包括前端處理、沉積、蝕刻、拋光、清洗或可在所述操作之前進行的任何其他操作。此方法可包括如圖所示的多個任選操作，其可特定地或可不特定地與根據本技術的方法相關聯。例如，描述許多操作以提供較廣範疇的結構形成製程，但對此技術而言不是關鍵的，或可由如下文進一步討論的替代方法來進行。方法200描述了第3A-3I圖中示意性示出的操作，此些圖的圖示將結合方法200的操作進行描述。應當理解，第3圖僅示出了部分示意圖，且基板可含有任何數量的電晶體部分及具有如圖所示態樣的附加材料。
方法200可涉及開發半導體結構的任選操作至特定製造操作。儘管在一些實施例中方法200可在基底結構上進行，但在一些實施例中此方法可在其他材料形成之後進行。如第3A圖所示，半導體結構可代表在某些處理已完成之後的元件300。例如，基板305可為平面材料，或可為結構化元件，其可包括一或多種配置為或限定柱、溝槽或其他結構的材料，如由本技術相似地涵蓋而將被理解的。基板305可包括任何數量的材料，包括矽、矽鍺或諸如矽之氧化物、氮化物及碳化物的含矽材料，以及可併入結構內的任何其他材料。在本技術所涵蓋的一些實施例中，基板305可為矽鍺鰭片的部分，諸如其可與FinFET結構相關聯，且可為P-MOS區域的部分。在方法200之前，矽鍺層可形成在矽基板或其他基板上，且可經圖案化以形成鰭片結構。可在鰭片周圍形成隔離介電質，且可進行修整操作以使鰭片的上部變薄。應當理解，此圖未按任何特定比例繪製。
在此處理之後或作為基板移送的結果，基板305可包括原生氧化物310或矽鍺表面上的殘留顆粒材料，如第3A圖所示。在一些實施例中，可蝕刻、平坦化或以其他方式處理基板305表面處的暴露材料以產生間歇性圖案。儘管經圖示為單個實例，但應理解，元件300可包括較大製程整合的小部分，其可包括可與所示物件相似或不同之任何數量的附加部分。例如，N-MOS區域可鄰近所示結構定位，且可包括連同所述方法一起或與所述方法分開進行之任何量的圖案化或操作。基板305可容納或定位在半導體處理腔室的處理區域中，且可進行方法200以在基板上產生半導體材料，諸如高k介電材料。
方法200可包括在任選操作205中自基板305移除原生氧化物310。移除原生氧化物310可由任何數量的製程來進行。例如，可藉由利用含氫前驅物進行還原，其可還原氧化物以確保矽鍺的相對清潔表面。此外，此製程可包括電漿製程或處理，其可包括含氟前驅物及含氫前驅物。含氟前驅物可為或包括三氟化氮以及任何其他含氟前驅物。含氫前驅物的特徵可能在於胺基[-NH2 ]，或其他含氮或含氫基團。例如，含氫前驅物可為或包括含氮及氫的前驅物，諸如作為一個非限制性實例的氨。電漿可在局部或在可與基板處理區域流體耦合的遠端電漿區域中產生。可控制含氟前驅物的流動速率及含氫前驅物的流動速率，以保持氫與氟原子流量比小於1:2。氧化物310或殘留材料可由電漿流出物315移除，如第3B圖（一種亦可包括熱處理以自蝕刻製程移除副產物的製程）所示。
在操作205中移除原生氧化物可由原位乾式化學製程進行，其中基板表面可不暴露於大氣或含氧環境。在方法200的一些實施例中，可在第一處理腔室中進行操作205中的移除原生氧化物。方法200可包括在形成高k介電材料之前將基板自第一處理腔室移送至第二處理腔室，如下文將解釋的。方法200可包括諸如藉由在系統100內保持真空，同時在一或多個處理腔室之間移送基板以用於方法200的操作而在一或多個處理腔室中進行操作，而不將基板表面暴露於大氣或空氣。保持整合的真空可有利地減少表面污染以及不當的氧化物形成。移送可發生在單個平台上的一或多個腔室之間，或可發生在多個平台上的腔室之間。然而，藉由利用單個平台，可更好地確保避免基板暴露於氧環境。
在操作210中，可在預處理或經清洗的基板表面上形成或沉積含矽材料。例如，矽層或諸如摻雜矽、合金矽、或矽與類金屬或矽與金屬材料的含矽材料可由多種方法形成或沉積，以形成覆蓋在基板305之表面上的層320，如第3C圖所示。在一些非限制性實施例中，矽可在矽鍺鰭片的表面之上共形地磊晶生長。此外，可進行原子層沉積製程以產生在基板上共形沉積或形成的矽層。與習知沉積技術相比，共形形成可允許控制厚度。此層可形成為任何高度，且可產生相對高品質的矽。例如，在各個實施例中，矽層320可形成為幾埃或幾奈米的高度。在一些實施例中，此層可形成為小於或約10.0 nm的厚度，且可形成為小於或約8.0 nm、小於或約5.0 nm、小於或約4.0 nm、小於或約3.0 nm、小於或約2.0 nm、小於或約1.0 nm、小於或約9 Å、小於或約8 Å或更小的厚度。
在一些實施例中，矽層可形成為非晶矽，且可在形成製程期間包括摻雜劑材料。如第3C圖所示，在沉積期間可將摻雜劑顆粒321併入矽層內。摻雜劑可作為附加前驅物遞送，其可進一步與一或多種含矽前驅物或其他沉積前驅物或載氣相互作用以將摻雜劑顆粒併入正在形成的矽材料內。例示性摻雜劑材料可為氮、磷、氟或任何其他可結合在矽結構內的材料。儘管材料可以更容易離解的形式遞送以限制矽層內的附加材料併入，但材料可以任何數量的形式遞送。例如，例示性前驅物可包括雙原子氮、三氟化氮、氟、氟化氫、膦或任何其他含氮、含氟或含磷材料。
矽層形成之後，可在操作215處氧化此層的部分。可以多種方式進行氧化，且氧化可完全氧化層，儘管氧化可能不完全延伸通過矽層。氧化操作215可藉由將矽層320的部分轉化為氧化矽，直至整個矽層轉化為氧化矽來產生犧牲氧化物322。氧化操作215可氧化矽層320的部分，同時至少部分保持矽層320的部分與半導體基板305接觸。例如，可進行受控氧化以限制氧化延伸通過含矽層。操作215可包括使用蒸汽之基於熱的反應，諸如原位蒸汽產生製程，由此與習知熱技術相比，氧化以更低的速率發生。此外，氧化可將氫及氧一起用作熱氧化製程，以及附加前驅物。例如，在一些實施例中，可使用含氧前驅物，諸如含氮及氧的前驅物。例如，氧化亞氮，或一些其他含氮及氧的前驅物，及/或例如氫的附加前驅物可用於氧化含矽材料的部分。
氮可用作氧的載體且可不成為界面或基板的部分。製程亦可緩慢發生，其可產生更可控的氧化，且其可經控制以沿著基板305的表面保持特定厚度的矽。犧牲氧化物形成之後，可能發生許多其他製造操作，包括形成虛設多晶遮罩，隨後在基板上形成虛設閘極。已進行處理之後，可發生閘極氧化物形成製程，如下文將進一步描述的。
氧化製程亦可用於促進附加操作。例如，藉由將摻雜劑併入至矽層中，氧化製程可用於熱驅使摻雜劑321通過矽層且進入下層基板，如第3D圖所示。例如，氧化溫度可允許摻雜劑材料完全擴散通過矽層且併入於下層材料中。將氟、氮或磷併入於基板（例如可能位於將形成之閘極下方的下層通道區域）中可提高所形成元件的操作效能及可靠度。雖然可在下層通道區域的開發期間進行摻雜，但隨後在氧化操作中併入摻雜劑可確保高品質的形成貫穿通道區域發生。此外，此形成可在不併入過量的摻雜劑材料之其他成分（諸如氫或以前驅物形式遞送之摻雜劑的其他組分）的情況下發生。
可在任選操作220處進行一或多個移除操作，以移除覆蓋在經保持的矽320上的犧牲氧化物。如第3E圖所示，經保持的矽的特徵在於足以保持覆蓋在矽鍺基板材料上的厚度。例如，在一些實施例中，矽層320可保持在小於或約5 nm，且可保持在小於或約4 nm、小於或約3 nm、小於或約2 nm、小於或約1 nm、小於或約 5 Å，或更小。移除操作可包括選擇性蝕刻，諸如氧化物選擇性蝕刻。在一些實施例中，可進行諸如使用含氟前驅物及含氫前驅物的電漿蝕刻製程。移除操作可包括諸如藉由利用三氟化氮及氨電漿蝕刻的任何上述操作，其亦可包括附加熱處理或昇華操作。在一些實施例中亦可使用附加或替代含氟及氫的前驅物。藉由在操作220處進行氧化物選擇性蝕刻製程，可保持或實質上保持矽的下層部分。
在暴露矽帽材料之後，可進行第二氧化操作以氧化覆蓋在矽鍺鰭片上的剩餘矽材料層。在任選操作225處，可進行任何先前的氧化操作，以產生如第3F圖中所示的含氧材料324，諸如氧化矽。在一些實施例中，剩餘矽材料可完全轉化為氧化矽，且可能沒有殘餘矽層留下。在一些實施例中，氧化可利用如上解釋的氧化亞氮及氫。其可嚴格控制氧化以實質上限於矽材料，同時限制或防止過度氧化至矽鍺材料中。此類熱氧化製程可提供許多如上解釋的好處。例如，與濕式氧化不同，例如，本案的氧化可產生高品質的氧化物，其可限制鍺擴散。
此外，一些習知的氧化製程，包括濕式及乾式氧化製程，可能會過度氧化至矽鍺，這可能會產生氧化鍺材料。與氧化矽相比，氧化鍺的特徵可能在於鍵結較不穩定，且因此，後續操作可能會破壞氧化鍺鍵。這可能會損壞形成的氧化物，或降低材料之間界面的品質，從而可能限制電晶體效率，或損壞元件。形成高品質的氧化物亦可在以後的操作中有益地保護結構。例如，產生密度較低的氧化物的習知製程可能會隨著附加製造操作而進一步退化。如下文將解釋的，可進行附加的高k介電操作以及可包括高溫製程的後續製造。例如，在製造中的某個時刻，可在高達1000℃的溫度下進行快速退火。對於品質較低或密度較低的氧化物，由於更多孔的氧化物結構，這可能會促進額外的鍺擴散。根據本技術的一些實施例，更緻密的熱氧化製程可在後續製造操作期間防止擴散。根據本技術的實施例，藉由保持對氧化的控制，可以上述任何減小的厚度提供具有特定深度的高品質氧化物材料。
形成的含氧材料可為高品質且高度有序的，這意味著沒有或實質上沒有缺陷的晶體結構。這可提供可防止附加材料密切接近通道區域從而防止漏流的界面。所得含氧材料324可包括二氧化矽。所形成的含氧材料324可具有高達或約5 Å的厚度，且可具有大於或約5 Å、大於或約10 Å、大於或約15 Å、大於或約20 Å、大於或約25 Å、大於或約30 Å，或更大的厚度。
方法200可包括在任選操作230中將預處理前驅物遞送至基板。預處理前驅物可為或包括含氮前驅物或含氧前驅物。前驅物可接觸基板且可在基板的暴露表面上形成或引入反應性配體，此反應性配體在第3G圖中示出為配體325。不同於習知技術，本技術可利用經配置為在後續操作中產生有序生長的高k介電材料的預處理。
預處理前驅物可為或包括任何含氮或含氧前驅物。含氧前驅物的特徵可能在於羥基[-OH]，其可併入於基板含氧材料324的表面上。含氮前驅物的特徵可能在於胺基[-NH2 ]或其他含氮基團。例如，含氮前驅物可為或包括諸如作為一個非限制性實例之氨之含氮及氫的前驅物，或含氮及氧的前驅物，或包括氮的任何其他前驅物。
在一些實施例中，表面封端可為或包括羥基或胺基封端的表面。方法200隨後可包括在任選操作235處形成覆蓋含氧材料的高k介電材料。本技術可涵蓋高k材料的任何形成或沉積，但在一些實施例中，形成操作235可為或包括原子層沉積，其可利用任何數量的原子層沉積腔室。此形成可在預處理基板或含氧材料表面之後直接進行（若進行）且可在與預處理相同的腔室中或在附加腔室（諸如併入於相同系統上的附加腔室，諸如系統100）中進行。在一些實施例中，當將基板自預處理腔室移送至沉積或形成腔室時可保持真空條件，這可限制基板暴露於空氣。
在進行原子層沉積製程以形成高k介電材料的情況下，可將含金屬前驅物遞送至基板以與經預處理的表面反應。例如，可將含過渡金屬的前驅物、含貧金屬的前驅物或含鑭系金屬的前驅物遞送至處理腔室，以與暴露在經預處理的基板上的反應性配體相互作用。隨後可在第二操作中遞送含氧前驅物，諸如在對含金屬前驅物的清除之後。這可由原子層沉積產生氧化層，諸如第3H圖中所示的層330a。在一個非限制性實例中，可在第一操作中遞送含鉿前驅物且可在第二操作中遞送氧化劑以用於產生氧化鉿膜。附加含金屬前驅物可包括用於產生含鋯材料的含鋯前驅物，以及用於產生附加金屬氧化物結構的任何其他數量的含金屬前驅物。對於含鉿前驅物，且類似地對於任何替代金屬，前驅物可為或包括含鹵素前驅物、含氧前驅物、含氫前驅物或含碳前驅物，將鉿併入其中任一者中。
對於氧化劑，可使用可與含金屬材料反應的任何含氧前驅物。例如，含氧前驅物可為或包括水、雙原子氧、臭氧、含羥基的前驅物或醇、含氮及氧的前驅物、包括局部或遠端增強的氧的電漿增強的氧，或包括可與金屬（諸如鉿）結合之氧的任何其他材料，以產生覆蓋在基板上的金屬氧化物材料層。同樣，上述任何含金屬材料可用於本技術的實施例中，且可包括成組金屬中的任何一者，此成組金屬可包括但不限於鉿、鋯、矽、鑭、鋁 、鈦、鍶或例如矽酸鉿的這些材料的組合。
當進行根據本技術之實施例的預處理時，可以有序的方式形成或沉積含金屬材料的結構，以產生更均勻的晶粒結構。此可藉由在更結構化的表面材料之上形成預處理前驅物的反應性配體來產生，諸如由本技術的實施例產生之更高品質的矽或氧化矽。此外，藉由在某些條件下進行預處理暴露，可提供額外的改進。
可在配置為活化前驅物及/或基板表面的溫度下進行預處理。例如，在含氮及氫的前驅物可用作預處理前驅物的情況下，在遞送前驅物時，基板可保持在高於或約300℃的溫度。類似地，亦可在保持基板溫度高於或約300℃時進行使用含氧前驅物的預處理。對於任何預處理操作，基板亦可保持在高於或約400℃、高於或約500℃、高於或約600℃、高於或約700℃、高於或約800℃，或更高的溫度下。隨著預處理溫度降低至低於或約500℃，有效性可能會降低。類似地，當溫度升高至高於或約700℃時，可能無法改善成核，且可能會在表面上引入過量前驅物，這可能會降低元件的遷移率。因此，在一些實施例中，在預處理期間溫度可保持在約500℃與約700℃之間。
相似的溫度範圍可影響一個或兩個氧化操作的操作，其可小心地控制第一氧化中之經保持的矽帽材料的量，且可限制第二氧化中的過度氧化。為了控制氧緩慢進入矽材料，溫度可保持低於或約900℃，且可保持低於或約850℃、低於或約800℃、低於或約750℃、低於或約700℃、低於或約650℃、低於或約600℃，或更低。
類似地，暴露時間可能影響含氮前驅物的併入量，且因此為了限制所產生元件的遷移率損失，前驅物暴露可為少於或約3分鐘，且在一些實施例中，暴露時間可為少於或約2.5分鐘、少於或約2分鐘、少於或約1.5分鐘、少於或約1分鐘、少於或約45秒、少於或約30秒、少於或約15秒，或更少。一旦併入了適量的胺基，則可進行形成。包括原子層形成的形成可在任何溫度下進行，儘管在一些實施例中，原子層沉積可在溫度低於或約進行預處理的溫度下進行，而不管操作是在相同還是在不同的腔室中進行。例如，原子層沉積可在相對於預處理溫度的第二溫度下進行，且在實施例中，形成溫度可低於或約500℃，且可低於或約450℃、低於或約400℃、低於或約350℃、低於或約300℃、低於或約250℃，或更低。
在形成或沉積高k材料層之後，可進行一或多個後處理。在一些實施例中，可在任選操作240處將基板自沉積腔室移送至另一個腔室或另一組腔室以用於對材料進行後處理。與上文解釋的相似，移送可在具有多個腔室的單個處理系統上發生，且因此可在保持真空條件的同時進行自這些腔室中之任一者的轉移或這些腔室中之任一者之間的轉移。方法200隨後可包括一或多個附加的後處理操作，如任選操作245所指出的。後處理操作可包括一或多個腔室中進行的一或多個操作，包括同一群集工具上的多個腔室。後處理操作可包括氧化、氮化及/或熱退火。
如上所述，可進行預處理操作以提供足夠的末端部分，以提供前述的均勻生長，同時限制過量前驅物與基板結合。例如，併入的氮界面可能會降低所產生電晶體的遷移率，或載體能夠移動通過結構的速度。雖然上述預處理可進一步改善高k膜的縮放，但若不加以控制，預處理實際上可能會降低元件的遷移率。然而，在一些實施例中，一個後處理可包括相對於可用於預處理操作的第一含氧前驅物，使用第二含氧前驅物來氧化所形成的高k材料。
例如，可進行利用任何上述含氧前驅物的氧化操作，以在形成之後進一步氧化膜。高k膜的沉積或形成可產生多孔膜，或在結構中包括空位的膜。藉由進行氧化操作，氧物種可滲透膜填充空位，如層330b所示，以及在高k材料的界面處產生氧化物材料，諸如任選層320（若未在上述之前的操作中形成）。這可自胺端基改良下層界面，從而可提高元件的遷移效能。為了限制下層氧化層厚度的過度增加，氧化操作可進行有限的時間段，且可在前述時間範圍中的任一者內進行。
當使用時，後處理操作可另外包括使基板與相對於預處理含氮前驅物的第二含氮前驅物進一步接觸。第二含氮前驅物可包括上述任何含氮前驅物，且可包括氮氣，以及在別處指出的任何含氮前驅物。第二含氮前驅物可包括電漿活化或增強的含氮前驅物、熱活化氮或一些其他氮前驅物，其可允許氮自由基或氮原子併入於高k結構內，其可穩定膜或使膜趨於平衡狀態。與氧化操作不同，氮化可能不會增加下層（諸如氧化矽）的厚度，且亦可能略微增加所產生膜的k值。
可控制氮的併入以限制在膜中的併入，以保持結構特性及電特性。在一些實施例中，後處理氮化可在高k膜的表面區域併入少於或約20原子%的氮，且可併入少於或約15原子%的氮、少於或約10原子%的氮、少於或約8原子%的氮、少於或約6原子%的氮、少於或約4原子%的氮、少於或約2原子%的氮，或更少。在一些實施例中，約3原子%及約7原子%之間的併入可保持比更高的氮併入更高的k值，且可比更低的氮併入更好地穩定膜。表面區域可意謂材料的暴露表面，儘管氮的併入可延伸至膜內的任何距離，且可為一致的，或形成整個材料中的減小梯度。
後處理氧化或氮化可在前述任何溫度下進行，但在一些實施例中，後處理氧化及/或氮化可在低於或約500℃的溫度範圍內進行，且可在低於或約400℃、低於或約300℃、低於或約200℃、低於或約100℃，或更低的溫度範圍內進行，這取決於正在進行的操作。
可在包括任何所述後處理操作的任何操作之後進行後處理退火。後處理退火可在其中進行先前操作的任何腔室中進行，或可涉及移送至不同腔室，諸如經配置為進行快速熱退火製程的腔室。同樣，此腔室併入於與其他腔室相同的平台上，這可以允許在保持真空條件的同時在腔室之間進行移送。後處理退火可進一步對準膜結合且進一步穩定膜。在實施例中，可在可高於一些實施例中之沉積或氧化溫度的溫度下進行後處理退火。例如，後處理退火可在高於或約400℃的溫度下進行，且在實施例中可在高於或約500℃、高於或約600℃、高於或約700℃、高於或約800℃、高於或約900℃，或更高的溫度下進行。
藉由根據本技術的實施例進行預處理、氧化及/或後處理，可產生改進的高k材料及半導體結構。高k材料層可製成任何厚度，包括高達或約幾奈米。然而，由於本技術產生的較佳晶粒結構，可產生更薄的有效氧化物厚度而不會損失閘極漏流效能。根據本技術產生之高k材料的特徵可能在於k值大於或約10，且特徵可能在於k值大於或約15、大於或約20、大於或約21、大於或約22、大於或約23、大於或約24、大於或約25，或更大。
與習知技術相比，本技術進一步允許提高介電常數。此外，由於產生的晶粒結構，與膜相關的閘極漏電流可能小於或約為相似厚度氧化矽膜之閘極漏電流的十分之一，且閘極漏電流可能小於或約為相似厚度氧化矽膜之閘極漏電流的百分之一、小於或約為相似厚度氧化矽膜的千分之一、小於或約為相似厚度氧化矽膜的1/5,000、小於或約為相似厚度氧化矽膜的1/10,000、小於或約為相似厚度氧化矽膜的1/20,000、小於或約為相似厚度氧化矽膜的1/50,000、小於或約為相似厚度氧化矽膜的1/100,000，或更小。藉由根據本技術的實施例產生膜，可產生具有有益形態的成形膜，與習知技術相比，這可增強膜的電特性。
在前面的描述中，處於解釋的目的，已闡述了許多細節以提供對本技術之各種實施例的理解。然而，對於熟習此項技術者而言，顯然可在沒有這些細節中之一些的情況下或在具有附加細節的情況下實踐某些實施例。
已揭示了若干實施例，熟習此項技術者將認識到，在不脫離實施例精神的情況下可使用各種修改、替代構造及等效物。此外，為了避免不必要地混淆本技術，未描述許多公知製程及元件。因此，以上描述不應被視為限制本技術的範疇。
在提供值範圍的情況下，應當理解，除非上下文另有明確規定，此範圍之上限及下限之間的每個中間值（精確到單位下限的最小部分）亦特定地加以揭示。規定範圍內任何規定值或未規定的中間值與此規定範圍內的任何其他規定值或中間值之間的任何較窄範圍均涵蓋在內。那些較小範圍的上限及下限可獨立地包括或排除在此範圍內，且其中任一、沒有或兩個極限包括在較小範圍內的每個範圍亦涵蓋在本技術內，可以有規定範圍內任何明確排除的極限。若規定範圍包括一個或兩個極限，則亦包括排除任一或兩個這些包括在內之極限的範圍。
如本文及所附發明申請專利範圍中所用，單數形式「一(a/an)」及「此/該」包括複數引用，除非上下文另有明確規定。因此，例如，提及「一層」包括複數個此類層，且提及「此前驅物」包括提及熟習此項技術者已知的一或多種前驅物及其等效物，等等。
此外，當在本說明書及在以下發明申請專利範圍中使用時，字詞「包含(comprise(s)/comprising)」、「含有(contain(s)/containing)」、「包括(include(s)/including)」旨在指定所述特徵、整數、部件或操作的存在，但其不排除一或多個其他特徵、整數、部件、操作、動作或組的存在或添加。
100:處理系統 104:工廠界面 105A:吊艙裝載機 105B:吊艙裝載機 105C:吊艙裝載機 105D:吊艙裝載機 106A:裝載閘腔室 106B:裝載閘腔室 108A:機器人 108B:機器人 110:移送腔室 113:機器人傳送機構 113A:基板傳送葉片 113B:可延伸臂 114A:處理腔室 114B:處理腔室 114C:處理腔室 114D:處理腔室 116:維護腔室 117:整合計量腔室 200:方法 205:操作 210:操作 215:操作 220:操作 225:操作 230:操作 235:操作 240:操作 245:操作 300:元件 305:基板 310:原生氧化物 315:電漿流出物 320:矽層 321:摻雜劑顆粒/摻雜劑 322:犧牲氧化物 324:含氧材料 325:配體 330a:層 330b:層 W:基板
藉由參考說明書的剩餘部分及圖式，可實現對揭示技術之性質及優點的進一步理解。
第1圖示出根據本技術實施例之例示性處理系統的俯視平面圖。
第2圖示出根據本技術實施例之形成半導體結構之方法中的選定操作。
第3A-3I圖示出根據本技術實施例之例示性基板的示意性橫截面圖。
包括若干圖作為示意圖。應當理解，此些圖係為了說明的目的，且除非特別說明為按比例繪製，否則不應認為係按比例繪製的。此外，作為示意圖，提供此些圖係為了幫助理解，且可能不包括與現實表示相比的所有態樣或資訊，且可能包括誇示材料用於說明目的。
在隨附圖式中，相似的部件及/或特徵可具有相同的元件符號。此外，相同類型的各種部件可藉由在元件符號後加上區分相似部件的字母來區分。若說明書中僅使用第一元件符號，則此描述適用於具有相同第一元件符號的任何一個相似部件，而不管字母如何。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
205:操作
210:操作
215:操作
220:操作
225:操作
230:操作
235:操作
240:操作
245:操作

Claims (20)

  1. 一種形成一半導體結構的方法，該方法包含以下步驟： 在一半導體基板之上形成一矽層，其中該形成包含以下步驟： 形成併入一摻雜劑的一矽層；以及 氧化該矽層的一部分，其中該氧化驅使該摻雜劑的一部分通過該矽層且進入該半導體基板。
  2. 如請求項1所述之形成一半導體結構的方法，其中該矽層由原子層沉積或磊晶生長形成。
  3. 如請求項1所述之形成一半導體結構的方法，其中該摻雜劑包含氮、磷或氟中的一或多者。
  4. 如請求項1所述之形成一半導體結構的方法，其中該矽層形成為小於或約5 nm的一厚度。
  5. 如請求項1所述之形成一半導體結構的方法，其中氧化該矽層的一部分形成一犧牲氧化物，該方法進一步包含以下步驟： 移除該犧牲氧化物，其中該移除包括一原位乾式化學製程。
  6. 如請求項5所述之形成一半導體結構的方法，其中該移除係在一第一處理腔室中進行，且其中該方法進一步包含以下步驟： 形成一含氧材料； 將該半導體基板自該第一處理腔室移送至一第二處理腔室；以及 形成覆蓋該含氧材料的一高k介電材料。
  7. 如請求項6所述之形成一半導體結構的方法，其進一步包含以下步驟：在形成該高k介電材料之前，用一含氮前驅物或一含氧前驅物在該含氧材料上引入反應性配體。
  8. 如請求項7所述之形成一半導體結構的方法，其中該含氮前驅物包含氨。
  9. 如請求項6所述之形成一半導體結構的方法，其中該高k介電材料包含選自由鉿、鋯、矽、鑭、鋁、鈦及鍶組成之群的至少一種元素。
  10. 如請求項1所述之形成一半導體結構的方法，其中該方法在一或多個處理腔室中進行，而不將該半導體基板暴露於大氣。
  11. 如請求項1所述之形成一半導體結構的方法，其中該矽層磊晶形成於該半導體基板之上，且其中該半導體基板包含矽鍺。
  12. 如請求項1所述之形成一半導體結構的方法，其中氧化該矽層的一部分形成一犧牲氧化物，其中形成該犧牲氧化物包含一第一氧化製程，且其中該方法進一步包含以下步驟： 氧化與該半導體基板接觸之該矽層的該部分包含不同於該第一氧化製程的一第二氧化製程。
  13. 如請求項1所述之形成一半導體結構的方法，其中該氧化與該半導體基板接觸之該矽層的該部分包含將一含氮及氧的前驅物遞送至該半導體基板。
  14. 如請求項13所述之形成一半導體結構的方法，其中該氧化與該半導體基板接觸之該矽層的該部分在低於或約750℃的一溫度下發生。
  15. 一種形成一半導體結構的方法，該方法包含以下步驟： 自含於一半導體處理腔室中之一基板的一表面移除氧化物，其中該基板包含一矽鍺鰭片； 在一半導體基板之上形成一矽層，其中該形成包含以下步驟： 形成併入作為一摻雜劑之氮、氟或磷的一矽層；以及 氧化該矽層以形成一犧牲氧化物，其中該氧化將該摻雜劑的一部分擴散通過該矽層且進入該半導體基板； 移除該犧牲氧化物； 將氧化亞氮遞送至該基板以形成一含氧材料； 藉由使該基板與一含氮前驅物接觸來預處理該含氧材料；以及 形成覆蓋該經預處理的含氧材料的一高k介電材料。
  16. 如請求項15所述之形成一半導體結構的方法，其中該移除包括一原位乾式化學製程。
  17. 如請求項16所述之形成一半導體結構的方法，其中該移除係在一第一處理腔室中進行，且其中該方法進一步包含以下步驟：在形成該高k介電材料之前將該基板自該第一處理腔室移送至一第二處理腔室。
  18. 如請求項15所述之形成一半導體結構的方法，其中該矽層由原子層沉積或磊晶生長形成，且其中該矽層形成為小於或約5 nm的一厚度。
  19. 如請求項15所述之形成一半導體結構的方法，其中形成該犧牲氧化物包含以下步驟：將一含氧前驅物及一含氫前驅物遞送至該基板以形成一含氧材料。
  20. 一種形成一半導體結構的方法，該方法包含以下步驟： 自含於一半導體處理腔室中之一基板的一表面移除一原生氧化物，其中該基板包含矽鍺； 在一半導體基板之上形成一矽層，其中該形成包含以下步驟： 形成併入一摻雜劑的一矽層；以及 氧化該矽層的一部分以形成一犧牲氧化物，同時保持該矽層的一部分與該半導體基板接觸，其中該氧化驅使該摻雜劑的一部分通過該矽層且進入該半導體基板；以及 移除該犧牲氧化物。
TW110121647A 2020-06-17 2021-06-15 使用摻雜層的閘極界面加工 TWI765747B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063040107P 2020-06-17 2020-06-17
US63/040,107 2020-06-17

Publications (2)

Publication Number Publication Date
TW202201797A TW202201797A (zh) 2022-01-01
TWI765747B true TWI765747B (zh) 2022-05-21

Family

ID=79021960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121647A TWI765747B (zh) 2020-06-17 2021-06-15 使用摻雜層的閘極界面加工

Country Status (6)

Country Link
US (1) US11456178B2 (zh)
JP (1) JP2023531410A (zh)
KR (1) KR102529812B1 (zh)
CN (1) CN115702476A (zh)
TW (1) TWI765747B (zh)
WO (1) WO2021257317A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021257317A1 (en) * 2020-06-17 2021-12-23 Applied Materials, Inc. Gate interface engineering with doped layer
US20240145246A1 (en) * 2022-10-26 2024-05-02 Applied Materials, Inc. Oxidation enhanced doping

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150144872A1 (en) * 2012-08-17 2015-05-28 Opel Solar, Inc. Optoelectronic Integrated Circuit
US20170032965A1 (en) * 2012-12-18 2017-02-02 Global Power Technologies Group, Inc. Silicon carbide semiconductor devices having nitrogen-doped interface
US20170170264A1 (en) * 2015-12-10 2017-06-15 Infineon Technologies Ag Semiconductor Devices and a Circuit for Controlling a Field Effect Transistor of a Semiconductor Device
WO2019206679A1 (en) * 2018-04-24 2019-10-31 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Passivated layer stack for a light harvesting device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255167B1 (ko) * 1997-06-20 2000-05-01 김영환 반도체 소자의 폴리실리콘 전극 형성 방법
KR20070048819A (ko) * 2005-11-07 2007-05-10 삼성전자주식회사 불순물 영역 형성 방법
US8722484B2 (en) * 2008-01-14 2014-05-13 Tower Semiconductor Ltd. High-K dielectric stack and method of fabricating same
JP6076615B2 (ja) * 2012-04-27 2017-02-08 東京エレクトロン株式会社 不純物拡散方法、基板処理装置及び半導体装置の製造方法
EP2770526B1 (en) * 2013-02-22 2018-10-03 IMEC vzw Oxygen monolayer on a semiconductor
EP3252800A1 (en) * 2016-05-31 2017-12-06 Laser Systems & Solutions of Europe Deep junction electronic device and process for manufacturing thereof
JP6952620B2 (ja) * 2018-02-23 2021-10-20 東京エレクトロン株式会社 シリコン膜またはゲルマニウム膜またはシリコンゲルマニウム膜を成膜する方法および装置
WO2021257317A1 (en) * 2020-06-17 2021-12-23 Applied Materials, Inc. Gate interface engineering with doped layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150144872A1 (en) * 2012-08-17 2015-05-28 Opel Solar, Inc. Optoelectronic Integrated Circuit
US20170032965A1 (en) * 2012-12-18 2017-02-02 Global Power Technologies Group, Inc. Silicon carbide semiconductor devices having nitrogen-doped interface
US20170170264A1 (en) * 2015-12-10 2017-06-15 Infineon Technologies Ag Semiconductor Devices and a Circuit for Controlling a Field Effect Transistor of a Semiconductor Device
WO2019206679A1 (en) * 2018-04-24 2019-10-31 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Passivated layer stack for a light harvesting device

Also Published As

Publication number Publication date
KR102529812B1 (ko) 2023-05-08
US11456178B2 (en) 2022-09-27
TW202201797A (zh) 2022-01-01
US20210398814A1 (en) 2021-12-23
JP2023531410A (ja) 2023-07-24
CN115702476A (zh) 2023-02-14
KR20210156774A (ko) 2021-12-27
WO2021257317A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
KR102380712B1 (ko) 유전체 막들의 선택적 증착을 위한 방법 및 장치
TWI765747B (zh) 使用摻雜層的閘極界面加工
TWI748423B (zh) 加強材料結構的處置
TWI756885B (zh) 用於鰭式場效電晶體形成之帽氧化
CN116918034A (zh) 用以改善装置效能的处理
JP7450026B2 (ja) ゲートインターフェース工学のための新規方法
JP7478776B2 (ja) ゲートスタック形成のための統合湿式洗浄
TWI837426B (zh) 用於形成半導體結構的處理系統及方法
US20210193468A1 (en) Treatments To Improve Device Performance