KR20070048819A - 불순물 영역 형성 방법 - Google Patents
불순물 영역 형성 방법 Download PDFInfo
- Publication number
- KR20070048819A KR20070048819A KR1020050105771A KR20050105771A KR20070048819A KR 20070048819 A KR20070048819 A KR 20070048819A KR 1020050105771 A KR1020050105771 A KR 1020050105771A KR 20050105771 A KR20050105771 A KR 20050105771A KR 20070048819 A KR20070048819 A KR 20070048819A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- sacrificial oxide
- semiconductor substrate
- substrate
- impurities
- Prior art date
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 239000000356 contaminant Substances 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 9
- 239000012298 atmosphere Substances 0.000 claims abstract description 6
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims description 2
- 230000007480 spreading Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 53
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 4
- 239000007795 chemical reaction product Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
기판 표면 피트 생성이 억제된 불순물 영역 형성 방법에 있어서, 우선 반도체 기판에 희생 산화막을 형성하고, 상기 희생 산화막으로 불순물을 주입한다. 상기 희생 산화막 상에 생성된 오염물이 확산되어 기판 표면에 부착되는 것을 억제시키고 상기 불순물을 활성화하기 위하여 산소 및 수소 분위기 하에서 상기 반도체 기판을 열처리한다. 이어서, 상기 희생 산화막을 제거한다. 이때, 상기 열처리 시, 수소 및 산소를 주입함으로써 산소 라디칼을 반도체 기판 표면과 반응시킴으로써, 반도체 기판 표면에 피트가 생성되는 것을 미연에 방지할 수 있다.
Description
도 1 내지 도 4는 본 발명의 바람직한 일 실시예에 따른 불순물 영역 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 5 및 도 6은 본 발명의 바람직한 다른 실시예에 따른 불순물 영역 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 희생 산화막
104 : 오염물 106 : 라티칼 산화막
108 : 불순물 영역
본 발명은 불순물 영역 형성 방법에 관한 것이다. 보다 상세하게는, 기판을 손상시키지 않으면서 PMOS 트랜지스터의 불순물 영역을 형성하는 방법에 관한 것이다.
모스(Metal Oxide Semiconductor; MOS) 트랜지스터는 게이트(gate), 게이트와 대향하는 기판 표면 아래에 형성되는 채널 영역(channel area)과, 상기 채널 영 역의 양단에 소스/드레인 영역(source/drain area)을 포함한다. 상기 소스/드레인 영역은 기판(substrate)과 반대 극성의 불순물을 주입하여 형성한다.
상기 모스의 종류에는 스위칭 동작을 위해 양의 전압이 필요한 NMOS, 음의 전압이 필요한 PMOS 및 PMOS와 NMOS를 상보적으로 연결한 CMOS(Complementary MOS) 등이 있다.
상기 PMOS는 채널 영역에는 N-웰이 형성되어 있고, 게이트 전극 양측의 기판 표면 아래에는 P형의 소스/드레인이 형성되어 있다. 통상적으로, 메모리 장치의 제조 공정에서 기판을 보통 P형 불순물이 도핑되어 있는 기판을 사용하며, 상기 PMOS를 상기 P형 기판 상에 형성하기 위하여 상기 P형 기판의 일부에 N형 불순물을 주입하여 상기 채널 영역으로 제공되기 위한 N-웰(N-well)을 형성한다.
상기 N-웰을 형성하는 방법에 대하여 보다 상세하게 설명하면, 우선, 상기 P형 기판 상에 희생 산화막을 형성하고, 5족 원소 P 또는 As와 같은 N형 불순물을 P형 기판으로 이온 주입한다. 그리고, 상기 PMOS 트랜지스터의 문턱 전압을 조절하기 위하여 상기 이온 주입한 영역에 P형 불순물을 미량 이온 주입한다. 이때, 상기 P형 불순물로는 BF3이 사용될 수 있다. 이어서, 1000℃에서 10초 동안 질소(N2) 분위기 하에서 급속 열처리(Rapid Thermal Process; RTP)하여 상기 불순물을 기판 내에서 활성화(activation)시킨다. 계속해서, 상기 급속 열처리를 수행하는 후 상기 희생 산화막을 제거함으로써 상기 N-웰을 완성한다.
그런데, 상기 희생 산화막을 제거한 후, 기판에는 역 피라미드 형상으로 기 판 표면이 뜯기는 형상의 피트(pit) 불량이 빈번하게 발생하고 있다. 상기 피드 불량은 상기 희생 산화막 증착 시 상기 희생 산화막 상에 생성되는 오염물이 기판 표면까지 확산되고 후속 공정에서 상기 희생 산화막을 제거할 때 기판에 부착되어 있는 오염물까지 제거되는 것이 하나의 원인으로 추측된다.
상기와 같이 피트 불량이 발생하는 경우, 상기 PMOS 트랜지스터의 동작 불량이 발생하게 되어, 이로 인해 반도체 장치의 수율이 저하되는 문제가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 기판 표면의 피트 생성을 억제할 수 있는 불순물 영역 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 불순물 영역 형성 방법에 있어서, 기판 상에 희생 산화막을 형성한다. 상기 기판으로 불순물을 주입한다. 상기 희생 산화막 상에 생성된 오염물이 확산되어 상기 기판 표면에 부착되는 것을 억제시키고, 상기 불순물을 활성화하기 위하여 산소 및 수소 분위기 하에서 상기 기판을 열처리한다. 상기 희생 산화막을 제거한다.
상기 열처리는 950 내지 1050℃에서 5초 내지 15초 동안 수행될 수 있다. 상기 희생 산화막은 HF, NH4F 및 탈이온수를 포함하는 세정 용액에 의해 제거될 수 있다. 상기 열처리 전에, 상기 희생 산화막의 일부 또는 전부를 식각하여 상기 희생 산화막 상에 잔류하는 오염물을 제거할 수 있다.
상기와 같은 본 발명에 따르면, 이온 주입된 기판을 산소 및 수소 분위기 하에서 열처리함으로써, 상기 기판 표면에 라디칼 산화막이 형성되고, 희생 산화막 상에 생성된 오염물이 상기 기판 표면과 반응하는 것을 억제하여 이후, 희생 산화막을 제거하는 동안 기판 표면에 피트 생성과 같은 손상을 억제할 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 불순물 영역 형성 방법에 대해 첨부된 도면들을 참조하여 상세하게 설명하면 다음과 같다.
실시예 1
도 1 내지 도 4는 본 발명의 일 실시예에 따른 불순물 영역 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
본 실시예에서는 PMOS 트랜지스터의 채널 영역을 형성하기 위한 공정으로 한정하여 설명하기로 한다.
도 1을 참조하면, 반도체 기판(100) 상에 희생 산화막(102)을 형성한다. 상기 희생 산화막(102)은 후속 공정인 불순물 주입 시, 상기 불순물이 반도체 기판(100) 내로 너무 깊이 주입되지 않고, 표면 아래에 얇게 주입되도록 하는 기능을 한다. 그리고, 상기 희생 산화막(102)은 상기 불순물 주입 후, 제거되어진다.
도 2를 참조하면, 상기 희생 산화막(102)이 형성된 반도체 기판(100)으로 불순물을 주입한다. 이때, 상기 불순물은 확산 또는 이온 주입 등을 이용하여 상기 희생 산화막(102)을 통해 상기 반도체 기판(100) 표면 아래로 주입시킬 수 있다.
본 실시예에는 상기 불순물을 이온 주입을 통해 반도체 기판(100)으로 주입 시킨다. 보다 상세하게 설명하면, 이온 주입 장치로부터 고 에너지를 갖는 불순물 이온이 발생된다. 이어서, 상기 불순물 이온은 이온빔의 형태로 상기 희생 산화막(102)으로 주입되며, 상기 희생 산화막(102)을 통과하는 동안 에너지를 소모하여 상기 반도체 기판(100) 표면 아래에 얇게 주입된다. 이때, 상기 주입된 불순물은 반도체 기판(100) 표면 아래에 주입되었을 뿐이며, 이후 열처리 공정에 의해 목적하는 위치로 이동하는 활성화 단계를 수행하여야 한다. 상기 불순물의 활성화에 의해 상기 반도체 기판(100) 표면은 전도성을 갖게 된다.
여기서, 상기 불순물 주입 공정은 다수 회 수행될 수 있다.
구체적으로 설명하면, 상기 반도체 기판(100)은 P형 반도체 기판(100)이고, 상기 P형 반도체 기판(100) 일부에 채널 영역으로 제공되는 N-웰을 형성하는데 있어서, 우선, N형 불순물을 이온 주입하고, 이어서, 이후 형성되는 PMOS 트랜지스터의 문턱 전압을 조절하기 위하여 P형 불순물을 이온 주입한다. 이때, P형 불순물로는 BF3을 사용할 수 있다.
이때, 상기 P형 불순물을 주입하는 동안, 상기 희생 산화막(102) 상에는 오염물(104)이 생성된다. 상기 오염물(104)은 이후 열처리 공정 시, 상기 희생 산화막(102) 내로 확산하여 반도체 기판(100)에 부착될 수 있고, 상기 오염물(104)과 결합한 반도체 기판(100) 표면은 구조적으로 취약해 진다. 상기 구조적으로 취약한 반도체 기판(100) 표면은 후속 희생 산화막(102) 제거 공정 시, 상기 오염물(104)과 함께 탈착되어 상기 반도체 기판(100) 표면이 역 피라미드 형상으로 뜯기는 피 트 현상이 발생될 수 있다.
도 3을 참조하면, 상기 희생 산화막(102) 상에 생성된 오염물(104)의 확산되어 기판(100) 표면에 부착되는 것을 억제시키고, 상기 불순물을 활성화하기 위하여 산소(O2) 및 수소(H2) 분위기 하에서 약 10초 동안 약 1000℃에서 열처리한다. 이때, 상기 반도체 기판(100) 표면 아래에는 불순물 영역(108)이 형성되고, 상기 불순물 영역(108) 및 희생 산화막(102) 계면에는 라디칼 산화막(106)이 형성된다.
상기 열처리가 진행되는 동안, 상기 반도체 기판(100) 내에 손상된 격자들로 상기 불순물들이 이동하여 활성화된다. 이로써, 반도체 기판(100) 표면에 전기 전도성을 갖는 불순물 영역(108)이 형성된다.
보다 상세하게 설명하면, 상기 불순물이 이온 주입 방법으로 고 에너지를 가지고 상기 반도체 기판(100)으로 주입된다. 이때, 상기 고 에너지를 갖는 불순물은 상기 희생 산화막(102)을 통과하는 동안 에너지의 일부를 잃게 되지만, 상기 불순물들은 반도체 기판(100)을 손상시킬 정도의 에너지를 여전히 가지고 있다. 상기 반도체 기판(100)으로 주입된 불순물은 상기 반도체 기판(100)의 원자와 충돌에 의해 에너지를 원자에게 전달하게 되고, 결합이 끊긴 원자는 반도체 기판(100) 내부를 떠돌면서 다른 원자와 다시 충돌하는 과정을 반복함으로써 상기 반도체 기판(100) 내부의 단위 격자의 배열을 손상시킨다. 상기 격자 손상은 갖는 반도체 기판(100)은 상기 열처리 공정을 수행하는 동안, 상기 불순물이 손상된 격자로 이동하여 회복될 수 있다. 이를 불순물의 활성화라 한다.
이와 동시에, 상기 산소 및 수소에 의해 상기 열처리가 진행되는 챔버 내에는 산소 라디칼이 생성되고, 상기 산소 라디칼은 상기 희생 산화막(102)을 통해 반도체 기판(100) 표면까지 이동하면서 상기 반도체 기판(100)의 표면과 반응하게 되어 라디칼 산화막(106)을 형성한다.
보다 상세하게 설명하면, 상기와 같이 산소 및 수소를 유입하면서 반도체 기판(100)을 열처리하는 경우, 상기 희생 산화막(102) 표면에 생성된 오염물(104)이 반도체 기판(100) 표면까지 확산되어 반도체 기판(100) 표면과 반응하는 현상이 매우 억제된다. 이는, 상기 산소 라디칼의 확산 및 반도체 기판(100) 표면과의 반응 속도가 상기 오염물(104)의 확산 및 반도체 기판(100) 표면과의 반응 속도보다 빠르므로, 상기 오염물(104)과 반도체 기판(100)의 반응에 의한 반응 생성물이 생성되기 이전에 상기 산소 라디칼과 상기 반도체 기판(100) 표면의 반응에 의한 라디칼 산화막(106)이 먼저 생성되기 때문이다.
도 4를 참조하면, 상기 희생 산화막(102)을 HF, NH4F 및 탈이온수를 포함하는 세정 용액을 이용하여 제거한다. 이때, 상기 반도체 기판(100) 표면에는 상기 반도체 기판(100)과 반응한 라디칼 산화막(106)이 잔류할 수 있다.
상기 열처리 공정 시, 종래의 오염물(104)과 반도체 기판(100) 표면이 반응하여 생성되는 반응 생성물이 거의 발생되지 않는다. 때문에, 상기 희생 산화막(102)을 제거하는 동안 반도체 기판(100)의 피트 생성을 억제할 수 있다.
실시예 2
도 5 내지 도 6은 본 발명의 다른 실시예에 따른 불순물 영역 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 5를 참조하면, 우선, 실시예 1의 도 1 및 도 2를 참조로 설명한 것과 동일한 공정을 수행함으로써, 희생 산화막(202)이 형성된 반도체 기판(200)으로 불순물을 이온 주입을 통해 주입한다.
이어서, 상기 희생 산화막(202)의 표면에 생성되어 있는 오염물이 완전히 제거되도록 상기 희생 산화막(202) 표면의 일부를 제거한다. 상기 오염물이 제거됨으로써 종래에 열처리 공정 시 발생하던 오염물과 기판(200) 표면의 반응 생성물 생성을 억제할 수 있다.
이때, 선택적으로, 상기 희생 산화막(202)을 완전하게 제거한 후, 후속 열처리 공정을 수행할 수 있다.
도 6을 참조하면, 실시예 1의 도 3 및 도4를 참조로 설명한 것과 유사한 공정을 수행함으로써, 상기 희생 산화막(202) 및 반도체 기판(200)을 열처리하고, 상기 희생 산화막(202)을 제거하여 상기 반도체 기판(200) 내부에 불순물을 주입하여 불순물 영역(208)을 형성한다.
이때, 상기 열처리 시, 실시예 1에서 설명한 것과 같이 산소 및 수소 가스를 이용하여 급속 열처리를 수행할 수도 있고, 종래와 동일하게 질소 분위기 하에서 동일한 온도 및 시간 동안(1000℃, 10초) 급속 열처리할 수 있다.
이는 도 5에서 설명한 것과 같이 상기 희생 산화막(202)의 표면 일부를 제거 함으로써, 열처리 시 확산하여 반도체 기판(200)과 반응할 오염물을 미연에 제거하였기 때문에 상기 열처리를 종래와 동일한 조건으로 수행하여도 상기 반도체 기판(200)이 손상되지 않는다.
이때, 상기 희생 산화막(202)을 열처리 전에 완전하게 제거한 경우에는 상기 희생 산화막(202)을 제거하는 공정을 생략할 수 있어, 공정을 보다 단순화할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 희생 산화막을 형성한 후, 수소 및 산소 분위기 하에서 급속 열처리함으로써 산소 라디칼이 상기 반도체 기판 표면과 반응하여, 종래에 발생하던 오염물과 기판 표면의 반응 생성물 생성을 억제할 수 있다. 따라서, 후속 희생 산화막 제거 공정 시, 상기 반응 생성물에 의해 반도체 기판 표면의 피트 생성을 억제할 수 있다.
또한, 상기 희생 산화막 일부 또는 전부를 열처리 전에 제거하여 상기 희생 산화막 상에 잔류하는 오염물을 미리 제거하여 상기와 같은 반도체 기판 표면의 피트 생성을 억제할 수 있다.
상기와 같이, 피트와 같은 기판 표면의 결함이 거의 발생되지 않으므로 반도체 장치의 수율 향상을 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있 음을 이해할 수 있을 것이다.
Claims (4)
- 기판 상에 희생 산화막을 형성하는 단계;상기 기판으로 불순물을 주입하는 단계;상기 희생 산화막 상에 생성된 오염물이 확산되어 기판 표면에 부착되는 것을 억제시키고 상기 불순물을 활성화하기 위하여, 산소(O2) 및 수소(H2) 분위기 하에서 열처리하는 단계; 및상기 희생 산화막을 제거하는 단계를 포함하는 불순물 영역 형성 방법.
- 제1항에 있어서, 상기 열처리는 950 내지 1050℃에서 5초 내지 15초 동안 수행되는 것을 특징으로 하는 불순물 영역 형성 방법.
- 제1항에 있어서, 상기 희생 산화막은 HF, NH4F 및 탈이온수를 포함하는 세정 용액에 의해 제거되는 것을 특징으로 하는 불순물 영역 형성 방법.
- 제1항에 있어서, 상기 열처리 전에, 상기 희생 산화막의 일부 또는 전부를 식각하여 상기 희생 산화막 상에 잔류하는 오염물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 불순물 영역 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050105771A KR20070048819A (ko) | 2005-11-07 | 2005-11-07 | 불순물 영역 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050105771A KR20070048819A (ko) | 2005-11-07 | 2005-11-07 | 불순물 영역 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070048819A true KR20070048819A (ko) | 2007-05-10 |
Family
ID=38273037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050105771A KR20070048819A (ko) | 2005-11-07 | 2005-11-07 | 불순물 영역 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070048819A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852894B1 (ko) * | 2007-01-18 | 2008-08-19 | 삼성전자주식회사 | 반도체 장치의 불순물 영역 형성 방법. |
| KR20210156774A (ko) * | 2020-06-17 | 2021-12-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 도핑된 층을 이용한 게이트 인터페이스 엔지니어링 |
-
2005
- 2005-11-07 KR KR1020050105771A patent/KR20070048819A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852894B1 (ko) * | 2007-01-18 | 2008-08-19 | 삼성전자주식회사 | 반도체 장치의 불순물 영역 형성 방법. |
| KR20210156774A (ko) * | 2020-06-17 | 2021-12-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 도핑된 층을 이용한 게이트 인터페이스 엔지니어링 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103107066B (zh) | 一种光刻胶去除方法及半导体生产方法 | |
| US20080160729A1 (en) | Technique for removing resist material after high dose implantation in a semiconductor device | |
| CN100505217C (zh) | 形成半导体器件的双栅极的方法 | |
| KR100852894B1 (ko) | 반도체 장치의 불순물 영역 형성 방법. | |
| KR20070048819A (ko) | 불순물 영역 형성 방법 | |
| KR20060136300A (ko) | 반도체장치의 제조방법 | |
| KR100580796B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100524465B1 (ko) | 반도체소자의 제조방법 | |
| KR100725711B1 (ko) | 반도체 소자 제조 방법 | |
| KR101017042B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100728958B1 (ko) | 반도체 소자의 제조방법 | |
| KR100294644B1 (ko) | 반도체 소자의 삼중웰 형성방법_ | |
| JP2011187491A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100545990B1 (ko) | 실리콘웨이퍼 내의 금속 불순물 제거 방법 | |
| JP2005294341A (ja) | 半導体装置の製造方法 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100338820B1 (ko) | 모스형 트랜지스터의 소오스/드레인 형성 방법 | |
| KR101024639B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100443789B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100913056B1 (ko) | 반도체 소자의 제조방법 | |
| KR100940438B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100588785B1 (ko) | 반도체 소자 제조 방법 | |
| KR100642386B1 (ko) | 실리사이드층 형성 방법 및 이를 이용한 반도체 소자의제조 방법 | |
| KR100598303B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000041401A (ko) | 누설전류 감소를 위한 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |