JP2005294341A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005294341A
JP2005294341A JP2004103681A JP2004103681A JP2005294341A JP 2005294341 A JP2005294341 A JP 2005294341A JP 2004103681 A JP2004103681 A JP 2004103681A JP 2004103681 A JP2004103681 A JP 2004103681A JP 2005294341 A JP2005294341 A JP 2005294341A
Authority
JP
Japan
Prior art keywords
depth
amorphous layer
region
layer
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004103681A
Other languages
English (en)
Other versions
JP3737504B2 (ja
Inventor
Satoshi Shibata
聡 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004103681A priority Critical patent/JP3737504B2/ja
Priority to KR1020057022315A priority patent/KR20070000330A/ko
Priority to US10/557,746 priority patent/US7737012B2/en
Priority to EP05727888A priority patent/EP1732112A4/en
Priority to PCT/JP2005/005947 priority patent/WO2005096357A1/ja
Priority to CNB2005800003028A priority patent/CN100401476C/zh
Publication of JP2005294341A publication Critical patent/JP2005294341A/ja
Application granted granted Critical
Publication of JP3737504B2 publication Critical patent/JP3737504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 低リーク電流であり且つパターン依存性の無い微細な半導体装置の製造方法を提供する。
【解決手段】 シリコン基板１００の表面から第１の深さＡまでの領域にアモルファス層１０１を形成する。この際、アモルファス・結晶界面１０２付近に欠陥１０３が発生する。次に、熱処理によってアモルファス層１０１の結晶構造を第１の深さＡから第１の深さＡよりも浅い第２の深さＢまでの領域について回復させる。これによって、シリコン基板１００の表面から第２の深さＢまでの領域がアモルファス層１０１となる。この際、欠陥１０３は第１の深さＡに残る。この後、イオン注入により第２の深さＢよりも浅い第３の深さＣにｐｎ接合１０４を形成する。
【選択図】 図１

Description

本発明は半導体装置の製造方法に関し、特に、リーク電流を抑制した浅い接合（shallow junction）を形成する方法に関する。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、トランジスタにおけるショートチャンネル効果が大きな問題となってきている。ここで、ショートチャンネル効果を解消する技術の１つとしては、極めて浅いｐｎ接合を有するドレインエクステンションを用いる方法が知られている。
例えばゲート電極の寸法が６５ｎｍのトランジスタでは、ドレインエクステンションのｐｎ接合の深さは約１３ｎｍとするのが良いと言われている。これを実現するためには、サーマルバジェット時間を数ミリ秒に抑えるフラッシュランプアニール技術及びレーザーアニール技術が検討されている。
しかしながら、このような短時間熱処理技術においては、熱処理時間が極めて短いために、半導体装置上のパターンの影響を受けて不純物の活性化率にバラツキが生じる。この結果、トランジスタ特性にバラツキが出るという短所を有している。この短所は、さまざまなパターンを有するシステムＬＳＩの量産においては致命的な欠点になりうる。
そこで、不純物の活性化のみが起こり且つ拡散が起こらない温度である例えば５００℃以上で且つ８００℃以下の温度範囲において数分間の熱処理を行なう技術が提案されている。これは低温ＳＰＥ（Solid Phase Epitaxy ）技術と呼ばれる。
以下、従来技術である低温ＳＰＥ技術について、Ｐチャンネルトランジスタの形成を例に取り、図面を参照して説明する。
図６（ａ）〜（ｃ）及び図７（ａ）、（ｂ）は、低温ＳＰＥ技術を用いたＰチャンネルトランジスタの形成工程を模式的に示す断面図である。
まず、図６（ａ）に示すように、シリコン基板１０上にゲート絶縁膜１１を介してゲート電極１２を形成する。次に、シリコン基板１０におけるゲート電極１２両側の領域に、注入エネルギー数ＫｅＶ〜数１０ｋｅＶの条件でゲルマニュウム又はシリコンをイオン注入し、アモルファス層１３を形成する。この際、アモルファス層１３とアモルファス層１３下部の結晶構造を持つシリコン基板１０との界面付近に欠陥１４が生じる。
次に、図６（ｂ）に示すように、アモルファス層１３にドーパントとなるボロンを注入エネルギー１ｋｅＶ以下でイオン注入することによって、ドレインエクステンション１５を形成する。
次に、図６（ｃ）に示すように、シリコン基板１０におけるゲート電極１２両側の領域に、砒素又はアンチモンを基板面の法線に対して例えば２５度の角度でイオン注入し、ハロー領域１６を形成する。
続いて、図７（ａ）に示すように、ゲート電極１２の両側にサイドウォール１７を形成する。この後、シリコン基板１０におけるゲート電極１２及びサイドウォール１７の両側領域に、ボロンを注入エネルギー数ｋｅＶでイオン注入することによって、コンタクトドレイン１８を形成する。
最後に、図７（ｂ）に示すように、５００℃以上で且つ８００℃以下の温度において、数分間の熱処理を行なう。これによって、アモルファス層１３は結晶構造を回復し、シリコン基板１０の中にアモルファスである領域は存在しなくなる。但し、欠陥１４は、アモルファス層１３とシリコン基板１０との界面であった領域に残る。
以上のようにすると、ドレインエクステンション１５形成用のドーパントとして注入されたボロンは、アモルファス層１３内部において、アモルファス層１３が結晶構造を回復する過程中に、拡散を伴わない急激な活性化を起す。これによって、浅いｐｎ接合が形成できる。この技術によって形成されるｐｎ接合の深さは、イオン注入直後に形成された不純物プロファイルによって、ほぼ決定される。
ところで、アモルファス層１３は、ドレインエクステンション１５のｐｎ接合の深さよりも深い位置まで形成する。このためには、アモルファス層１３形成のためにゲルマニュウム又はシリコンをシリコン基板１０に注入する際の注入エネルギーを、ドレインエクステンション１５形成のために注入されるボロンのプロファイルがアモルファス層１３内に全て納まるように設定する。
このようにして、ｐｎ接合深さが２０ｎｍ未満であるドレインエクステンション１５を形成する。熱処理の時間が数分間と長いため、パターン依存性の極めて低いドレインエクステンション１５となる。パターン依存性とは、ウェハ面内（１チップ内）において、形成されているパターンの影響によって不純物の活性化率等がばらつくことを意味する。具体的には、例えば、ポリシリコンからなるゲート電極がウェハ内における全ての位置で均一には分布していない場合に、該分布の粗密差によって不純物の活性化率がばらつくことを意味する。
ジョン・Ｏ・ボーランド（John O. Borland）、Low Temperature Activation of Ion Implanted Dopants、Extended Abstracts of International Workshop on Junction Technology 2002、応用物理学会（Japan Society of Applied Physics）、2002年12月、p.85-88
しかしながら、前記の低温ＳＰＥ技術においては次のような問題が生じる。つまり、アモルファス層の深さが１５ｎｍ〜３０ｎｍ付近となるため、イオン導入時にアモルファス層と結晶（シリコン基板）層との界面に発生する欠陥が、ハロー領域のｐｎ接合の位置やドレインエクステンションのｐｎ接合の位置に極めて近い位置に存在することになってしまう。この結果、低温ＳＰＥ技術を用いて製造した従来の半導体集積回路装置では、接合リーク電流が、フラッシュランプアニール又はレーザーアニールを使用して製造された半導体集積回路装置に比べて大幅に増加すると言う問題が生じる。
前記に鑑み、本発明は、低温ＳＰＥ技術を用い、接合リーク電流を抑制すると共にパターン依存性を抑制した半導体装置の製造方法を提供することを目的とする。
前記の目的を達成するために、本願発明者は、次のようにして接合リーク電流を抑制する方法を着想するに至った。つまり、アモルファス層形成の際にアモルファス層と結晶領域との界面付近に発生する欠陥の位置を、半導体装置の各ｐｎ接合の深さに応じて設定する。これにより、アモルファス・結晶界面に発生する欠陥とトランジスタ等で必須の各ｐｎ接合の位置とを分離し、接合リーク電流を抑制する。このような方法である。
具体的には、本発明に係る第１の半導体装置の製造方法は、半導体領域におけるその表面から第１の深さまでの領域にアモルファス層を形成する工程と、アモルファス層に対して所定の温度において熱処理を行なうことにより、アモルファス層のうち、第１の深さから第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させ、それによってアモルファス層を第２の深さまで後退させる工程と、熱処理が行なわれたアモルファス層にイオンを導入することにより、第２の深さよりも浅い第３の深さにｐｎ接合を形成する工程とを備えている。
第１の半導体装置の製造方法によると、イオンを導入する際のアモルファス層の厚さとアモルファス層形成の際に発生する欠陥の位置とを別個に分離して設定できる。以下に更に詳しく説明する。
半導体領域にアモルファス層を形成する際、アモルファス層と半導体領域のうちの結晶構造を持つ領域との界面（以下、アモルファス・結晶界面と呼ぶ）付近に結晶の欠陥が発生する。第１の半導体装置の製造方法においては、アモルファス層は半導体領域の表面から第１の深さまでの領域に形成されるから、アモルファス・結晶界面は第１の深さに存在し、前記欠陥も第１の深さ付近に存在する。ここで、アモルファス層に対して熱処理を行なうことにより、第１の深さから第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させると、半導体領域の表面から第２の深さまでの領域がアモルファス層となる。この結果、熱処理後のアモルファス・結晶界面は第２の深さに存在することになる。以上のようにして、アモルファス層の厚さ（アモルファス・結晶界面の存在する第２の深さ）と、欠陥の存在する位置（第１の深さ）とを別個に分離して設定できる。また、その後、アモルファス層に対するイオン導入により、第２の深さよりも浅い第３の深さにｐｎ接合を形成する。このようにすると、アモルファス層形成の際に第１の深さ付近に発生した結晶の欠陥と、第３の深さに形成されるｐｎ接合とを十分に分離することができる。
以上の結果、第１の半導体装置の製造方法によって、接合リーク電流を低減することができる。つまり、欠陥とｐｎ接合が近くに存在すると接合リーク電流が発生する一因となるが、第１の半導体装置の製造方法によると、欠陥とｐｎ接合とが十分離れた位置に存在させることができるからである。
ここで、アモルファス層に対する熱処理を、比較的長時間である数分間の熱処理とすると、パターン依存性の無い活性化処理を行なうことができる。この結果、浅いｐｎ接合（例えばドレインエクステンション接合）を有し且つ接合リーク電流の低減された半導体装置をパターン依存性無く製造することができる。
尚、第１の半導体装置の製造方法において、熱処理を行なう際の所定の温度は、４７５℃以上で且つ６００℃以下であることが好ましい。
このような設定温度において比較的長時間である数分間の熱処理を行なうと、パターン依存性の無い活性化処理を行なうことが確実にできる。この結果、浅いｐｎ接合（例えばドレインエクステンション接合）を有し且つ接合リーク電流の低減された半導体装置をパターン依存性無く製造することが確実にできる。
本発明に係る第２の半導体装置の製造方法は、第１導電型の半導体領域におけるその表面から第１の深さまでの領域にアモルファス層を形成する工程と、アモルファス層に対して所定の温度において熱処理を行なうことにより、アモルファス層のうち、第１の深さから第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させ、それによってアモルファス層を第２の深さまで後退させる工程と、熱処理が行なわれたアモルファス層にイオンを導入することにより、第２の深さよりも浅い第３の深さにｐｎ接合を有する第２導電型の第１の不純物層を形成する工程と、第１の不純物層に対して活性化処理を行なう工程とを備えている。
第２の半導体装置の製造方法によると、浅いｐｎ接合を有する不純物領域の形成された半導体装置を、第１の半導体装置の製造方法と同様に接合リーク電流を低減しながら製造することができる。また、アモルファス層に対する熱処理及び第１の不純物層に対する活性化処理を比較的長時間である数分間の熱処理とすると、アモルファス層の結晶構造回復及び不純物層活性化のそれぞれの工程において、パターン依存性の発生を防止することができる。
本発明に係る第３の半導体装置の製造方法は、第１導電型の半導体領域上にゲート電極を形成する工程と、第１導電型の半導体領域におけるその表面から第１の深さまでの領域にアモルファス層を形成する工程と、アモルファス層に対して所定の温度において熱処理を行なうことにより、アモルファス層のうち、第１の深さから第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させ、それによってアモルファス層を第２の深さまで後退させる工程と、熱処理が行なわれたアモルファス層にイオンを導入することにより、第２の深さよりも浅い第３の深さにｐｎ接合を有する第２導電型の第１の不純物層を形成する工程と、熱処理が行なわれた前記アモルファス層にイオンを導入することにより、第１の深さよりも浅く且つ第３の深さよりも深い位置にｐｎ接合を有する第１導電型の第２の不純物層を形成する工程と、第１の不純物層及び第２の不純物層に対して活性化処理を行なう工程とを備えている。
第３の半導体装置の製造方法によると、浅いｐｎ接合を有する不純物層を備えたＭＯＳＦＥＴ（Metal Oxide Semiconductor Feild Effect Transistor ）等を、第１の半導体装置の製造方法と同様に接合リーク電流を低減しながら製造することができる。また、アモルファス層に対する熱処理及び第１の不純物層に対する活性化処理として比較的長時間である数分間の熱処理を行なうと、アモルファス層の結晶構造回復及び不純物層活性化の工程のそれぞれにおいて、パターン依存性の発生を防止することができる。
また、第２の不純物層を形成しているので、第２の不純物層として例えばハロー領域等を備えた半導体装置を製造する際に、リーク電流を低減する本発明の効果を実現できる。
また、本発明に係る第２又は第３の半導体装置の製造方法において、第３の深さは５ｎｍ以上で且つ１５ｎｍ以下であることが好ましい。
第３の深さをこのような深さとして第１の不純物層を形成すると、接合リーク電流及びパターン依存性の低減という効果に加え、第１の不純物層を例えば浅いｐｎ接合を有するドレインエクステンション等として利用でき、ショートチャンネル効果緩和に有用である。
また、本発明に係る第２又は第３の半導体装置の製造方法において、熱処理の所定の温度は、４７５℃以上で且つ６００℃以下であり、第１の不純物層又は第１の不純物層と第２の不純物層との活性化処理は、５００℃以上で且つ７００℃以下の温度範囲で行なわれることが好ましい。
このような温度に設定し且つ比較的長時間である数分間の熱処理を行なうと、アモルファス層の結晶構造の回復の際に、パターン依存性が発生するのを防止することができる。これと共に、不純物層の活性化の際に、低温ＳＰＥ技術として、パターン依存性の発生と不純物の拡散を抑制しながら不純物層の活性化を行なうこごができる。
また、半導体領域上に形成されるゲート電極のパターンは半導体領域上で不均一に分布していてもよい。
ここで、半導体領域上に形成されるゲート電極のパターンが半導体領域上で不均一に分布しているとは、例えばゲート電極が半導体領域上のある領域では密に形成されていると共に、別の領域では疎に形成されているような場合を言う。
このような場合、低温で数分間の熱処理を行なうことによってパターン依存性の無い特性を有する半導体装置が製造できるという本発明の効果が顕著に発揮できる。低温ＳＰＥ技術の効果が顕著に得られるのである。また、ゲート電極以外のパターンが不均一に分布している場合についても、本発明の効果は顕著に得られる。
本発明に係る第４の半導体装置の製造方法は、第１導電型の半導体領域上にゲート電極を形成する工程と、半導体領域におけるその表面から第１の深さまでの領域にアモルファス層を形成する工程と、ゲート電極の側面に絶縁性のサイドウォールを形成すると同時に、サイドウォール形成の際に行なわれる所定の温度の熱処理によって、アモルファス層のうち、第１の深さから前記第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させ、それによってアモルファス層を前記第２の深さまで後退させる工程と、熱処理が行なわれた前記アモルファス層におけるゲート電極両側の領域にイオンを導入することにより、第２の深さよりも浅い第３の深さにｐｎ接合を有し且つ第２導電型である第１の不純物層を形成する工程と、第１の不純物層の活性化処理を行なう工程とを備えている
第４の半導体装置の製造方法によると、浅いｐｎ接合を有する不純物層を備えたＭＯＳＦＥＴ等を形成する際、第１の製造方法と同様に接合リーク電流を低減することができる。また、アモルファス層に対する熱処理及び第１の不純物層に対する活性化処理の際に比較的長時間である数分間の熱処理を行なうと、アモルファス層の結晶構造回復及び不純物層活性化のそれぞれの工程において、パターン依存性の発生を防止することができる。
更に、サイドウォールを形成する工程と第１の深さから第２の深さまでの領域のアモルファス層について結晶構造を回復させる工程とを同一の工程で行なうことにより、半導体装置の製造工程を簡略化することができる。
尚、第１の不純物層を形成する工程よりも後に、アモルファス層におけるゲート電極両側の領域にイオンを導入することにより、第１の深さよりも浅く且つ第３の深さよりも深い位置にｐｎ接合を有する第１導電型の第２の不純物層を形成する工程を更に備え、第１の不純物層の活性化処理を行なう工程において、第２の不純物層の活性化処理を同時に行なうことが好ましい。
このようにすると、第２の不純物層として例えばハロー領域などを備えた半導体装置を製造する際に、リーク電流を低減する本発明の効果を実現できる。
また、本発明に係る第４の半導体装置の製造方法において、第３の深さは５ｎｍ以上で且つ１５ｎｍ以下であることが好ましい。
第３の深さをこのような深さとして第１の不純物層を形成すると、接合リーク電流及びパターン依存性の低減という効果に加え、第１の不純物層を例えば浅いｐｎ接合を有するドレインエクステンション等として利用でき、ショートチャンネル効果の緩和に有用である。
また、本発明に係る第４の半導体装置の製造方法において、熱処理の所定の温度は、４７５℃以上で且つ６００℃以下であり、第１の不純物層又は第１の不純物層と第２の不純物層との活性化処理は、５００℃以上で且つ７００℃以下の温度範囲で行なわれることが好ましい。
このような温度に設定し且つ比較的長時間である数分間の熱処理を行なうと、アモルファス層の結晶構造の回復の際に、パターン依存性が発生するのを防止することができる。これと共に、不純物層の活性化の際に、低温ＳＰＥ技術として、パターン依存性の発生と不純物の拡散を抑制しながら第１の不純物層又は第１の不純物層と第２の不純物層との活性化ができる。
また、半導体領域上に形成されるゲート電極のパターンは半導体領域上で不均一に分布していてもよい。
このような場合、低温で数分間の熱処理を行なうことによってパターン依存性の無い特性を有する半導体装置が製造できるという本発明の効果が顕著に発揮できる。低温ＳＰＥ技術の効果が顕著に得られるのである。また、ゲート電極以外のパターンが不均一に分布している場合についても、本発明の効果は顕著に得られる。
本発明に係る半導体装置の製造方法によると、アモルファス層を形成した後に、その厚さを変化させる。このため、アモルファス層形成の際に発生する欠陥の位置及びアモルファス層と半導体領域のうちの結晶領域との界面（アモルファス・結晶界面）の位置を個別に自由に設定することができ、欠陥の位置とアモルファス層の深さを十分に分離できる。
また、この結果、アモルファス層内部にｐｎ接合を形成することにより、欠陥の位置とｐｎ接合の位置とを十分に離すことができる。このため、欠陥に起因する接合リーク電流を抑制しながら、浅いドレインエクステンション接合等を形成することができる。また、低温ＳＰＥ技術を使用することにより、パターン依存性の発生を防止できる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法の工程を模式的に表す断面図である。
まず、半導体領域の一例として、図１（ａ）に示すようにｎ型のシリコン基板１００を準備する。
次に、図１（ｂ）に示すように、シリコン基板１００に対して例えばゲルマニュウム又はシリコン等のイオンを注入し、シリコン基板１００表面から第１の深さＡまでの領域にアモルファス層１０１を形成する。この際、シリコン基板１００とアモルファス層１０１の結晶領域との界面（以下、アモルファス・結晶界面１０２と言う）の付近に、言い換えると、第１の深さＡ付近に、欠陥１０３が発生する。ここで、イオン注入の際の注入エネルギーを調節することで、アモルファス層１０１の形成される第１の深さＡを任意に設定することができ、結果として、欠陥１０３の存在する深さを任意に設定できる。
次に、シリコン基板１００に対し、低温（例えば５００℃）で熱処理を行なう。これにより、アモルファス層１０１は、アモルファス・結晶界面１０２からシリコン基板１００の表面に向かって所定の回復レートで結晶構造を回復する。この際、熱処理の温度と処理時間とを調整することにより、図１（ｃ）に示すように、第１の深さＡより浅い任意の第２の深さＢまで結晶構造を回復させ、アモルファス層１０１をシリコン基板１００の表面から第２の深さＢまでの領域に縮小することができる。アモルファス層１０１の厚さがシリコン基板１００の表面から第２の深さＢまでの厚さとなるのである。
この結果、熱処理前のアモルファス・結晶界面１０２の位置であった第１の深さＡに存在する欠陥１０３と、第２の深さＢに存在する熱処理後のアモルファス・結晶界面１０２とを十分に分離することができる。
この後、図１（ｄ）に示すように、アモルファス層１０１に対して不純物イオンを注入することにより、第２の深さＢより浅い第３の深さＣにｐｎ接合１０４を形成する。つまり、ｐｎ接合１０４は、アモルファス層１０１の内部に形成される。
第１の実施形態によると、アモルファス・結晶界面の位置及び欠陥の位置を制御して分離できる。このため、モルファス層を利用してイオン注入を行なうことにより、半導体装置のトランジスタ形成に必要な各接合の位置として選択できる範囲が広くなる。つまり、始めにアモルファス層が形成された際のアモルファス・結晶界面の位置に存在する欠陥を避けることができると共に、各接合の位置を任意に選択することができる。
具体的には、イオン注入の条件を設定することにより、アモルファス層１０１が形成される深さ（第１の深さＡ）を任意に設定することができる。この結果、欠陥１０３の生じる深さを任意に設定することができる。次に、アモルファス層１０１に対して熱処理を行なう際の条件を設定することにより、熱処理後のアモルファス層１０１の深さ（第１の深さＡよりも浅い第２の深さＢ）を任意に設定することができる。更に、熱処理後のアモルファス層１０１に対してイオン注入を行なうことによってアモルファス層１０１内部にｐｎ接合１０４を形成すると、ｐｎ接合１０４は第２の深さＢよりも浅い第３の深さＣに形成されることになる。第２の深さＢは第１の深さＡよりも浅いため、ｐｎ接合１０４の位置（第３の深さＣ）は、第１の深さＡに存在する欠陥１０３をから離れた位置に設定されることになる。
以上のようにすると、接合リーク電流を低減できる。欠陥１０３とｐｎ接合１０４とが近くに存在すると接合リーク電流の原因となるが、本実施形態によると欠陥１０３とｐｎ接合１０４とを十分に離れてた位置に設定できるからである。
尚、アモルファス層１０１の深さを回復するための熱処理（低温アニール）の温度は４７５℃以上で且つ６００℃以下であるのが好ましく、本実施形態では５００℃にしている。このような温度でアニールを行なうと、アモルファス層１０１形成直後のアモルファス・結晶界面１０２のラフネス（凹凸）を熱処理後には概ね平らにすることができる。具体的には、アモルファス・結晶界面１０２のラフネスを１ｎｍ以下にすることができる。
また、本実施形態では半導体領域としてｎ型のシリコン基板１００を用いたが、ｐ型のシリコン基板を用いてもよい。
また、本実施形態ではイオン注入によってアモルファス層にイオンを導入したが、この他の手段、例えばプラズマドーピング等によってイオンを導入しても良い。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の工程を模式的に表す断面図である。
まず、図２（ａ）に示すように、半導体領域としてのｎ型のシリコン基板１００上に、ゲート絶縁膜１０６を介してポリシリコンからなるゲート電極１０７を形成する。これは、例えば、公知のリソグラフィ技術及びエッチング技術を用いて形成すればよい。ここで、ゲート長は例えば７０ｎｍである。
次に、シリコン基板１００におけるゲート電極１０７両側の領域に、例えばゲルマニュウム又はシリコン等のイオンを注入し、シリコン基板１００表面から第１の深さまでの厚さを持つアモルファス層１０１を形成する。ここで、アモルファス層１０１の厚さとは、シリコン基板１００の表面からアモルファス層１０１の下面までの厚さを言う。つまり、例えばゲート電極１０７下側ではアモルファス層１０１は浅くなっているが、このような浅くなっている部分ではなく、それ以外の部分の厚さを言う。以下、本明細書において、他の領域についても、厚さとはシリコン基板１００の表面から該領域の下面までの厚さを言うものとする。同様に、ｐｎ接合の深さとは、該接合の下面の深さを言うものとする。
また、イオンの注入エネルギーを調節することにより、第１の深さは、トランジスタ形成に必要な種々のｐｎ接合より深い位置に設定する。
具体的には、例えば、ゲルマニュウムを、注入エネルギー６０ｋｅＶで且つドーズ量３×１０14／ｃｍ2 の条件で注入すると、第１の深さは約８０ｎｍとなる。この深さは、後に形成するドレインエクステンション及びハロー領域等のｐｎ接合よりも深い。
また、アモルファス層１０１形成の際に、シリコン基板１００の結晶領域とアモルファス層１０１との界面（該界面は第１の深さに存在する）付近には、欠陥１０３が発生している。
次に、４７５℃以上で且つ６００℃以下の温度範囲、例えば５００℃温度において、数分間の熱処理を行なう。これによって、アモルファス層１０１の第１の深さから第１の深さより浅い任意の第２の深さまでの領域について、結晶構造を回復させることができる。この結果、アモルファス層１０１は、シリコン基板１００の表面から第２の深さまでの領域に縮小される。この様子を図２（ｂ）に示す。本実施形態では、第２深さは１５ｎｍ〜３０ｎｍとしている。
尚、該アモルファス層１０１の結晶構造回復の際、欠陥１０３の存在位置は変化せず、第１の深さ付近に残る。
但し、本実施形態における４７５℃以上で且つ６００℃以下と言う温度範囲は、好ましい温度範囲であるが、これに限るものではない。
続いて、図２（ｃ）に示すように、アモルファス層１０１におけるゲート電極１０７両側の領域に、ゲート電極１０７をマスクとして不純物であるボロン等をイオン注入する。これによって、第１の不純物層として、ゲート電極１０７の下に一部入り込むようなｐ型のドレインエクステンション１０８を形成する。この際、例えば注入エネルギーは１ｋｅＶ以下で且つドーズ量は１×１０14／ｃｍ2 の条件とする。また、ドレインエクステンション１０８は例えば５ｎｍ〜１５ｎｍの深さに形成する。
アモルファス層１０１に対してボロン等の注入を行なっていることからチャネリング現象を抑制できるため、ボロンはシリコン基板１００の深い部分に入って行くことは無い。このため、ドレインエクステンション１０８は、第２の深さよりも十分に浅い領域に形成できる。
ｐ型のドレインエクステンション１０８とｎ型のシリコン基板１００との境界にｐｎ接合が形成されるが、該ｐｎ接合の位置は、第１の深さに存在する欠陥から十分に離れている。このため、欠陥１０３に起因する接続リーク電流を抑制することができる。
次に、図３（ａ）に示すように、ゲート電極１０７をマスクとして、シリコン基板１００におけるゲート電極１０７両側の領域に、例えば砒素をドーズ量５×１０13／ｃｍ2 且つ基板面の法線に対する角度２５度の条件でイオン注入する。このようにして、ドレインエクステンション１０８よりも更にゲート電極１０７の下に入り込み且つドレインエクステンション１０８を囲むように、第２の不純物層としてｎ型のハロー領域１０９を形成する。
ここで、ｎ型ハロー領域１０９とｐ型ドレインエクステンション１０８とのｐｎ接合についても、第１の深さに存在する欠陥１０３から十分に離れているため、欠陥１０３に起因する接続リーク電流を抑制することができる。
更に、図３（ｂ）に示すように、ゲート電極１０７の両側面に絶縁性のサイドウォール１１０を形成する。続いて、ゲート電極１０７及びサイドウォール１１０マスクとして、シリコン基板１００におけるゲート電極１０７及びサイドウォール１１０の両側の領域に、ｎ型不純物のイオン注入を行なう。これによって、コンタクトドレイン１１１を形成する。コンタクトドレイン１１１は、コンタクト抵抗低減のためにドレインエクステンション１０８よりも高い不純物濃度とすると共に、第１の深さ（本実施形態では約８０ｎｍ）よりも浅い、例えば約６０ｎｍの深さに形成する。
次に、ドレインエクステンション１０８、ハロー領域１０９及びコンタクトドレイン１１１等の不純物層の活性化処理を行なう。これには、低温ＳＰＥ技術を用いる。具体的には、温度が５００℃以上で且つ８００℃以下であると共に処理時間が２分以上で且つ３分以下である条件で熱処理を行なう。但し、５００℃以上で且つ８００℃以下という温度範囲は好ましい条件であるが、これに限るものではない。また、より好ましくは５００℃以上で且つ７００℃以下という温度範囲で活性化処理を行なうのが良い。
これによって、アモルファス層１０１が結晶構造を回復してシリコン基板１００中にアモルファスである領域は存在しなくなると共に、ドレインエクステンション１０８、ハロー領域１０９及びコンタクトドレイン１１１等の不純物層を、不純物の拡散を伴わずに活性化することができる。この結果を図３（ｃ）に示す。また、この熱処理は、短時間で処理を行なうフラッシュアニール等とは異なり、数分間と比較的長時間である。このため、シリコン基板１００上に形成されているパターンにゲート電極１０７の粗密差等の不均一性があっても、該不均一性の影響を受けることなく、ばらつきのない特性を有するトランジスタを形成できる。
以上のように、本実施形態によると、当初シリコン基板１００におけるその表面から第１の深さまでの領域にアモルファス層１０１を形成した後、熱処理によってアモルファス層１０１の結晶構造を一部回復させ、第１の深さよりも浅い第２の深さまでアモルファス・結晶界面を後退させる。このため、第１の深さに存在する欠陥１０３と、第２の深さにある熱処理後のアモルファス・結晶界面とを分離することができる。続いて、アモルファス層１０１に対してイオン注入を行なうことによってアモルファス層１０１の内部にドレインエクステンション１０８及びハロー領域１０９を形成すると、それぞれのｐｎ接合と欠陥１０３とを十分に分離することができる。
以上から、欠陥１０３とｐｎ接合とが近接している場合に生じる接合リーク電流を抑制することがきる。これを利用して、低温ＳＰＥ技術によってパターン依存性を抑制すると共に、本発明の効果によって接合リーク電流を抑制した半導体装置を製造することができる。
尚、ゲート寸法が例えば９０ｎｍ程度よりも小さい微細トランジスタにおいては、第２の不純物層であるハロー領域１０９を形成することが好ましい。しかし、ハロー領域１０９は本実施形態の必須要素ではなく、必要に応じて形成すればよい。
また、本実施形態では第１の深さを約８０ｎｍ、第２の深さを１５ｎｍ〜３０ｎｍ、ドレインエクステンション１０８の深さを５ｎｍ〜１５ｎｍとしている。これらはいずれも好ましい値であるが、これに限るものでは無く、必要に応じて設定すれば良い。
また、アモルファス層１０１の形成とドレインエクステンション１０８、ハロー領域１０９及びコンタクトドレイン１１１の形成とにおけるイオン注入の条件（注入エネルギー、注入角度及びドーズ量等）は、本実施形態で示した値とするのがそれぞれ好ましい条件であるが、これらに限るものではない。更に、本実施形態ではイオン注入によってアモルファス層１０１にイオンを導入したが、プラズマドーピング等のイオン注入以外の手段によってイオンを導入しても良い。
また、本実施形態では第１導電型をｎ型、第２導電型をｐ型としている。しかし、これとは逆に、第１導電型をｐ型、第２導電型をｎ型としても良い。
また、本実施形態ではシリコン基板１００上にゲート電極１０７を形成した後にアモルファス層１０１を形成している。しかし、これらの順序を逆にし、シリコン基板１００に対してアモルファス層１０１を形成した後に、ゲート電極１０７を形成しても良い。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）は、第３の実施形態に係る半導体装置の製造方法の工程を模式的に表す断面図である。
まず、図４（ａ）に示すように、半導体領域としてのｎ型のシリコン基板１００上に、ゲート絶縁膜１０６を介してポリシリコンからなるゲート電極１０７を形成する。これは、例えば、公知のリソグラフィ技術及びエッチング技術を用いて形成すればよい。
次に、シリコン基板１００におけるゲート電極１０７両側の領域に、例えばゲルマニュウム又はシリコン等のイオンを注入し、シリコン基板１００表面から第１の深さまでの厚さを持つアモルファス層１０１を形成する。アモルファス層１０１の厚さとは、シリコン基板１００の表面からアモルファス層１０１の下面までの厚さを言う。
ここで、イオンの注入エネルギーを調節することにより、第１の深さは、トランジスタ形成に必要な種々のｐｎ接合より深い位置に設定する。
具体的には、例えば、ゲルマニュウムを、注入エネルギー６０ｋｅＶで且つドーズ量３×１０14／ｃｍ2 の条件で注入すると、第１の深さは約８０ｎｍとなり、この深さは、後に形成するドレインエクステンション及びハロー領域等のｐｎ接合よりも深い。
また、アモルファス層１０１形成の際に、シリコン基板１００の結晶領域とアモルファス層１０１との界面（該界面は第１の深さに存在する）付近には、欠陥１０３が発生している。
次に、図４（ｂ）に示すように、ゲート電極１０７の両側面に減圧ＣＶＤによってシリコン酸化膜を堆積し、絶縁性のサイドウォール１１０を形成する。この工程は約５５０℃で行なわれる熱処理を伴うため、サイドウォール１１０の形成と同時に、第１の深さから第１の深さより浅い任意の第２の深さまでの領域で、アモルファス層１０１の結晶構造が回復する。この結果、アモルファス層１０１は、シリコン基板１００の表面から第２の深さまでの領域に縮小される。ここで、本実施形態では、第２の深さは１５ｎｍ以上で且つ３０ｎｍ以下である。
尚、該アモルファス層１０１の結晶構造回復の際、欠陥１０３の存在位置は変化せず、第１の深さに残る。
次に、図４（ｃ）に示すように、アモルファス層１０１におけるゲート電極１０７及びサイドウォール１１０の両側の領域に、ゲート電極１０７及びサイドウォール１１０をマスクとして不純物であるボロン等を注入する。これによって、第１の不純物層として、ゲート電極１０７の下に一部入り込むようなｐ型のドレインエクステンション１０８を形成する。この際、例えば、基板面の法線に対する角度を２５度とすると共に、注入エネルギーは１ｋｅＶ以下で且つドーズ量は１×１０14／ｃｍ2 である条件とする。また、ドレインエクステンション１０８は５ｎｍ以上で且つ１５ｎｍ以下の深さに形成する。
アモルファス層１０１に対してボロン等の注入を行なっていることからチャネリング現象を抑制できるため、ボロンはシリコン基板１００の深い部分に入っていくことは無い。このため、ドレインエクステンション１０８は、第２の深さよりも十分に浅い領域に形成される。
このようにしてｐ型のドレインエクステンション１０８とｎ型のシリコン基板１００との境界にｐｎ接合が形成されるが、該ｐｎ接合は、第１の深さよりも浅い第２の深さに比べて更に浅い位置に存在する。このために該ｐｎ接合は第１の深さに存在する欠陥から十分に離れていることから、欠陥１０３に起因する接続リーク電流を抑制することができる。
次に、図５（ａ）に示すように、ゲート電極１０７及びサイドウォール１１０をマスクとして、シリコン基板１００におけるゲート電極１０７及びサイドウォール１１０の両側の領域に、例えば法線に対する角度が４５度であり且つドーズ量５×１０13／ｃｍ2 の条件で砒素をイオン注入する。
このようにして、ドレインエクステンション１０８よりも更にゲート電極１０７の下に入り込み且つドレインエクステンション１０８を囲むように、第２の不純物層としてｎ型のハロー領域１０９を形成する。但し、第２の深さより浅い位置にハロー領域１０９が納まるように形成する。
このようにすると、ｎ型であるハロー領域１０９とｐ型ドレインエクステンション１０８とのｐｎ接合についても、第１の深さよりも浅い第２の深さに比べて更に浅い位置に存在することになる。このために該ｐｎ接合は第１の深さに存在する欠陥１０３から十分に離れていることから、欠陥１０３に起因する接続リーク電流の発生を防ぐことができる。
更に、図５（ｂ）に示すように、ゲート電極１０７及びサイドウォール１１０をマスクとして、シリコン基板１００におけるゲート電極１０７及びサイドウォール１１０の両側の領域に、ｎ型不純物イオンを注入する。これによって、コンタクトドレイン１１１を形成する。コンタクトドレイン１１１は、コンタクト抵抗低減のためにドレインエクステンション１０８よりも高い不純物濃度とすると共に、第１の深さ（本実施形態では約８０ｎｍ）よりも浅い、例えば約６０ｎｍの深さに形成する。
次に、ドレインエクステンション１０８、ハロー領域１０９及びコンタクトドレイン１１１等の不純物層の活性化処理を行なう。これには、低温ＳＰＥ技術を用いる。具体的には、温度が５００℃以上で且つ８００℃以下であると共に処理時間が２分以上で且つ３分以下である条件で熱処理を行なう。但し、５００℃以上で且つ８００℃以下という温度範囲は好ましい条件であるが、これに限るものではない。また、より好ましくは、５００℃以上で且つ７００℃以下という温度範囲において活性化処理を行なうのが良い。
これによって、アモルファス層１０１が結晶構造を回復してシリコン基板１００中にアモルファスである領域は存在しなくなると共に、ドレインエクステンション１０８、ハロー領域１０９及びコンタクトドレイン１１１等の不純物層を、不純物の拡散を伴わずに活性化することができる。この結果を図５（ｃ）に示す。また、この熱処理は、短時間で処理を行なうフラッシュアニール等とは異なり、数分間と比較的長時間である。このため、シリコン基板１００上に形成されているパターンにゲート電極１０７の粗密差等の不均一性があっても、該不均一性の影響を受けることなく、ばらつきのない特性を有するトランジスタを形成できる。
以上のように、本実施形態によると、当初シリコン基板１００におけるその表面から第１の深さまでの領域にアモルファス層１０１を形成した後、サイドウォール１１０を形成する工程で行なわれる熱処理によってアモルファス層１０１の結晶構造を一部回復させ、第１の深さよりも浅い第２の深さまでアモルファス・結晶界面を後退させる。このため、第１の深さに存在する欠陥１０３と、第２の深さにある熱処理後のアモルファス・結晶界面とを分離することができる。続いて、アモルファス層１０１に対してイオン注入を行なうことによってアモルファス層１０１の内部にドレインエクステンション１０８及びハロー領域１０９を形成すると、それぞれのｐｎ接合と欠陥１０３とを十分に分離することができる。
以上から、欠陥１０３とｐｎ接合とが近接している場合に生じる接合リーク電流を抑制することがきる。これを利用して、低温ＳＰＥ技術によってパターン依存性を抑制すると共に、本発明の効果によって接合リーク電流を抑制した半導体装置を製造することができる。
更に、本実施形態では、サイドウォール１１０を形成する工程で行なわれる熱処理により、アモルファス層１０１の結晶構造を第１の深さから第２の深さまでの領域において回復させる処理を同時に行なう。このため、工程数を減らすことが可能となっている。
尚、ゲート寸法が例えば９０ｎｍ程度よりも小さい微細トランジスタにおいては、第２の不純物層であるハロー領域１０９を形成することが好ましい。しかし、ハロー領域１０９は本実施形態の必須要素ではなく、必要に応じて形成すればよい。
また、本実施形態で示した第１の深さ、第２の深さ及びドレインエクステンション１０８の深さは、いずれも好ましい値であるが、これらに限るものでは無く、必要に応じて設定すれば良い。
また、アモルファス層１０１の形成とドレインエクステンション１０８、ハロー領域１０９及びコンタクトドレイン１１１の形成とにおけるイオン注入の条件（注入エネルギー、注入角度及びドーズ量等）等は、本実施形態で示した値とするのがそれぞれ好ましい条件であるが、これらに限るものではない。
また、本実施形態では第１導電型をｎ型、第２導電型をｐ型としている。しかし、これとは逆に、第１導電型をｐ型、第２導電型をｎ型としても良い。
また、本実施形態ではシリコン基板１００上にゲート電極１０７を形成した後にアモルファス層１０１を形成している。しかし、これらの順序を逆にし、シリコン基板１００に対してアモルファス層１０１を形成した後に、ゲート電極１０７を形成しても良い。
また、本実施形態ではイオン注入によってアモルファス層１０１に対してイオンを導入しているが、イオン注入以外の手法、例えばプラズマドーピング等によってイオンを導入してもよい。
本発明に係る半導体装置の製造方法は、アモルファス層形成の際に発生する欠陥の位置と不純物層を形成した際のｐｎ接合の位置とを十分に離れて位置させる効果を有する。この効果は、欠陥に起因する接合リーク電流の抑制に利用できる。これと共に、低温ＳＰＥ技術を用いることで、半導体領域上に形成されるパターンに関わらず均一に浅いドレインエクステンション等を形成するのに利用できる。
（ａ）〜（ｄ）は、本発明における第１の実施形態に係る半導体装置の製造方法の各工程を示す模式的な断面図である。 （ａ）〜（ｃ）は、本発明における第２の実施形態に係る半導体装置の製造方法のうち、ゲート電極形成からアモルファス層の形成までを示す模式的な断面図である。 （ａ）〜（ｃ）は、本発明における第２の実施形態に係る半導体装置の製造方法のうち、ハロー領域形成から不純物層の活性化までを示す模式的な断面図である。 （ａ）〜（ｃ）は、本発明における第３の実施形態に係る半導体装置の製造方法のうち、ゲート電極形成からアモルファス層の形成までを示す模式的な断面図である。 （ａ）〜（ｃ）は、本発明における第３の実施形態に係る半導体装置の製造方法のうち、ハロー領域形成から不純物層の活性化までを示す模式的な断面図である。 （ａ）〜（ｃ）は、従来の半導体層賃製造方法のうち、ゲート電極形成からアモルファス層の形成までを示す模式的な断面図である。 （ａ）及び（ｂ）は、従来の半導体層賃製造方法のうち、コンタクトドレイン形成から不純物層の活性化までを示す模式的な断面図である。
符号の説明
１００ シリコン基板
１０１ アモルファス層
１０２ アモルファス・結晶界面
１０３ 欠陥
１０４ ｐｎ接合
１０６ ゲート絶縁膜
１０７ ゲート電極
１０８ ドレインエクステンション
１０９ ハロー領域
１１０ サイドウォール
１１１ コンタクトドレイン
Ａ 第１の深さ
Ｂ 第２の深さ
Ｃ 第３の深さ

Claims (12)

  1. 半導体領域におけるその表面から第１の深さまでの領域にアモルファス層を形成する工程と、
    前記アモルファス層に対して所定の温度において熱処理を行なうことにより、前記アモルファス層のうち、前記第１の深さから前記第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させ、それによって前記アモルファス層を前記第２の深さまで後退させる工程と、
    前記熱処理が行なわれた前記アモルファス層にイオンを導入することにより、前記第２の深さよりも浅い第３の深さにｐｎ接合を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 前記所定の温度は、４７５℃以上で且つ６００℃以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 第１導電型の半導体領域におけるその表面から第１の深さまでの領域にアモルファス層を形成する工程と、
    前記アモルファス層に対して所定の温度において熱処理を行なうことにより、前記アモルファス層のうち、前記第１の深さから前記第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させ、それによって前記アモルファス層を前記第２の深さまで後退させる工程と、
    前記熱処理が行なわれた前記アモルファス層にイオンを導入することにより、前記第２の深さよりも浅い第３の深さにｐｎ接合を有する第２導電型の第１の不純物層を形成する工程と、
    前記第１の不純物層に対して活性化処理を行なう工程とを備えていることを特徴とする半導体装置の製造方法。
  4. 第１導電型の半導体領域上にゲート電極を形成する工程と、
    前記第１導電型の半導体領域におけるその表面から第１の深さまでの領域にアモルファス層を形成する工程と、
    前記アモルファス層に対して所定の温度において熱処理を行なうことにより、前記アモルファス層のうち、前記第１の深さから前記第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させ、それによって前記アモルファス層を前記第２の深さまで後退させる工程と、
    前記熱処理が行なわれた前記アモルファス層にイオンを導入することにより、前記第２の深さよりも浅い第３の深さにｐｎ接合を有する第２導電型の第１の不純物層を形成する工程と、
    前記熱処理が行なわれた前記アモルファス層にイオンを導入することにより、前記第１の深さよりも浅く且つ前記第３の深さよりも深い位置にｐｎ接合を有する第１導電型の第２の不純物層を形成する工程と、
    前記第１の不純物層及び前記第２の不純物層に対して活性化処理を行なう工程とを備えていることを特徴とする半導体装置の製造方法。
  5. 前記第３の深さは５ｎｍ以上で且つ１５ｎｍ以下である請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記所定の温度は、４７５℃以上で且つ６００℃以下であると共に、
    前記第１の不純物層又は前記第１の不純物層と前記第２の不純物層との活性化処理は、５００℃以上で且つ７００℃以下の温度範囲で行なうことを特徴とする請求項３〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記半導体領域上に形成されるゲート電極のパターンは前記半導体領域上で不均一に分布していることを特徴とする請求項３〜６のいずれか１つに記載の半導体装置の製造方法。
  8. 第１導電型の半導体領域上にゲート電極を形成する工程と、
    前記半導体領域におけるその表面から第１の深さまでの領域にアモルファス層を形成する工程と、
    前記ゲート電極の側面に絶縁性のサイドウォールを形成すると同時に、前記サイドウォール形成の際に行なわれる所定の温度の熱処理によって、前記アモルファス層のうち、前記第１の深さから前記第１の深さよりも浅い第２の深さまでの領域について結晶構造を回復させ、それによって前記アモルファス層を前記第２の深さまで後退させる工程と、
    前記熱処理が行なわれた前記アモルファス層における前記ゲート電極両側の領域にイオンを導入することにより、前記第２の深さよりも浅い第３の深さにｐｎ接合を有し且つ第２導電型である第１の不純物層を形成する工程と、
    前記第１の不純物層の活性化処理を行なう工程とを備えていることを特徴とする半導体装置の製造方法。
  9. 前記第１の不純物層を形成する工程よりも後に、前記アモルファス層における前記ゲート電極両側の領域にイオンを導入することにより、前記第１の深さよりも浅く且つ前記第３の深さよりも深い位置にｐｎ接合を有する第１導電型の第２の不純物層を形成する工程を更に備え、
    前記第１の不純物層の活性化処理を行なう工程において、前記第２の不純物層の活性化処理を同時に行なうことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第１の不純物層の深さは５ｎｍ以上で且つ１５ｎｍ以下である請求項８又は９に記載の半導体装置の製造方法。
  11. 前記所定の温度は、４７５℃以上で且つ６００℃以下であり、
    前記活性化処理は、５００℃以上で且つ７００℃以下の温度範囲で行なわれることを特徴とする請求項８〜１０のいずれか１つに記載の半導体装置の製造方法。
  12. 前記半導体領域上に形成されるゲート電極のパターンは前記半導体領域上で不均一に分布していることを特徴とする請求項８〜１１のいずれか１つに記載の半導体装置の製造方法。
JP2004103681A 2004-03-31 2004-03-31 半導体装置の製造方法 Expired - Fee Related JP3737504B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004103681A JP3737504B2 (ja) 2004-03-31 2004-03-31 半導体装置の製造方法
KR1020057022315A KR20070000330A (ko) 2004-03-31 2005-03-29 반도체장치의 제조방법
US10/557,746 US7737012B2 (en) 2004-03-31 2005-03-29 Manufacturing method of a semiconductor device
EP05727888A EP1732112A4 (en) 2004-03-31 2005-03-29 METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
PCT/JP2005/005947 WO2005096357A1 (ja) 2004-03-31 2005-03-29 半導体装置の製造方法
CNB2005800003028A CN100401476C (zh) 2004-03-31 2005-03-29 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004103681A JP3737504B2 (ja) 2004-03-31 2004-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005294341A true JP2005294341A (ja) 2005-10-20
JP3737504B2 JP3737504B2 (ja) 2006-01-18

Family

ID=35064064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004103681A Expired - Fee Related JP3737504B2 (ja) 2004-03-31 2004-03-31 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7737012B2 (ja)
EP (1) EP1732112A4 (ja)
JP (1) JP3737504B2 (ja)
KR (1) KR20070000330A (ja)
CN (1) CN100401476C (ja)
WO (1) WO2005096357A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892933B2 (en) 2007-08-15 2011-02-22 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421130B2 (en) * 2007-04-04 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing SRAM devices with reduced threshold voltage deviation
CN102194868B (zh) * 2010-03-16 2013-08-07 北京大学 一种抗辐照的Halo结构MOS器件
JP2013026345A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法
US8884341B2 (en) * 2011-08-16 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458524A (ja) * 1990-06-27 1992-02-25 Fujitsu Ltd 半導体装置の製造方法
JPH0689869A (ja) * 1991-01-10 1994-03-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3328958B2 (ja) * 1991-10-15 2002-09-30 ソニー株式会社 半導体装置の製造方法
JPH08203842A (ja) * 1995-01-30 1996-08-09 Sony Corp 半導体装置の製造方法
US6074937A (en) * 1997-12-18 2000-06-13 Advanced Micro Devices, Inc. End-of-range damage suppression for ultra-shallow junction formation
US6180476B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Dual amorphization implant process for ultra-shallow drain and source extensions
US6362063B1 (en) * 1999-01-06 2002-03-26 Advanced Micro Devices, Inc. Formation of low thermal budget shallow abrupt junctions for semiconductor devices
US6187643B1 (en) * 1999-06-29 2001-02-13 Varian Semiconductor Equipment Associates, Inc. Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI)
US6251757B1 (en) 2000-02-24 2001-06-26 Advanced Micro Devices, Inc. Formation of highly activated shallow abrupt junction by thermal budget engineering
US6287925B1 (en) 2000-02-24 2001-09-11 Advanced Micro Devices, Inc. Formation of highly conductive junctions by rapid thermal anneal and laser thermal process
US6391751B1 (en) * 2000-07-27 2002-05-21 Advanced Micro Devices, Inc. Method for forming vertical profile of polysilicon gate electrodes
US6521502B1 (en) * 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
US6472282B1 (en) * 2000-08-15 2002-10-29 Advanced Micro Devices, Inc. Self-amorphized regions for transistors
JP2002176172A (ja) * 2000-12-06 2002-06-21 Nec Corp Ｍｏｓトランジスタの製造方法
JP3904936B2 (ja) * 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
US6624037B2 (en) * 2001-08-01 2003-09-23 Advanced Micro Devices, Inc. XE preamorphizing implantation
EP1459366A2 (en) * 2001-11-30 2004-09-22 Koninklijke Philips Electronics N.V. Method of forming a doped region in a semiconductor body comprising a step of amorphization by irradiation
US6555439B1 (en) * 2001-12-18 2003-04-29 Advanced Micro Devices, Inc. Partial recrystallization of source/drain region before laser thermal annealing
US6548361B1 (en) * 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
US6680250B1 (en) * 2002-05-16 2004-01-20 Advanced Micro Devices, Inc. Formation of deep amorphous region to separate junction from end-of-range defects
US6893930B1 (en) * 2002-05-31 2005-05-17 Advanced Micro Devices, Inc. Fabrication of field effect transistor with shallow junctions using low temperature activation of antimony
US6699771B1 (en) * 2002-08-06 2004-03-02 Texas Instruments Incorporated Process for optimizing junctions formed by solid phase epitaxy
US6642122B1 (en) * 2002-09-26 2003-11-04 Advanced Micro Devices, Inc. Dual laser anneal for graded halo profile
CN1286157C (zh) * 2002-10-10 2006-11-22 松下电器产业株式会社 半导体装置及其制造方法
US6936505B2 (en) * 2003-05-20 2005-08-30 Intel Corporation Method of forming a shallow junction
US7071069B2 (en) * 2003-12-22 2006-07-04 Chartered Semiconductor Manufacturing, Ltd Shallow amorphizing implant for gettering of deep secondary end of range defects
US7094671B2 (en) * 2004-03-22 2006-08-22 Infineon Technologies Ag Transistor with shallow germanium implantation region in channel
US7091097B1 (en) * 2004-09-03 2006-08-15 Advanced Micro Devices, Inc. End-of-range defect minimization in semiconductor device
US7247547B2 (en) * 2005-01-05 2007-07-24 International Business Machines Corporation Method of fabricating a field effect transistor having improved junctions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892933B2 (en) 2007-08-15 2011-02-22 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing semiconductor device
US8164142B2 (en) 2007-08-15 2012-04-24 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
EP1732112A4 (en) 2008-10-01
CN1774795A (zh) 2006-05-17
WO2005096357A1 (ja) 2005-10-13
JP3737504B2 (ja) 2006-01-18
US7737012B2 (en) 2010-06-15
EP1732112A1 (en) 2006-12-13
KR20070000330A (ko) 2007-01-02
US20070054444A1 (en) 2007-03-08
CN100401476C (zh) 2008-07-09

Similar Documents

Publication Publication Date Title
US5895954A (en) Field effect transistor with impurity concentration peak under gate electrode
US7217627B2 (en) Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same
TWI485856B (zh) 具有埋置應變層和減少之浮體效應的ｓｏｉ電晶體以及用於形成該ｓｏｉ電晶體之方法
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
KR100630767B1 (ko) 에피택셜 영역을 구비하는 모스 트랜지스터의 제조방법
US6852610B2 (en) Semiconductor device and method for manufacturing the same
JP2009272423A (ja) 半導体装置及びその製造方法
JP2006059843A (ja) 半導体装置とその製造方法
US7429771B2 (en) Semiconductor device having halo implanting regions
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
TWI556320B (zh) 半導體設備製造中低的熱預算方案
US7737012B2 (en) Manufacturing method of a semiconductor device
US9905673B2 (en) Stress memorization and defect suppression techniques for NMOS transistor devices
KR20060136300A (ko) 반도체장치의 제조방법
JP3481223B2 (ja) 半導体装置の製造方法
TWI531005B (zh) 根據非晶化製程及熱處理於孔洞中形成有嵌入式應變誘導材料之電晶體
CN108630535B (zh) 半导体结构及其形成方法
US6767808B2 (en) Method for fabricating semiconductor device
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100728958B1 (ko) 반도체 소자의 제조방법
KR101068135B1 (ko) 반도체소자의 제조방법
JP2004289125A (ja) 半導体装置及びその製造方法
JPH1041240A (ja) 半導体装置およびその製造方法
JP3523627B2 (ja) 半導体装置及びその製造方法
JP3317220B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050905

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20051005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees