KR100728958B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100728958B1 KR100728958B1 KR1020050058595A KR20050058595A KR100728958B1 KR 100728958 B1 KR100728958 B1 KR 100728958B1 KR 1020050058595 A KR1020050058595 A KR 1020050058595A KR 20050058595 A KR20050058595 A KR 20050058595A KR 100728958 B1 KR100728958 B1 KR 100728958B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- junction region
- sec
- chamber
- pmos
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims description 25
- 239000002019 doping agent Substances 0.000 abstract description 11
- 150000002500 ions Chemical class 0.000 abstract description 11
- 230000005465 channeling Effects 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, PMOS 지역에서의 접합영역의 콘택 저항을 개선하기 위한 반도체 소자의 제조방법으로서, p형 접합영역을 포함한 PMOS가 형성되고, 상기 PMOS를 덮도록 층간절연막이 형성된 반도체기판을 제공하는 단계와, 상기 층간절연막을 식각하여 p형 접합영역을 노출시키는 단계와, 상기 노출된 p형 접합영역 내에 B18H22를 이온주입하는 단계와, 상기 이온주입된 B18H22이 활성화되도록 기판 결과물을 어닐링하는 단계를 포함한다. 본 발명에 따르면, PMOS 영역에서 접합영역의 콘택저항을 감소시키기 위한 추가적인 불순물 이온주입시, 도펀트로서 크러스터(cluster) 형태의 B18H22를 사용함으로써, 쓰루-풋(through-put)을 크게 향상시킬 수 있고, 아울러, 채널링 현상을 효과적으로 억제시킬 수 있다.
Description
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체기판 2a : 게이트 절연막
2b : 게이트 도전막 2c : 게이트 하드마스크막
2d : 게이트 스페이서 2 : 게이트
3 : p형 접합영역 4 : 층간절연막
5 : 콘택홀 6 : 감광막패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, PMOS 지역에서 접합영역의 콘택 저항을 개선시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 소오스/드레인 접합영역에서의 콘택 크기는 감소하고 있으며, 접합영역의 깊이는 얕아(shallow)지고 있는 추세이고, 이에 따라, 접합영역과 비트라인 사이의 콘택저항이 점차 높아지고 있다.
특히, 콘택 크기의 감소에 기인하는 접촉 면적의 감소로 인해 콘택 저항의 증가 문제는 더욱 심화되고 있는데, 이러한 경향에 부합해서 고집적 소자에서의 콘택 저항의 문제를 개선하기 위한 다양한 공정 기술들이 개발되고 있다.
일례로, 150nm급 이하의 고집적 메모리 소자에서는 소오스/드레인 접합영역을 형성한 후, 상기 소오스/드레인 접합영역에 추가적인 이온주입을 수행하여 콘택저항을 확보하는 방법이 이용되고 있다.
일반적으로 상기 추가적인 이온주입은, 반도체 소자의 제조공정에서 소오스/드레인 접합영역을 노출시키는 콘택홀을 형성한 후, 콘택플러그를 형성하기 전에, 상기 노출된 소오스/드레인 접합영역 내에 접합영역의 도펀트와 동일한 타입의 도펀트를 추가적으로 이온주입하는 방식으로 이루어진다.
특히, PMOS 지역에서 콘택저항을 개선하기 위해 추가적으로 이온주입하는 도펀트로는 11B 또는 49BF2이 주로 사용된다.
그러나, 상기 11B의 경우, 분자량이 작은 것과 관련하여, 채널링(Channeling) 효과를 억제하고 얕은 접합을 형성하기 위해서는 매우 낮은 에너지로 이온주입해야 한다. 이에 따라, 11B을 사용하는 경우 이온주입 시간이 매우 오래걸려, 양산성 및 쓰루-풋이 매우 떨어진다는 문제점이 있다.
또한, 상기 49BF2의 경우, 상기 11B보다 분자량이 크므로 이온주입 에너지를 11B의 경우 보다 상대적으로 크게 할 수 있지만, 플루오린(F) 이온에서 기인하는 원치 않는 불순물 발생과 채널링 현상으로 인해 소자의 특성 및 균일성이 저하되는 문제가 있다.
그러므로, 접합영역의 콘택저항 확보를 위한 추가적인 이온주입시 11B 또는 49BF2을 이온주입 도펀트로 사용하는 경우에는, 전술한 바와 같은 문제점들로 인하여, 차세대 고집적 소자에서 요구되는 수준의 낮은 콘택 저항을 얻는데 어려움이 있다.
최근에는, 상기 11B 또는 49BF2의 문제점들을 극복하기 위한 방안으로서, 분자량이 큰 B10H14를 추가적인 이온주입 도펀트로 사용하는 방법이 제안되었다.
상기 B10H14를 사용하는 경우 11B와 비교하여 한 번에 주입되는 보론이온의 양이 증가하므로 양산성이 향상되고, 아울러, 이온주입시 이온주입 농도가 임계 농도(1E15원자/cm2) 이상이 되면 기판이 비정질화 되어 채널링 효과가 억제되므로, 얕은 접합영역 형성에 유리하다는 잇점이 있다.
그러나, 상기 B10H14의 경우 11B나 49BF2에 비해 한 번에 주입되는 보론이온의 양이 증가하기는 하지만 차세대 초고집적화 소자에서 요구되어지는 수준의 소자 특성 및 양산성을 확보하기에는 한계가 있다. 또한, 이온주입시 기판이 비정질화되는 임계 농도가 높아 채널링 현상을 억제하는 효과가 제한적이다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 접합영역의 콘택저항을 개선하기 위한 추가적인 이온주입을 수행함에 있어서 채널링 효과를 효율적으로 억제하고, 아울러, 양산성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, PMOS 지역에서의 접합영역의 콘택 저항을 개선하기 위한 반도체 소자의 제조방법으로서, p형 접합영역을 포함한 PMOS가 형성되고, 상기 PMOS를 덮도록 층간절연막이 형성된 반도체기판을 제공하는 단계; 상기 층간절연막을 식각하여 p형 접합영역을 노출시키는 단계; 상기 노출된 p형 접합영역 내에 B18H22를 이온주입하는 단계; 및 상기 이온주입된 B18H22이 활성화되도록 기판 결과물을 어닐링하는 단계를 포함한다.
여기서, 상기 B18H22를 이온주입하는 단계는 20∼70keV의 에너지 및 5E13∼5E14의 원자/㎠ 도우즈로 수행한다.
상기 기판 결과물을 어닐링하는 단계는 RTP 방식 또는 스파이크-RTP 방식으로 수행한다.
여기서, 상기 RTP 방식의 어닐링은 상기 B18H22을 이온주입한 기판 결과물이 장입된 챔버의 온도를 400∼800℃로 올려주는 제1단계; 상기 400∼800℃ 온도에서 10∼500sec 동안 유지시키는 제2단계; 상기 제2단계가 수행된 챔버의 온도를 10∼100℃/sec의 속도로 800∼1200℃까지 온도를 올려주는 제3단계; 상기 800∼1200℃ 온도에서 5∼50sec 동안 유지시키는 제4단계; 상기 제4단계가 수행된 챔버의 온도를 10∼100℃/sec의 속도로 400∼800℃까지 낮춰주는 제5단계; 상기 400∼800℃ 온도에서 1∼500sec 동안 유지시키는 제6단계; 및 상기 제6단계가 수행된 챔버의 온도를 상온으로 낮춰주는 제7단계로 구성된다.
한편, 상기 스파이크-RTP 방식의 어닐링은 상기 B18H22을 이온주입한 기판 결과물이 장입된 챔버의 온도를 500∼800℃로 올려주는 제1단계; 상기 500∼800℃ 온도에서 10∼500sec 동안 유지시키는 제2단계; 상기 제2단계가 수행된 챔버의 온도를 50∼300℃/sec의 속도로 800∼1300℃까지 올려주는 제3단계; 상기 800∼1300℃ 온도에서 1∼3sec 동안 유지시키는 제4단계; 상기 제4단계가 수행된 챔버의 온도를 30∼200℃/sec의 속도로 500∼800℃까지 낮춰주는 제5단계; 상기 500∼800℃ 온도에서 1∼500sec 동안 유지시키는 제6단계; 및 상기 제6단계가 수행된 챔버의 온도를 상온으로 낮춰주는 제7단계로 구성된다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 게이트(2)와 p형 접합영역(3)을 포함한 PMOS 영역을 덮도록 층간절연막(4)이 형성된 반도체기판(1)을 마련한다. 여기서, 미설명된 도면부호 2a, 2b, 2c 및 2d는 각각 게이트 절연막(2a), 게이트 도전막(2b), 게이트 하드마스크막(2c) 및 게이트 스페이서(2d)를 가리킨다.
도 1b를 참조하면, 상기 층간절연막(4) 상에 비트라인 콘택 형성영역을 한정하는 감광막패턴(미도시)을 형성한 후, 상기 감광막패턴(미도시)을 식각장벽으로 이용해서 층간절연막(4)을 식각하여 접합영역(3)을 노출시키는 콘택홀(5)을 형성한다. 이때, 도 1b에 도시된 바와 같이, PMOS의 p형 접합영역(3)을 노출시키는 콘택 홀(5)이 형성됨과 아울러, 도시되지는 않았지만, NMOS의 n형 접합영역을 노출시키는 콘택홀도 형성된다.
다음으로, 상기 감광막패턴(미도시)을 제거한 후, PMOS 영역의 p형 접합영역(3)을 선택적으로 노출시키는 또 다른 감광막패턴(6)을 형성한다. 그런 후에, 상기 p형 접합영역(3)의 콘택 저항이 감소되도록, 상기 감광막패턴(6)을 이온주입 장벽으로 이용해서, 상기 p형 접합영역(3) 내에 B18H22를 이온주입한다.
여기서, 상기 B18H22를 이온주입하는 단계는 20∼70keV의 에너지 및 5E13∼5E14의 원자/㎠ 도우즈로 수행한다.
본 발명에서는, PMOS 영역에서 접합영역의 콘택저항을 감소시키기 위한 추가적인 이온주입 공정의 도펀트로서 크러스터(cluster) 형태의 B18H22를 사용한다. 상기 B18H22를 사용하는 경우, 이온주입시 한번에 이온주입되는 이온의 양이 종래 11B 또는 49BF2에 비해 18배, B10H14에 비해 2배 정도 증가하므로, 양산성 및 쓰루-풋이 크게 향상된다.
또한, 본 발명에서와 같이, B18H22를 추가적인 이온주입의 도펀트로 사용하는 경우, 이온주입시 기판이 비정질화됨으로써, 채널링 현상이 효과적으로 억제된다. 종래의 B10H14의 경우는 약 1E15원자/cm2의 농도 이상일 때 기판이 비정질화 되었지만, 본 발명에서 사용한 B18H22의 경우 종래 B10H14에 비해 낮은 임계 농도에서 기판의 비정질화가 이루어지므로, 이에 따라, 채널링 현상 억제 효과가 더욱 증대된다.
그러므로, 본 발명과 같이, PMOS 영역에서 접합영역의 콘택저항을 감소시키 기 위한 추가적인 이온주입의 도펀트로서 B18H22를 사용하는 경우, 작은 양의 이온주입 도우즈로도 고농도의 얕은 접합영역을 형성할 수 있다.
실례로, 종래 11B의 경우 상기 추가적인 이온주입 공정시 1E16원자/cm2의 이온주입 도우즈가 요구되었지만, 본 발명의 B18H22는 5.6E14원자/cm2의 도우즈만으로도 목적하는 바 콘택 저항 개선 효과를 얻을 수 있다. 이에 따라, 본 발명의 방법은 차세대 고집적 소자에서 접합영역의 콘택 저항을 개선시키는 방법으로 용이하게 적용할 수 있다.
도 1c를 참조하면, 감광막패턴(6)이 제거된 상태에서, 상기 이온주입된 B18H22이 활성화되도록 기판 결과물을 어닐링한다.
여기서, 상기 기판 결과물의 어닐링은 RTP 방식 또는 스파이크-RTP 방식으로 수행한다.
이때, 상기 RTP 방식의 어닐링은 상기 B18H22을 이온주입한 기판 결과물이 장입된 챔버의 온도를 400∼800℃로 올려주는 제1단계와, 상기 400∼800℃ 온도에서 10∼500sec 동안 유지시키는 제2단계와, 상기 제2단계가 수행된 챔버의 온도를 10∼100℃/sec의 속도로 800∼1200℃까지 온도를 올려주는 제3단계와, 상기 800∼1200℃ 온도에서 5∼50sec 동안 유지시키는 제4단계와, 상기 제4단계가 수행된 챔버의 온도를 10∼100℃/sec의 속도로 400∼800℃까지 낮춰주는 제5단계와, 상기 400∼800℃ 온도에서 1∼500sec 동안 유지시키는 제6단계와, 상기 제6단계가 수행된 챔버의 온도를 상온으로 낮춰주는 제7단계로 구성된다.
한편, 상기 스파이크-RTP 방식의 어닐링은 상기 B18H22을 이온주입한 기판 결과물이 장입된 챔버의 온도를 500∼800℃로 올려주는 제1단계와, 상기 500∼800℃ 온도에서 10∼500sec 동안 유지시키는 제2단계와, 상기 제2단계가 수행된 챔버의 온도를 50∼300℃/sec의 속도로 800∼1300℃까지 올려주는 제3단계와, 상기 800∼1300℃ 온도에서 1∼3sec 동안 유지시키는 제4단계와, 상기 제4단계가 수행된 챔버의 온도를 30∼200℃/sec의 속도로 500∼800℃까지 낮춰주는 제5단계와, 상기 500∼800℃ 온도에서 1∼500sec 동안 유지시키는 제6단계와, 상기 제6단계가 수행된 챔버의 온도를 상온으로 낮춰주는 제7단계로 구성된다.
이후, 도시하지는 않았으나, 공지의 후속 공정을 수행하여 본 발명의 반도체 소자를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은, PMOS 영역에서 접합영역의 콘택저항을 감소시키기 위한 추가적인 불순물 이온주입시, 도펀트로서 크러스터(cluster) 형태의 B18H22를 사용함으로써, 양산성이 크게 향상되고 채널링 현상과 도펀트 확산 현상이 효과적으로 억제된다. 이에 따라, 본 발명에서는, 제품의 쓰루-풋(through-put)이 종래 11B 또는 49BF2를 사용하는 경우에 비해 18배, B10H14를 사용하는 경우에 비해서는 2배 정도 향상되는 효과를 얻을 수 있다.
아울러, 본 발명에서는, 종래 B10H14를 사용하는 경우에 비해 이온주입시 낮은 임계 농도에서 기판이 비정질화 되는 것과 관련하여 채널링 현상 억제 효과가 더욱 증대되므로, 소자의 신뢰성 및 수율이 향상되는 효과를 얻을 수 있다.
Claims (5)
- PMOS 지역에서의 접합영역의 콘택 저항을 개선하기 위한 반도체 소자의 제조방법으로서,p형 접합영역을 포함한 PMOS가 형성되고, 상기 PMOS를 덮도록 층간절연막이 형성된 반도체기판을 제공하는 단계;상기 층간절연막을 식각하여 p형 접합영역을 노출시키는 단계;상기 노출된 p형 접합영역 내에 B18H22를 이온주입하는 단계; 및상기 이온주입된 B18H22이 활성화되도록 기판 결과물을 어닐링하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 B18H22를 이온주입하는 단계는 20∼70keV의 에너지 및 5E13∼5E14의 원자/㎠ 도우즈로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 기판 결과물을 어닐링하는 단계는 RTP 방식 또는 스파이크-RTP 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 RTP 방식의 어닐링은상기 B18H22을 이온주입한 기판 결과물이 장입된 챔버의 온도를 400∼800℃ 로 올려주는 제1단계;상기 400∼800℃ 온도에서 10∼500sec 동안 유지시키는 제2단계;상기 제2단계가 수행된 챔버의 온도를 10∼100℃/sec의 속도로 800∼1200℃까지 온도를 올려주는 제3단계;상기 800∼1200℃ 온도에서 5∼50sec 동안 유지시키는 제4단계;상기 제4단계가 수행된 챔버의 온도를 10∼100℃/sec의 속도로 400∼800℃까지 낮춰주는 제5단계;상기 400∼800℃ 온도에서 1∼500sec 동안 유지시키는 제6단계; 및상기 제6단계가 수행된 챔버의 온도를 상온으로 낮춰주는 제7단계;로 구성된 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 스파이크-RTP 방식의 어닐링은상기 B18H22을 이온주입한 기판 결과물이 장입된 챔버의 온도를 500∼800℃로 올려주는 제1단계;상기 500∼800℃ 온도에서 10∼500sec 동안 유지시키는 제2단계;상기 제2단계가 수행된 챔버의 온도를 50∼300℃/sec의 속도로 800∼1300℃까지 올려주는 제3단계;상기 800∼1300℃ 온도에서 1∼3sec 동안 유지시키는 제4단계;상기 제4단계가 수행된 챔버의 온도를 30∼200℃/sec의 속도로 500∼800℃까지 낮춰주는 제5단계;상기 500∼800℃ 온도에서 1∼500sec 동안 유지시키는 제6단계; 및상기 제6단계가 수행된 챔버의 온도를 상온으로 낮춰주는 제7단계;로 구성된 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058595A KR100728958B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058595A KR100728958B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002896A KR20070002896A (ko) | 2007-01-05 |
| KR100728958B1 true KR100728958B1 (ko) | 2007-06-15 |
Family
ID=37869825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050058595A KR100728958B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100728958B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7678637B2 (en) | 2007-09-21 | 2010-03-16 | Texas Instruments Incorporated | CMOS fabrication process |
| KR100942941B1 (ko) * | 2007-12-21 | 2010-02-22 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020048531A (ko) * | 2000-12-18 | 2002-06-24 | 박종섭 | 에스램 소자의 게이트 형성 방법 |
| KR20050064402A (ko) * | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | Ｐｍｏｓ소자의 이온주입방법 |
-
2005
- 2005-06-30 KR KR1020050058595A patent/KR100728958B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020048531A (ko) * | 2000-12-18 | 2002-06-24 | 박종섭 | 에스램 소자의 게이트 형성 방법 |
| KR20050064402A (ko) * | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | Ｐｍｏｓ소자의 이온주입방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070002896A (ko) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217627B2 (en) | Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same | |
| KR100728958B1 (ko) | 반도체 소자의 제조방법 | |
| US8039338B2 (en) | Method for reducing defects of gate of CMOS devices during cleaning processes by modifying a parasitic PN junction | |
| KR100422584B1 (ko) | 반도체 소자 제조방법 | |
| US7060547B2 (en) | Method for forming a junction region of a semiconductor device | |
| CN108878526B (zh) | 半导体结构及其形成方法 | |
| KR100873240B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100539157B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2005294341A (ja) | 半導体装置の製造方法 | |
| KR100388463B1 (ko) | 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 | |
| KR101060616B1 (ko) | 반도체 장치의 게이트 및 그 제조 방법 | |
| KR20100079139A (ko) | 반도체 소자의 제조 방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR100839526B1 (ko) | 반도체 소자 제조방법 | |
| KR100477832B1 (ko) | 데카보렌을 이용한 플러그 이온주입을 포함하는 피모스트랜지스터의 제조 방법 | |
| KR100400305B1 (ko) | Ｃｍｏｓ의 제조 방법 | |
| KR100403956B1 (ko) | 반도체 소자 제조방법 | |
| KR100724146B1 (ko) | 반도체장치의 제조 방법 | |
| KR100585009B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR101132298B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR101039143B1 (ko) | ｐ형 폴리게이트 형성방법 및 이를 이용한 듀얼 폴리게이트 형성방법 | |
| KR20060077491A (ko) | 반도체 소자의 제조방법 | |
| KR20060072681A (ko) | 반도체 소자의 제조 방법 | |
| KR20080002009A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20070071113A (ko) | 듀얼 폴리게이트를 갖는 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |