KR100403956B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR100403956B1 KR100403956B1 KR10-2002-0001476A KR20020001476A KR100403956B1 KR 100403956 B1 KR100403956 B1 KR 100403956B1 KR 20020001476 A KR20020001476 A KR 20020001476A KR 100403956 B1 KR100403956 B1 KR 100403956B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- source
- drain
- dopant
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 47
- 239000002019 doping agent Substances 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 3
- 230000003213 activating effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 19
- 150000002500 ions Chemical class 0.000 abstract description 16
- 230000004913 activation Effects 0.000 abstract description 15
- 239000010410 layer Substances 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract description 5
- 239000002344 surface layer Substances 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004458 analytical method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 소오스/드레인 이온주입 공정 및 추가 이온주입 공정에 관한 것이며, p+소오스/드레인 형성을 위한 BF2이온주입(또는 BF2이온주입)에 의한 도펀트의 활성화율 감소와 결함 증가를 억제할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 본 발명에서는 p+소오스/드레인 형성을 위한 BF2이온주입(또는 BF2이온주입) 후 p+소오스/드레인 상에 캡핑층(예컨대, 실리콘질화막)을 형성한 상태에서 도펀트 활성화를 위한 열처리를 실시한다. 캡핑층은 도펀트 활성화를 위한 열처리시 F 이온을 비정질/결정질 계면이 아닌 실리콘/갭핑층 계면으로 이동시켜 콘택 형성 영역에서의 F 잔류 농도를 줄이는 역할을 한다. 따라서, 콘택 형성 영역인 p+소오스/드레인 표면층의 도펀트 활성도를 높여 콘택저항을 감소시키고, 감소한 F 농도로 인하여 결함 밀도 또한 낮출 수 있다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 소오스/드레인 이온주입 공정 및 추가 이온주입 공정에 관한 것이다.
반도체 메모리를 비롯한 반도체 소자는 수 많은 모스 트랜지스터를 포함하게 되며, 모스 트랜지스터의 특성에 따라 소자의 동작 특성이 크게 좌우된다. 한편, 거의 모든 공정 단계가 모스 트랜지스터의 특성에 영향을 미친다고 할 수 있지만, 그 중에서도 소오스/드레인을 형성하기 위한 소오스/드레인 이온주입 공정이야말로모스 트랜지스터의 특성을 결정하는 핵심 공정이라 할 수 있을 것이다.
전통적으로, p형 도펀트로는 붕소(B)를 사용하고, n형 도펀트로는 인(P)이나 비소(As)를 사용해 왔다. 한편, p형 도펀트인 붕소(B)는 자체의 질량이 적어 이온주입시 채널링 현상이 심각하게 발생하므로, 이를 방지하기 위해서 Ge 이온주입을 실시하여 소오스/드레인 영역을 선비정질층(pre-amorphous layer)화한 후에 붕소 이온주입을 실시하고 있다.
최근에는 Ge 이온주입을 사용하지 않고, 도펀트로 사용되는11B 이온 보다 분자량이 큰49BF2이온을 도펀트로 사용(BF2단독 이온주입)하는 기술이 제안되었다.
도 1은 종래기술에 따른 BF2단독 이온주입에 따라 형성된 p+소오스/드레인의 SIMS 분석 결과를 도시한 것이다. 도 1을 참조하면, BF2이온주입시 도즈가 3×1015#/㎠일 경우, B 이온의 도즈는 3×1015#/㎠이지만 F 이온의 도즈는 그의 2배인 6×1015#/㎠가 됨을 알 수 있다.
BF2이온주입의 장점은 큰 질량에 의한 선비정질화 효과로 이온주입시 채널링 현상이 감소하고, 상대적으로 적은 이온주입 에너지로 B 이온을 주입하는 효과가 있다는 것이다. 즉, BF2이온주입시 이온주입 에너지의 11/49 정도로 B 이온을 주입하게 되는 셈이다. 예컨대, 12keV의 이온주입 에너지를 사용하여 BF2이온주입을 실시하는 경우, 12×(11/49)=2.7keV의 이온주입 에너지를 사용하여 B 이온주입을 실시하는 효과를 얻는다. 이처럼 비교적 큰 이온주입 에너지로 적은 에너지의 B 이온주입 효과를 볼 수 있기 때문에 양산성 측면에서도 문제가 없다. 즉, 이온주입 장비의 특성상 2.7keV 에너지의 이온빔 커런트 보다는 12keV 에너지의 이온빔 커런트가 크기 때문에 이온주입 공정에 소요되는 시간을 감소시킬 수 있다는 것이다. 2.7keV 정도의 낮은 에너지로 높은 이온빔 커런트를 얻기 위한 장비는 구현하기 어려운 고도의 기술에 속한다. 한편, BF2이온주입은 열처리시 F 이온이 B 이온의 TED(Transient Enhanced Diffusion)를 억제하는 효과가 있어 얕은 접합(shallow junction)의 구현에 유리하다.
그러나, BF2이온주입은 불가피하게 과량으로 추가되는 불소로 인하여 p+소오스/드레인 표면층에서 도펀트(B)의 활성화가 감소되어 접촉저항의 증가를 유발하고, EOR(end of range) 결함을 과다하게 유발하여 누설전류를 증가시키는 문제점이 있다.
도 2a는 BF2이온주입 후 소오스/드레인 RTP(950℃, 20초) 및 후속 열공정을 모두 실시한 상태에서 B 및 F의 이온 거동(SIMS 분석 데이터)과 도펀트의 거동(SRP 데이터)을 나타낸 것이다. 도 2a를 참조하면, 휘발성이 강한 F 이온이지만 많은 양의 F 원자가 이온 주입시 형성된 비정질/결정질 계면(amorphous/crystal interface)에 포획됨을 확인할 수 있다. 비정질/결정질 계면 근처에 잔류하는 F 원자에 의해 B 도펀트의 활성화가 방해를 받아 B 원자가 충분함에도 불구하고(SIMS분석 데이터 참조), 도펀트로서의 역할을 제대도 수행하지 못해 활성화율이 크게 떨어짐을 알 수 있다(SRP 데이터 참조). 특히 표면에서 200∼300Å 깊이는 콘택 형성시 실리사이드와의 반응 범위 내에 있으므로 도펀트의 높은 활성화율은 오믹 콘택의 필수 조건이다. 그러나, 기존 공정의 열처리로는 콘택 형성 내의 도펀트 활성화도가 현저히 낮기 때문에 콘택저항 개선에 한계가 있는 실정이다.
도 2b는 BF2이온주입 후 소오스/드레인 RTP(950℃, 20초) 및 후속 열공정을 모두 실시한 상태에서 B 및 F의 이온 거동(SIMS 분석 데이터)과 도펀트의 거동(SRP 데이터)을 나타낸 것으로, 잔류 F의 과다함으로 인해 유발되는 p+소오스/드레인 표면 근처의 낮은 활성화 현상이 단지 소오스/드레인 RTP의 온도만 올린다고 해결될 문제가 아님을 방증하고 있다.
한편, 상기와 같은 문제점은 BF 이온주입을 통해 p+소오스/드레인을 형성하는 경우에도 나타나고 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, p+소오스/드레인 형성을 위한 BF2이온주입(또는 BF2이온주입)에 의한 도펀트의 활성화율 감소와 결함 증가를 억제할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 BF2단독 이온주입에 따라 형성된 p+소오스/드레인의 SIMS 분석 결과를 나타낸 도면.
도 2a는 BF2이온주입 후 소오스/드레인 RTP(950℃, 20초) 및 후속 열공정을 모두 실시한 상태에서 B 및 F의 이온 거동(SIMS 분석 데이터)과 도펀트의 거동(SRP 데이터)을 나타낸 도면.
도 2b는 BF2이온주입 후 소오스/드레인 RTP(950℃, 20초) 및 후속 열공정을 모두 실시한 상태에서 B 및 F의 이온 거동(SIMS 분석 데이터)과 도펀트의 거동(SRP 데이터)을 나타낸 도면.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 소자의 트랜지스터 형성 공정도.
도 4는 종래기술과 본 발명에 따른 F의 잔류 농도를 나타낸 특성도.
도 5는 상기 도 4에서 사용한 시편의 SRP 분석 데이터를 나타낸 도면.
도 6a는 종래기술에 따라 형성된 p+소오스/드레인의 투과전자현미경(TEM)사진.
도 6b는 본 발명에 따라 형성된 형성된 p+소오스/드레인의 TEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 소자분리막
3 : n-웰 4 : 게이트 산화막
5 : 게이트 전극 6 : 마스크 산화막
7 : 산화막/질화막 스페이서 8 : 실리콘질화막
9 : p+소오스/드레인
상기의 기술적 과제를 달성하기 위하여 본 발명의 일 측면에 따르면, 실리콘 기판의 p형 소오스/드레인 영역에 불소 및 붕소를 포함하는 p형 도펀트를 이온주입하는 단계; 상기 p형 소오스/드레인 영역 표면에 캡핑층을 형성하는 단계; 및 상기 캡핑층이 형성된 상태에서 도펀트 활성화를 위한 열처리를 수행하는 단계를 포함하는 반도체 소자 제조방법이 제공된다.
본 발명에서는 p+소오스/드레인 형성을 위한 BF2이온주입(또는 BF2이온주입) 후 p+소오스/드레인 상에 캡핑층(예컨대, 실리콘질화막)을 형성한 상태에서 도펀트 활성화를 위한 열처리를 실시한다. 캡핑층은 도펀트 활성화를 위한 열처리시 F 이온을 비정질/결정질 계면이 아닌 실리콘/갭핑층 계면으로 이동시켜 콘택 형성 영역에서의 F 잔류 농도를 줄이는 역할을 한다. 따라서, 콘택 형성 영역인 p+소오스/드레인 표면층의 도펀트 활성도를 높여 콘택저항을 감소시키고, 감소한 F 농도로 인하여 결함 밀도 또한 낮출 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 소자의트랜지스터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따르면, 우선 도 3a에 도시된 바와 같이 STI(Shallow Trench Isolation) 공정을 실시하여 실리콘 기판(1)에 소자분리막(2)을 형성하고, 고에너지 이온주입을 통해 실리콘 기판(1)에 n-웰(3) 및 p-웰(도시되지 않음)을 형성한 다음, 통상의 게이트 형성 공정을 실시하여 게이트 산화막(24) 및 게이트 전극(25)을 형성한다. 이때, 게이트 전극(5) 상부에는 마스크 산화막(6)이 형성되며, 게이트 전극(5) 측벽에는 산화막/질화막 스페이서(7)가 형성된다.
다음으로, 도 3b에 도시된 바와 같이 p+소오스/드레인 영역에 BF2이온주입을 수행한다. 여기서, BF2이온의 이온주입 에너지는 10∼30keV, BF2이온주입시 도즈량은 연속적인 선비정질층의 형성이 가능한 범위(예컨대, 5×1014#/㎠∼3×1015#/㎠)로 사용한다.
계속하여, 도 3c에 도시된 바와 같이 전체 구조 표면을 따라 실리콘질화막(8)을 100∼500Å 두께로 증착하고, 소오스/드레인 RTP를 실시한다. 이때, 실리콘질화막(8)은 다른 절연막(예컨대, 실리콘산화막)으로 대체할 수 있으며, 도펀트 프로파일을 유지하기 위하여 가급적 저온 공정을 통해 증착한다. 미설명 도면 부호 '9'는 소오스/드레인 RTP를 통해 형성된 p+소오스/드레인을 나타낸 것이다.
이후, 후속 공정을 진행하여 소자 제조를 완료한다.
전술한 바와 같이 본 발명에서는 소오스/드레인 RTP 수행 전 p+소오스/드레인 표면에 캡핑층을 형성한다.
도 4는 종래기술과 본 발명에 따른 F의 잔류 농도를 나타낸 특성도이다.
도 4를 참조하면, 본 발명에 따라 실리콘질화막을 적용하는 경우, 소오스/드레인 RTP(950℃ 20초)시 비정질/결정질 계면보다 낮은 영역에 잔류하는 F 이온들이 질화막/Si 계면으로 이동하도록 함으로써 콘택이 형성되는 기판 표면으로부터 200∼300Å 깊이 영역에서는 F 잔류 농도가 종래기술에 비해 현저히 낮게 나타나도록 한다.
도 5는 상기 도 4에서 사용한 시편의 SRP 분석 데이터를 나타낸 것이다.
도 5를 참조하면, 본 발명을 적용하는 경우, 콘택 형성 영역에서 F의 잔존 농도가 낮아짐에 따라 도펀트의 활성화율이 크게 증가함을 확인할 수 있으며, p+소오스/드레인의 접합 깊이도 종래기술에 비해 낮아짐을 확인할 수 있다.
도 6a는 종래기술에 따라 형성된 p+소오스/드레인의 투과전자현미경(TEM) 사진이며, 도 6b는 본 발명에 따라 형성된 형성된 p+소오스/드레인의 TEM 사진이다. 두 도면을 비교하면 본 발명 적용시 잔류 F 농도의 감소로 인하여 p+소오스/드레인 표면 부분의 결함 밀도가 종래기술에 비해 감소함을 확인할 수 있다. 도면에서 주위에 비해 검게 나타난 부분이 EOR(end of range) 결함이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 사용된 BF2이온을 BF 이온으로 대체하는 경우에도 본 발명의 기술적 원리는 적용된다.
전술한 본 발명은 p+소오스/드레인 형성을 위한 BF2이온주입(또는 BF2이온주입)에 의한 도펀트의 활성화율 감소와 결함 증가를 억제할 수 있으며, 이로 인하여 p+소오스/드레인의 콘택 저항을 줄이고, 누설 전류를 줄이는 효과를 기대할 수 있다.
Claims (6)
- 실리콘 기판의 p형 소오스/드레인 영역에 불소 및 붕소를 포함하는 p형 도펀트를 이온주입하는 단계;상기 p형 소오스/드레인 영역 표면에 캡핑층을 형성하는 단계; 및상기 캡핑층이 형성된 상태에서 도펀트 활성화를 위한 열처리를 수행하는 단계를 포함하는 반도체 소자 제조방법.
- 제1항에 있어서,상기 불소 및 붕소를 포함하는 p형 도펀트는 BF2인 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서,상기 불소 및 붕소를 포함하는 p형 도펀트는 BF인 것을 특징으로 하는 반도체 소자 제조방법.
- 제2항 또는 제3항에 있어서,상기 캡핑층은 실리콘질화막을 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제4항에 있어서,상기 캡핑층은 100∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제2항에 있어서,10∼30keV의 이온주입 에너지를 사용하여 상기 p형 도펀트를 이온주입하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0001476A KR100403956B1 (ko) | 2002-01-10 | 2002-01-10 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0001476A KR100403956B1 (ko) | 2002-01-10 | 2002-01-10 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030061104A KR20030061104A (ko) | 2003-07-18 |
| KR100403956B1 true KR100403956B1 (ko) | 2003-11-05 |
Family
ID=32217600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0001476A KR100403956B1 (ko) | 2002-01-10 | 2002-01-10 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403956B1 (ko) |
-
2002
- 2002-01-10 KR KR10-2002-0001476A patent/KR100403956B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030061104A (ko) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100305623B1 (ko) | 이온주입을이용한반도체장치의제조방법 | |
| US7217627B2 (en) | Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same | |
| JP5235486B2 (ja) | 半導体装置 | |
| US6180476B1 (en) | Dual amorphization implant process for ultra-shallow drain and source extensions | |
| US5045486A (en) | Transistor fabrication method | |
| KR100458086B1 (ko) | 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| KR100422584B1 (ko) | 반도체 소자 제조방법 | |
| KR100403956B1 (ko) | 반도체 소자 제조방법 | |
| KR100475538B1 (ko) | 반도체 소자의 제조방법 | |
| KR100728958B1 (ko) | 반도체 소자의 제조방법 | |
| KR100618680B1 (ko) | 폴리 실리콘층 형성 방법 | |
| KR100519507B1 (ko) | 반도체 소자의 제조방법 | |
| KR100744650B1 (ko) | 반도체 소자 제조방법 | |
| KR101068135B1 (ko) | 반도체소자의 제조방법 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100451318B1 (ko) | 채널링 방지를 위한 반도체 장치의 제조 방법 | |
| KR100642386B1 (ko) | 실리사이드층 형성 방법 및 이를 이용한 반도체 소자의제조 방법 | |
| KR20020052682A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100256822B1 (ko) | 반도체 소자의 제조방법 | |
| KR100567031B1 (ko) | 반도체 소자의 제조방법 | |
| KR100511889B1 (ko) | 반도체 소자의 제조방법 | |
| KR100800777B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020058456A (ko) | 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 | |
| KR20040008637A (ko) | 얕은 접합을 갖는 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |