KR20020058456A - 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 - Google Patents
듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 Download PDFInfo
- Publication number
- KR20020058456A KR20020058456A KR1020000086562A KR20000086562A KR20020058456A KR 20020058456 A KR20020058456 A KR 20020058456A KR 1020000086562 A KR1020000086562 A KR 1020000086562A KR 20000086562 A KR20000086562 A KR 20000086562A KR 20020058456 A KR20020058456 A KR 20020058456A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- film
- gate
- semiconductor device
- amorphous silicon
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000009977 dual effect Effects 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052796 boron Inorganic materials 0.000 claims abstract description 8
- 239000012298 atmosphere Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 16
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 238000005108 dry cleaning Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 12
- -1 Boron ions Chemical class 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로, 특히 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자 제조방법에 관한 것이며, 듀얼 폴리실리콘 게이트 형성을 위한 p+게이트 폴리실리콘 이온주입시 공정 마진을 확보하고 생산성을 개선할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 본 발명은 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자 제조방법에 있어서, 실리콘 기판 상에 게이트절연막을 형성하는 제1 단계; 상기 게이트절연막 상에 폴리실리콘막을 형성하는 제2 단계; 상기 폴리실리콘막에 대하여 질소 분위기 어닐을 실시하는 제3 단계; 상기 폴리실리콘막 상에 비정질실리콘막을 형성하는 제4 단계; 상기 비정질실리콘막 및 상기 폴리실리콘막에 대해 붕소를 포함하는 p형 도펀트 이온주입을 실시하는 제5 단계; 및 적어도 상기 비정질실리콘막 및 상기 폴리실리콘막을 선택 식각하여 게이트 전극을 패터닝하는 제6 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중게이트 형성 공정에 관한 것이며, 더 자세히는 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자 제조방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 그동안 통상적으로 사용되어 온 베리드 채널(burried channel)을 이용한 CMOS 제조공정은 그 한계에 직면하고 있다. 이에 대한 대안으로 PMOS에는 p형 폴리실리콘을, NMOS에는 n형 폴리실리콘을 사용하는 듀얼 폴리실리콘 게이트(dual polysilicon gate) 구조가 제시되었으며, 이를 구현하는데 있어서 게이트산화막 및 기판으로의 붕소(B)의 침투(penetration)를 효과적으로 방지하며, 폴리실리콘 내의 도펀트(dopant)의 공핍(depletion)이 없는 PMOS의 p형 게이트 전극을 형성하는 공정이 가장 어렵다고 할 수 있다.
종래기술(대한민국 특허출원 제99-17859호)에 따르면, 게이트 폴리실리콘(또는 비정질실리콘)을 증착한 이후에 NO(또는 N20, NH3) 가스 분위기에서 어닐(anneal)을 수행함으로서 게이트 폴리실리콘과 게이트산화막의 계면 및 게이트산화막과 실리콘 기판의 계면에 질소(N)가 충진되도록 하여 붕소의 확산을 방지하는 기술을 제안한 바 있다.
그러나, 상기 종래기술은 질소를 계면에 도입하기 위해 700~750℃의 고온 열처리가 이루어져야 하므로, 게이트 폴리실리콘(또는 비정질실리콘)의 다결정화가 진행되면서 p+게이트 폴리실리콘 이온주입시에 그 이온주입 프로파일(as-implanted profile) 자체가 비정질실리콘에 비해 늘어나게 된다.
첨부된 도면 도 1은 실리콘의 결정성에 따른 붕소 이온주입 프로파일을 나타낸 특성도로서, 비정질실리콘막, 미세 다결정실리콘막, 거대 다결정실리콘막 각각을 1500Å 두께로 증착 후 2keV의 이온주입 에너지 및 1E15 ions/㎠의 도즈 조건으로 붕소 이온주입을 실시한 경우의 깊이에 따른 농도 프로파일을 나타내고 있다. 이를 참조하면, 비정질실리콘막의 경우 200Å 이상의 깊이에서 농도 프로파일이 급격히 떨어지는 것을 확인할 수 있는 반면, 다결정실리콘막에서는 그 이상의 깊이에서도 농도 프로파일이 유지됨을 확인할 수 있다.
그런데, 고집적 소자에서는 폴리실리콘/금속의 이중 구조를 이용하기 때문에 폴리실리콘의 두께가 1000Å 이하로 제한될 수 밖에 없으며, 이에 따라 이온주입 에너지를 낮추어야 한다. 이러한 배경에서 열처리에 의한 게이트 폴리실리콘의 다결정화는 이온주입 에너지를 더욱 낮추게 만드는 요인이 되고, 이에 따라 이온주입기의 빔 전류(beam current)가 떨어져서 생산성(throughput)이 떨어질 수 밖에 없는 문제점을 내포하고 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 특히 듀얼 폴리실리콘 게이트 형성을 위한 p+게이트 폴리실리콘 이온주입시 공정 마진을 확보하고 생산성을 개선할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
도 1은 실리콘의 결정성에 따른 붕소 이온주입 프로파일을 나타낸 특성도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 듀얼 폴리실리콘 게이트 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판
11 : 게이트 산화막
12 : 폴리실리콘막
13 : 비정질실리콘막
상기의 기술적 과제를 달성하기 위하여 본 발명은, 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자 제조방법에 있어서, 실리콘 기판 상에 게이트절연막을 형성하는 제1 단계; 상기 게이트절연막 상에 폴리실리콘막을 형성하는 제2 단계; 상기 폴리실리콘막에 대하여 질소 분위기 어닐을 실시하는 제3 단계; 상기 폴리실리콘막 상에 비정질실리콘막을 형성하는 제4 단계; 상기 비정질실리콘막 및 상기 폴리실리콘막에 대해 붕소를 포함하는 p형 도펀트 이온주입을 실시하는 제5 단계; 및 적어도 상기 비정질실리콘막 및 상기 폴리실리콘막을 선택 식각하여 게이트 전극을 패터닝하는 제6 단계를 포함하여 이루어진다.
바람직하게, 본 발명은 상기 제1 단계 수행 후, 상기 게이트절연막에 대하여 NO 또는 N2O 어닐을 실시하는 제7 단계를 더 포함하여 이루어진다.
바람직하게, 본 발명은 상기 제3 단계 수행 후, 상기 폴리실리콘막 표면을 건식 세정하는 제8 단계를 더 포함하여 이루어진다.
또한, 상기 NO 또는 N2O 어닐은 700~1200℃의 온도로 수행하는 것이 바람직하다.
또한, 상기 질소 분위기 어닐은 NO, N2O, NH3가스 중 적어도 어느 하나를 포함하는 분위기에서 실시하는 것이 바람직하다.
또한, 상기 질소 분위기 어닐은 700~1200℃의 온도로 수행하는 것이 바람직하다.
또한, 상기 제1 내지 제4 단계, 그리고 상기 제7 단계는, 한 챔버에서 다단계 공정으로 또는 한 장비내에서 클러스터(cluster) 공정으로 수행할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 듀얼 폴리실리콘 게이트 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 듀얼 폴리실리콘 게이트 형성 공정은, 우선 도2a에 도시된 바와 같이 실리콘 기판(10) 상에 게이트산화막(11)을 성장시킨다. 이때, 게이트 산화 공정은 급속열처리 방식을 사용하여 700~1000℃ 온도에서 습식 또는 건식 산화를 진행하며, 게이트 산화 공정 후 700~1200℃ 온도로 10분을 넘지 않는 시간 동안 NO(또는 N2O) 어닐을 실시할 수 있다.
다음으로, 도 2b에 도시된 바와 같이 전체 구조 상부에 폴리실리콘막(12)을 증착하고, NH3, NO, N20 가스와 같이 질소를 포함하는 가스를 분위기 가스로 사용하여 어닐을 실시한다. 이때, 폴리실리콘막(12)은 원하는 폴리실리콘 게이트 두께의 10~50%의 범위로 제한하여 얇게 증착하는 것이 바람직하며, 후속 질소 분위기 어닐은 700~1200℃ 온도로 10분을 넘지 않는 시간 동안 수행하는 것이 바람직하다.
이어서, 도 2c에 도시된 바와 같이 폴리실리콘막(12) 표면에 얇게 형성된 질화막이나 산화막을 인-시츄 건식 세정(in-situ dry cleaning) 공정을 통해 제거하고, 폴리실리콘막(12) 상에 비정질실리콘막(13)을 증착한 다음, n+/p+이온주입을 실시한다. 이때, p+이온주입을 위해 B를 도펀트로 사용하는 경우 이온주입 에너지를 10keV 이하로 설정하는 것이 바람직하며, BF2를 도펀트로 사용하는 경우에는 50keV 이하로 설정하는 것이 바람직하다.
이후, 비정질실리콘막(13) 상에 장벽금속막 및 게이트 금속막(이상, 도시되지 않음)을 증착하고, 게이트 전극 마스크 공정 및 식각 공정을 통해 게이트 전극을 디파인한 다음, LDD 이온주입, 측벽 스페이서 형성, 소오스/드레인 이온주입 공정 등의 일련의 후속 공정을 진행한다.
상기의 공정 중에서 게이트 산화 공정, NO(또는 N2O) 어닐 공정, 폴리실리콘 증착 공정, 질소 분위기 어닐 공정, 건식 세정 공정, 비정질실리콘 증착 공정 등은 RTP 장비를 이용할 경우, 한 챔버에서 다단계 공정으로 또는 한 장비내에서 클러스터(cluster) 공정으로 진행할 수 있으며, 이 경우 웨이퍼가 대기에 노출되는데 따른 파티클 발생 문제나 자연산화막 발생 문제를 해결할 수 있는 장점이 있다.
상기와 같은 공정을 진행하는 경우, 질소 분위기 어닐시 폴리실리콘막의 다결화가 더욱 진행되어 후속 이온주입시 도펀트 프로파일이 깊어지는 문제점이 나타날 수 있지만, 본 발명에서 폴리실리콘막이 차지하는 두께는 전체 게이트 폴리실리콘 두께의 반 이하로 제한되고 대부분의 두께를 비정질실리콘막이 차지하게 되므로 p+이온주입시 도펀트 프로파일이 깊어지는 현상을 최소화하면서 폴리실리콘-실리콘 기판 계면에 질소를 효과적으로 충진할 수 있다.
한편, 본 실시예에서와 같이 게이트 산화 공정 이후에 NO(또는 N2O) 어닐을 실시하면, 게이트산화막과 실리콘 기판 계면에 부족할 수 있는 질소를 보충하여 게이트산화막 특성(GOI) 및 핫 캐리어(hot carrier) 특성을 개선할 수 있다. 이때, NH3어닐은 적용하지 않는데 이는 NH3에 포함된 수소(H)에 의해 게이트산화막의 특성이 열화될 수 있기 때문이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 폴리실리콘/금속의 적층 게이트 구조를 일례로 들어 설명하였으나, 본 발명은 폴리실리콘 단일 게이트나 폴리사이드 게이트에도 적용할 수 있다.
전술한 본 발명은 폴리실리콘/비정질실리콘의 이중 구조를 사용함으로써 이온주입 공정의 마진을 확보하고 이온주입시 빔 전류를 증대시킬 수 있어 생산성을 개선하는 효과가 있다.
Claims (7)
- 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자 제조방법에 있어서,실리콘 기판 상에 게이트절연막을 형성하는 제1 단계;상기 게이트절연막 상에 폴리실리콘막을 형성하는 제2 단계;상기 폴리실리콘막에 대하여 질소 분위기 어닐을 실시하는 제3 단계;상기 폴리실리콘막 상에 비정질실리콘막을 형성하는 제4 단계;상기 비정질실리콘막 및 상기 폴리실리콘막에 대해 붕소를 포함하는 p형 도펀트 이온주입을 실시하는 제5 단계; 및적어도 상기 비정질실리콘막 및 상기 폴리실리콘막을 선택 식각하여 게이트 전극을 패터닝하는 제6 단계를 포함하여 이루어진 반도체 소자 제조방법.
- 제1항에 있어서,상기 제1 단계 수행 후,상기 게이트절연막에 대하여 NO 또는 N2O 어닐을 실시하는 제7 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항 또는 제2항에 있어서,상기 제3 단계 수행 후,상기 폴리실리콘막 표면을 건식 세정하는 제8 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
- 제2항에 있어서,상기 NO 또는 N2O 어닐은,700~1200℃의 온도로 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서,상기 질소 분위기 어닐은,NO, N2O, NH3가스 중 적어도 어느 하나를 포함하는 분위기에서 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제5항에 있어서,상기 질소 분위기 어닐은,700~1200℃의 온도로 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제2항에 있어서,상기 제1 내지 제4 단계, 그리고 상기 제7 단계는,한 챔버에서 다단계 공정으로 또는 한 장비내에서 클러스터(cluster) 공정으로 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0086562A KR100388463B1 (ko) | 2000-12-30 | 2000-12-30 | 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0086562A KR100388463B1 (ko) | 2000-12-30 | 2000-12-30 | 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020058456A true KR20020058456A (ko) | 2002-07-12 |
| KR100388463B1 KR100388463B1 (ko) | 2003-06-25 |
Family
ID=27689554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0086562A KR100388463B1 (ko) | 2000-12-30 | 2000-12-30 | 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100388463B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009350B1 (ko) * | 2007-08-30 | 2011-01-19 | 주식회사 하이닉스반도체 | 폴리실리콘 도핑방법 및 이를 이용한 듀얼-폴리 게이트제조방법 |
| US7919373B2 (en) | 2007-08-30 | 2011-04-05 | Hynix Semiconductor Inc. | Method for doping polysilicon and method for fabricating a dual poly gate using the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960015568B1 (ko) * | 1993-06-19 | 1996-11-18 | 서울대학교 공과대학 교육연구재단 | 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법 |
| JPH0831931A (ja) * | 1994-07-11 | 1996-02-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPH11251588A (ja) * | 1998-03-05 | 1999-09-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100260377B1 (ko) * | 1998-04-14 | 2000-07-01 | 김규현 | 모스형 반도체 소자의 실리콘 게이트 전극 제조 방법 |
| KR100274073B1 (ko) * | 1998-06-08 | 2001-01-15 | 김영환 | 반도체장치의게이트전극형성방법 |
-
2000
- 2000-12-30 KR KR10-2000-0086562A patent/KR100388463B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009350B1 (ko) * | 2007-08-30 | 2011-01-19 | 주식회사 하이닉스반도체 | 폴리실리콘 도핑방법 및 이를 이용한 듀얼-폴리 게이트제조방법 |
| US7919373B2 (en) | 2007-08-30 | 2011-04-05 | Hynix Semiconductor Inc. | Method for doping polysilicon and method for fabricating a dual poly gate using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100388463B1 (ko) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100568859B1 (ko) | 디램 반도체 장치의 트랜지스터 제조방법 | |
| KR100458086B1 (ko) | 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법 | |
| KR100594324B1 (ko) | 반도체 소자의 듀얼 폴리실리콘 게이트 형성방법 | |
| KR100422584B1 (ko) | 반도체 소자 제조방법 | |
| KR100388463B1 (ko) | 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 | |
| KR20050000059A (ko) | 반도체 소자의 제조방법 | |
| US6423601B1 (en) | Retrograde well structure formation by nitrogen implantation | |
| KR100728958B1 (ko) | 반도체 소자의 제조방법 | |
| KR101006506B1 (ko) | 반도체 소자의 제조방법 | |
| KR100308133B1 (ko) | 듀얼 게이트 모스 트랜지스터 제조방법 | |
| KR100407981B1 (ko) | 반도체소자의구조및제조방법 | |
| KR101068135B1 (ko) | 반도체소자의 제조방법 | |
| KR100861282B1 (ko) | 반도체소자의 제조 방법 | |
| KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
| KR100743620B1 (ko) | 반도체소자의 저접합 형성방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR100400781B1 (ko) | 피모스 반도체 소자의 제조방법 | |
| KR100390901B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
| KR100473734B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP2005039184A (ja) | 半導体素子の製造方法 | |
| KR20030044144A (ko) | 반도체 소자의 제조 방법 | |
| KR101132298B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100265050B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR19980056177A (ko) | 반도체 소자의 제조 방법 | |
| KR20030050196A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |